JP2010283040A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010283040A
JP2010283040A JP2009133473A JP2009133473A JP2010283040A JP 2010283040 A JP2010283040 A JP 2010283040A JP 2009133473 A JP2009133473 A JP 2009133473A JP 2009133473 A JP2009133473 A JP 2009133473A JP 2010283040 A JP2010283040 A JP 2010283040A
Authority
JP
Japan
Prior art keywords
film
high dielectric
dielectric material
semiconductor device
hafnium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009133473A
Other languages
English (en)
Other versions
JP2010283040A5 (ja
Inventor
Hiroshi Nakagawa
博 中川
Jun Suzuki
純 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009133473A priority Critical patent/JP2010283040A/ja
Priority to PCT/JP2010/000103 priority patent/WO2010140278A1/ja
Publication of JP2010283040A publication Critical patent/JP2010283040A/ja
Publication of JP2010283040A5 publication Critical patent/JP2010283040A5/ja
Priority to US13/269,818 priority patent/US20120025326A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

【課題】ゲート絶縁膜として高誘電体膜を使用すると、半導体装置の微細化を図ることができるが、半導体装置の性能低下を招来する場合があった。
【解決手段】半導体装置では、半導体基板１０１の上面上に、界面酸化層１０２、ゲート絶縁膜１０４及びゲート電極１０７が順に設けられている。ゲート絶縁膜１０４は、第１の高誘電体膜１０３と第２の高誘電体膜１０５とを有している。第１の高誘電体膜１０３は、界面酸化層１０２の上に設けられ、窒素を含有している。第２の高誘電体膜１０５は、第１の高誘電体膜１０３の上に設けられ、窒素を含有している。第１の高誘電体膜１０３における窒素濃度は、第２の高誘電体膜１０５における窒素濃度よりも低い。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、詳細には高誘電体膜をゲート絶縁膜とする半導体装置及びその製造方法に関する。
ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）の高速化に伴い、電界一定スケーリング則に従ってトランジスタの微細化が進行している。ＭＯＳＦＥＴの性能は、電流駆動能力Ｇｍで表すことができ、キャリア移動度μ、ゲート幅Ｗ及びキャパシタ（ゲート電極、ゲート絶縁膜及びシリコン基板からなる）の静電容量Ｃｏｘに比例し、ゲート長Ｌに反比例する。また、キャパシタの静電容量Ｃｏｘは、Ｃｏｘ＝ε０・ε・（Ｓ／ｄ）（ε０：真空の誘電率、ε：ゲート絶縁膜の比誘電率、Ｓ：ゲート面積、ｄ：ゲート絶縁膜の膜厚）で表される。よって、ゲート絶縁膜の膜厚ｄを薄くすれば、又は、ゲート長Ｌを短くすれば、ＭＯＳＦＥＴの性能を向上させることができる。従って、ＭＯＳＦＥＴの高性能化を実現させるために、シリコン酸化膜及びシリコン酸窒化膜等からなるゲート絶縁膜が薄膜化されており、ポリシリコン等からなるゲート電極のゲート長が短縮化されている。
しかし、ＭＯＳＦＥＴの高性能化には、以下の様な課題がある。ゲート絶縁膜の膜厚を２ｎｍ以下まで薄くすると、直接トンネル電流が増加するので、ゲート電圧印加時におけるゲート絶縁膜の絶縁耐性が著しく劣化する。そのため、ＭＯＳＦＥＴの消費電力が増加する。このように、ゲート絶縁膜の膜厚を薄くすると、ＭＯＳＦＥＴの高性能化及び低消費電力化を図ることが難しい。
ここで、上述のように、キャパシタの静電容量ＣｏｘはＣｏｘ＝ε０・ε・（Ｓ／ｄ）で表される。よって、ゲート絶縁膜として従来のシリコン酸化膜(ε：３．９)及びシリコン酸窒化膜（ε：３．９〜７）よりも比誘電率の大きな高誘電率ゲート絶縁膜（Ｈｉｇｈ−ｋ膜）を用いれば、実効ゲート容量を維持しつつゲート絶縁膜の物理的膜厚を厚くすることができるので、直接トンネル電流を抑制することができる。
Ｈｉｇｈ−ｋ膜としては、ハフニウム酸化膜（ＨｆＯ２膜）、ジリコニウム酸化膜（ＺｒＯ２膜）、アルミナ膜（Ａｌ２Ｏ3膜）及び希土類金属酸化物からなる膜等が注目されており、さらには、これらのシリケート膜及びアルミネート膜が注目されている。その中でも、ＨｆＯ２膜及びＨｆＳｉＯ膜は、比誘電率が比較的高く、バンドギャップが５ｅＶ以上であり、シリコン基板との電子障壁高さが高いことから、次世代の高誘電率ゲート絶縁膜として最も有力である。
更に、ＭＯＳＦＥＴの微細化に伴い、ポリシリコンからなるゲート電極の空乏化を無視することができず、よって、ゲート容量の増加を図ることが難しい。そこで、ゲート電極として、ポリシリコン電極からメタル電極（空乏層による影響が無視できる）への置換が図られている。このように、次世代のゲート構造としては、Ｈｉｇｈ−ｋ膜の上にメタル電極が形成された構造が有力である。
特開２００４−０３１７６０号公報
一般に、Ｈｉｇｈ−ｋ膜は、低温で成膜される。そのため、ＨｆＯ２膜及びＨｆＳｉＯ膜が成膜されると、酸素及び窒素雰囲気中において高温熱処理（ＰＤＡ，ＰＤＡはpost-deposition annealの略語）が行われる。この高温熱処理により、Ｈｉｇｈ−ｋ膜を緻密化させることができ、また、Ｈｉｇｈ−ｋ膜における酸素欠損を補償することができる。
しかし、この高温熱処理時に、Ｈｉｇｈ−ｋ膜の結晶化又はＨｉｇｈ−ｋ膜における相分離の発生などの問題が招来する。この問題は、ゲート電極に打ち込まれたボロン又はリンを活性化させるときに行う高速熱処理時においても、起こりうる。Ｈｉｇｈ−ｋ膜の結晶化又はＨｉｇｈ−ｋ膜における相分離が進行すると、Ｈｉｇｈ−ｋ膜中に存在する結晶粒界を介してリーク電流が流れる虞があり、また、ゲート絶縁膜における比誘電率の不均一に起因してゲート絶縁膜の静電容量にばらつきが生じる。このような不具合を解消させる手段としてＨｉｇｈ−ｋ膜に窒素を混入させるという手段が知られており、これにより、Ｈｉｇｈ−ｋ膜の熱安定性を向上させることができる。
ところが、Ｈｉｇｈ−ｋ膜の窒化時に、その窒素原子は、Ｈｉｇｈ−ｋ膜内から半導体基板との界面まで到達し、半導体基板を構成する半導体（多くの場合シリコン）と結合する。このことは、半導体基板に対して熱処理を行った場合にも起こり得る。そのため、半導体基板とＨｉｇｈ−ｋ膜との界面における欠陥密度の増大、Ｈｉｇｈ−ｋ膜中に存在する固定電荷による閾値電圧の変動及びキャリア移動度の劣化等が招来する。つまり、ＭＯＳＦＥＴの特性劣化を招来する。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いた半導体装置及びその製造方法において、半導体装置の性能劣化を伴うことなく装置の微細化を図ることにある。
本発明の半導体装置では、半導体基板の上面上に、界面酸化層、ゲート絶縁膜及びゲート電極が順に設けられている。ゲート絶縁膜は、界面酸化層の上に設けられた第１の高誘電体膜と、第１の高誘電体膜の上に設けられた第２の高誘電体膜とを有している。第１及び第２の高誘電体膜は窒素を含有しており、第１の高誘電体膜における窒素濃度は第２の高誘電体膜における窒素濃度よりも低い。
このような半導体装置では、第１の高誘電体膜を備えていない半導体装置に比べて、窒素が半導体基板と界面酸化層との界面まで拡散することを防止できる。
また、このような半導体装置では、第２の高誘電体膜を備えていない半導体装置に比べて、熱処理時における高誘電体膜の結晶化及び相分離を抑制することができる。
本発明の半導体装置では、第１の高誘電体膜はハフニウムと酸素とを含有していることが好ましく、第２の高誘電体膜はハフニウムと酸素とを含有していることが好ましい。そして、第１の高誘電体膜におけるハフニウムに対する酸素の原子比をａとし第２の高誘電体膜におけるハフニウムに対する酸素の原子比をｂとしたとき、ｂ／ａ≦１であることが好ましい。これにより、比較的簡便な手法を用いて、第１の高誘電体膜における窒素濃度を第２の高誘電体膜における窒素濃度よりも低くすることができる。
後述の好ましい実施形態では、第１の高誘電体膜は、ハフニウムとは異なる第１の金属を含有している。第２の高誘電体膜は、ハフニウムとは異なる第２の金属を含有している。第１及び第２の金属は、Ａｌ、Ｌａ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｇ、Ｇｅ及びＹの少なくとも１つである。
本発明の半導体装置の製造方法では、半導体基板の上面上に、界面酸化層、ゲート絶縁膜及びゲート電極を順に設ける。このとき、ゲート絶縁膜を設ける工程では、界面酸化層の上に第１及び第２の高誘電体材料膜を順に設けた後、第１の高誘電体材料膜に窒素を混入して第１の高誘電体膜を形成し、第２の高誘電体材料膜に窒素を混入して第１の高誘電体膜よりも窒素濃度が高い第２の高誘電体膜を形成する。
本発明の半導体装置の製造方法では、ハフニウムを含む第１のガスと酸素を含む第１の酸化剤とを用いて第１の高誘電体材料膜を形成することが好ましく、ハフニウムを含む第２のガスと酸素を含む第２の酸化剤とを用いて第２の高誘電体材料膜を形成することが好ましい。このとき、第１の高誘電体材料膜におけるハフニウムに対する酸素の原子比をａとし第２の高誘電体材料膜におけるハフニウムに対する酸素の原子比をｂとしたときにｂ／ａ≦１となるように、第１の高誘電体材料膜及び第２の高誘電体材料膜を形成することが好ましい。これにより、第１の高誘電体材料膜における酸素濃度を第２の高誘電体材料膜における酸素濃度よりも高くすることができる。よって、第１の高誘電体材料膜に混入される窒素量を第２の高誘電体材料膜に混入される窒素量よりも少なくすることができる。
本発明の半導体装置の製造方法では、第１の高誘電体材料膜を形成する工程では、界面酸化層の上面上に第１のガスを第１の時間供給する工程と、界面酸化層の上面上に第１の酸化剤を第２の時間供給する工程とを繰り返し行えば良く、第２の高誘電体材料膜を形成する工程では、第１の高誘電体材料膜の上面上に第２のガスを第３の時間供給する工程と、第１の高誘電体材料膜の上面上に第２の酸化剤を第４の時間供給する工程とを繰り返し行えば良い。このとき、ｂ／ａ≦１とするためには次に示す２つの方法のうちの何れか１つを選択すれば良い。１つ目の方法では、第１のガスを第２のガスと同一のガスとし、第１の酸化剤を第２の酸化剤と同一の酸化剤とし、第２の時間を第４の時間よりも長くする。２つ目の方法では、第１のガスとしてテトラキスジメチルアミノハフニウムを用い、第１の酸化剤としてオゾンを用い、第２のガスとしてテトラクロロハフニウムを用い、第２の酸化剤として水を用いる。
本発明によれば、半導体装置の性能劣化を伴うことなく半導体装置の微細化を図ることができる。
（ａ）、（ｃ）及び（ｅ）は、それぞれ、本発明の第１の実施形態に係る半導体装置の断面図であり、（ｂ）、（ｄ）及び（ｆ）は、それぞれ、（ａ）、（ｃ）及び（ｅ）に示す半導体装置における窒素濃度プロファイルを示すグラフ図である。 （ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 ＨｆＳｉＯ膜の膜厚とＨｆＳｉＯ膜中におけるＯ／Ｈｆ原子比との関係を示すグラフ図である。 ＨｆＳｉＯ膜の膜厚とＨｆＳｉＯ膜中における窒素濃度との関係を示すグラフ図である。 シリコン酸化膜換算膜厚とリーク電流Ｊｇとの関係を示すグラフ図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は以下に示す実施形態に限定されない。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体製造装置及びその製造方法について、図面を参照しながら説明する。
図１（ａ）、（ｃ）及び（ｅ）は、それぞれ、本発明の第１の実施形態に係る半導体装置の断面図であり、図１（ｂ）、（ｄ）及び（ｆ）は、それぞれ、図１（ａ）、（ｃ）及び（ｅ）に示す半導体装置における窒素濃度プロファイルを示すグラフ図である。
図１（ａ）、（ｃ）及び（ｅ）に示すように、本実施形態に係る半導体装置では、シリコン等からなる半導体基板１０１の上面上に、界面酸化層１０２、ゲート絶縁膜１０４及びゲート電極１０７がこの順に設けられている。
界面酸化層１０２は、シリコン酸化膜又はシリコン酸窒化膜であり、１．５ｎｍ以下の膜厚を有している。ゲート電極１０７は、メタルゲート電極１０６とポリシリコン電極１０８とで構成されている。メタルゲート電極１０６は、ゲート絶縁膜１０４の上面上に設けられており、例えばＴｉＮ、ＴｉＡｌＮ、ＴａＣ又はＴａＣＮからなる。ポリシリコン電極１０８は、メタルゲート電極１０６の上面上に設けられており、ヒ素又はボロンなどの不純物を含んでいる。ゲート絶縁膜１０４について以下に詳述する。
ゲート絶縁膜１０４は、第１の高誘電体膜１０３と第２の高誘電体膜１０５とで構成されている。第１の高誘電体膜１０３は、界面酸化層１０２の上面上に設けられており、ＨｆＯ２膜又はＨｆＳｉＯ膜に窒素が含有されたものである。第２の高誘電体膜１０５は、第１の高誘電体膜１０３の上面上に設けられており、ＨｆＯ２膜又はＨｆＳｉＯ膜に窒素が含有されたものである。
第１の高誘電体膜１０３における窒素濃度は第２の高誘電体膜１０５における窒素濃度よりも低く、その差は１原子％以上であることが好ましい。これにより、窒素がゲート絶縁膜１０４から半導体基板１０１へ拡散することを防止できる。
詳細には、ゲート絶縁膜が第２の高誘電体膜のみからなる場合、界面酸化層には第２の高誘電体膜（窒素濃度が高い高誘電体膜）が接することになる。そのため、このような半導体装置では、窒素がゲート絶縁膜から界面酸化層と半導体基板との界面まで拡散するので、半導体基板を構成する半導体と窒素とが結合する虞がある。よって、ＭＯＳＦＥＴの特性劣化を招来する。
また、ゲート絶縁膜が第１の高誘電体膜のみからなる場合、窒素が半導体基板へ拡散することを防止できる。しかし、この場合、ゲート絶縁膜を形成した後に熱処理を行うと、ＨｆＳｉＯ膜の結晶化、ＨｆＳｉＯ膜における相分離及び不純物の突き抜け等を招来する虞がある。また、この場合、ＨｆＳｉＯ膜中の酸素欠損等を補償することが難しい。
一方、本実施形態では、第１の高誘電体膜１０３が界面酸化層１０２と第２の高誘電体膜１０５との間に設けられている。つまり、界面酸化層１０２には第１の高誘電体膜１０３が接することになる。よって、本実施形態に係る半導体装置では、窒素がゲート絶縁膜１０４から界面酸化層１０２と半導体基板１０１との界面まで拡散することを抑制できるので、その窒素が半導体基板１０１を構成する半導体（本実施形態ではシリコン）と結合することを抑制できる。従って、半導体基板１０１とゲート絶縁膜１０４との界面における欠陥密度の増大を防止することができ、第１の高誘電体膜１０３及び第２の高誘電体膜１０５中に存在する固定電荷による閾値電圧の変動を防止することができ、キャリア移動度の劣化等を防止することができる。つまり、ＭＯＳＦＥＴの特性劣化を防止することができる。
また、本実施形態では、第２の高誘電体膜１０５が第１の高誘電体膜１０３の上面上に設けられている。よって、本実施形態に係る半導体装置では、ゲート絶縁膜１０４を形成した後に熱処理を行っても、ゲート絶縁膜１０４においてＨｆＳｉＯ膜が結晶化することを防止でき、ゲート絶縁膜１０４においてＨｆＳｉＯ膜が相分離を起こすことを防止でき、不純物が半導体基板１０１へ突き抜けることを防止できる。また、ゲート絶縁膜１０４では、特に第２の高誘電体膜１０５では、ＨｆＳｉＯ膜中の酸素欠損等を補償することができる。
窒素は、第１の高誘電体膜１０３内において均一に分布しており、第２の高誘電体膜１０５内において均一に分布している。そのため、窒素濃度は、第１の高誘電体膜１０３と第２の高誘電体膜１０５との界面において急激に変化する。第１の高誘電体膜１０３の膜厚と第２の高誘電体膜１０５の膜厚との比を変更すれば、ゲート絶縁膜１０４における窒素濃度プロファイルを変更することができる。
例えば、図１（ａ）に示すように第２の高誘電体膜１０５の膜厚Ｔ２に対する第１の高誘電体膜１０３の膜厚Ｔ１の比率が１であれば（Ｔ１≒Ｔ２）、窒素濃度は、図１（ｂ）に示すように、ゲート絶縁膜１０４の膜厚方向における中央において急激に変化する。
また、図１（ｃ）に示すように第２の高誘電体膜１０５の膜厚Ｔ２に対する第１の高誘電体膜１０３の膜厚Ｔ１の比率が１よりも大きければ（Ｔ１＞Ｔ２）、窒素濃度は、図１（ｄ）に示すように、ゲート絶縁膜１０４の膜厚方向における中央よりもゲート電極１０７に近い位置において急激に変化する。この場合、ゲート絶縁膜１０４における第１の高誘電体膜１０３の占有率は、図１（ａ）に示す場合よりも高い。よって、図１（ａ）に示す場合に比べて、窒素がゲート絶縁膜１０４から界面酸化層１０２と半導体基板１０１との界面まで拡散することを抑制することができる。
また、図１（ｅ）に示すように第２の高誘電体膜１０５の膜厚Ｔ２に対する第１の高誘電体膜１０３の膜厚Ｔ１の割合が１よりも小さければ（Ｔ１＜Ｔ２）、窒素濃度は、図１（ｆ）に示すように、ゲート絶縁膜１０４の膜厚方向における中央よりも界面酸化層１０２に近い位置において急激に変化する。
なお、第１の高誘電体膜１０３は、ハフニウム以外の金属（第１の金属）を含有していても良く、例えば、Ａｌ、Ｌａ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｇ、Ｇｅ及びＹの少なくとも一つを含んでいても良い。また、第２の高誘電体膜１０５は、ハフニウム以外の金属（第２の金属）を含有していても良く、例えば、Ａｌ、Ｌａ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｇ、Ｇｅ及びＹの少なくとも一つを含んでいても良い。
以下では、図２（ａ）〜（ｅ）を参照しながら、本実施形態に係る半導体装置の製造方法を説明する。図２（ａ）〜（ｅ）は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
まず、図２（ａ）に示す工程では、ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏを用いて、シリコン等からなる半導体基板１０１の上面を洗浄する。その後、例えば熱酸化法を用いて、半導体基板１０１の上面上に、膜厚が１．５ｎｍ以下のシリコン酸化膜又はシリコン酸窒化膜を形成する。これにより、半導体基板１０１の上に界面酸化層１０２が形成される（工程（ａ））。このとき、Ｏ２、Ｎ２Ｏ又はＮＯガスを用い、且つ、処理温度を７００℃〜１０００℃として、シリコン酸化膜又はシリコン酸窒化膜を形成すれば良い。
次に、図２（ｂ）に示す工程では、界面酸化層１０２の上面上にＨｆＯ２膜又はＨｆＳｉＯ膜からなる第１の高誘電体材料膜１０３Ａを形成する（工程（ｂ１））。
続いて、図２（ｃ）に示す工程では、第１の高誘電体材料膜１０３Ａの上面上にＨｆＯ２膜又はＨｆＳｉＯ膜からなる第２の高誘電体材料膜１０５Ａを形成する（工程（ｂ２））。このとき、第２の高誘電体材料膜１０５ＡにおけるＨｆに対するＯの原子比は、第１の高誘電体材料膜１０３ＡにおけるＨｆに対するＯの原子比以下である。好ましくは、第１の高誘電体材料膜１０３ＡにおけるＨｆに対するＯの原子比をａとし、第２の高誘電体材料膜１０５ＡにおけるＨｆに対するＯの原子比をｂとしたとき、ｂ／ａ≦１を満たしている。
続いて、図２（ｄ）に示す工程では、半導体基板１０１の温度が２０〜１５０℃下において、窒素を含有するプラズマを第２の高誘電体材料膜１０５Ａの表面に照射する。これにより、第１の高誘電体材料膜１０３Ａに窒素が添加されて第１の高誘電体膜１０３が形成され、第２の高誘電体材料膜１０５Ａに窒素が添加されて第２の高誘電体膜１０５が形成され、第１の高誘電体膜１０３及び第２の高誘電体膜１０５からなるゲート絶縁膜１０４が形成される（工程（ｂ３））。このとき、第１の高誘電体材料膜１０３Ａには第２の高誘電体材料膜１０５Ａよりも少量の窒素が添加されるので、第１の高誘電体膜１０３における窒素濃度は第２の高誘電体膜１０５における窒素濃度よりも低くなる。このとき、第２の高誘電体膜１０５中の窒素濃度は、２０原子％以下であることが好ましい。
その後、酸素雰囲気中又は窒素雰囲気中において、熱処理温度を８００〜１１００℃とする高温熱処理を行っても良い。これにより、第１及び第２の高誘電体膜１０３，１０５の緻密化を図ることができ、第１及び第２の高誘電体膜１０３，１０５からの窒素抜けを防止することができる。
それから、図２（ｅ）に示す工程では、第２の高誘電体膜１０５の上面上にＴｉＮ膜、ＴｉＡｌＮ膜、ＴａＣ膜又はＴａＣＮ膜を形成する。これにより、第２の高誘電体膜１０５の上面上にメタルゲート電極１０６が形成される。その後、メタルゲート電極１０６の上面上にリン、ヒ素又はボロン等の導電性を有する不純物を含んだシリコン膜を形成する。これにより、メタルゲート電極１０６の上面上にポリシリコン電極１０８が形成され、メタルゲート電極１０６及びポリシリコン電極１０８からなるゲート電極１０７が形成される。
以下では、第１の高誘電体膜１０３及び第２の高誘電体膜１０５の成膜方法を詳細に説明する。まず、第１の高誘電体材料膜１０３Ａ及び第２の高誘電体材料膜１０５Ａの製造方法を説明する。
第１の高誘電体材料膜１０３Ａ及び第２の高誘電体材料膜１０５Ａは、原子層蒸着（Atomic Layer Deposition）法を用いて作製されることが好ましい。具体的には、第１の高誘電体材料膜１０３ＡがＨｆＯ２膜である場合には、界面酸化層１０２の上面上に第１のガス（ハフニウムを含むガス）を第１の時間供給する工程と界面酸化層１０２の上面上に第１の酸化剤（酸素を含む）を第２の時間供給する工程とを交互に繰り返せば良い。また、第１の高誘電体材料膜１０３ＡがＨｆＳｉＯ膜である場合には、第１のガスとシリコンガスとを同時に供給しても良く、第１のガスを供給する工程と第１の酸化剤を供給する工程との間にシリコンガスを第１の時間供給しても良い。
同じく、第２の高誘電体材料膜１０５ＡがＨｆＯ２膜である場合には、第１の高誘電体材料膜１０３Ａの上面上に第２のガス（ハフニウムを含むガス）を第３の時間供給する工程と第１の高誘電体材料膜１０３Ａの上面上に第２の酸化剤（酸素を含む）を第４の時間供給する工程とを交互に繰り返せば良い。また、第２の高誘電体材料膜１０５ＡがＨｆＳｉＯ膜である場合には、第２のガスとシリコンガスとを同時に供給しても良く、第２のガスを供給する工程と第２の酸化剤を供給する工程との間にシリコンガスを第３の時間供給しても良い。ここで、第１のガスと第２のガスとが同じであり、且つ、第１の酸化剤と第２の酸化剤とが同じである場合、第２の時間を第４の時間よりも長くすれば良い。第２の時間及び第４の時間は酸素を供給する時間であるので、第２の時間を第４の時間よりも長くすればｂ／ａ≦１とすることができる。なお、ｂ／ａ≦１とする方法はこの方法に限定されない。後述のように、第１のガス及び第２のガスのそれぞれの材料を最適化するとともに第１の酸化剤及び第２の酸化剤のそれぞれの材料を最適化しても良い。
第１のガス及び第２のガスとしては、例えば、ＴＤＭＡハフニウム（ＴＤＭＡＨｆ（テトラキスジメチルアミノハフニウム，tetrakis(dimethylamino)hafnium））、ＨｆＣｌ４（四塩化ハフニウム）、ＴＥＭＡハフニウム（テトラキスエチルメチルアミノハフニウム，tetrakis(ethylmethylamino)hafnium）及びハフニウム（ＭＭＰ）４〔テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム，（Tetrakis 1-Methoxy-2-methyl-2-propoxy hafnium〕のうちの少なくとも一つを選択することが好ましい。
第１の酸化剤及び第２の酸化剤としては、Ｏ３（オゾン）及びＨ２Ｏ（水）の少なくとも一つを選択することが好ましい。
シリコンガスとしては、３ＤＭＡＳ（トリスジメチルアミノシラン，trisdimethyl amino silane）、ＳｉＣｌ４（四塩化ケイ素）及びＳｉ（ＭＭＰ）４〔テトラキス（１−メトキシ−２−メチル−２−プロポキシ）シリコン〕のうちの少なくとも一つを選択することが好ましい。
本実施形態では、第１の高誘電体材料膜１０３Ａと第２の高誘電体材料膜１０５Ａとにおいて酸素濃度が互いに異なるので、第１の高誘電体材料膜１０３Ａに添加される窒素の量と第２の高誘電体材料膜１０５Ａに添加される窒素の量とが互いに異なる。具体的には、高誘電体材料膜中におけるハフニウムに対する酸素の原子比が小さいほど（つまり、高誘電体材料膜中における酸素欠損量が大きいほど）、窒素を含有するプラズマを照射したときには多くの窒素の量が添加される。よって、高誘電体材料膜中におけるハフニウムに対する酸素の原子比を制御すれば、窒素を含有するプラズマを照射したときに添加される窒素の量を制御することができる。従って、ハフニウムに対する酸素の原子比が大きい高誘電体材料膜（つまり第１の高誘電体材料膜１０３Ａ）を下層に形成し、ハフニウムに対する酸素の原子比が小さい高誘電体材料膜（つまり第２の高誘電体材料膜１０５Ａ）を上層に形成すれば、ゲート絶縁膜１０４のうち半導体基板１０１の近くに位置する部分の窒素濃度をゲート絶縁膜１０４のうちゲート電極１０７の近くに位置する部分の窒素濃度よりも低くすることができる。よって、窒素がゲート絶縁膜１０４から半導体基板１０１と界面酸化層１０２との界面まで拡散することを防止できる。また、第１及び第２の高誘電体膜１０３，１０５が窒素を含有しているので、後の工程において半導体基板１０１に熱処理を施しても第１及び第２の高誘電体膜１０３，１０５の結晶化を抑制できるとともに第１及び第２の高誘電体膜１０３，１０５における相分離の発生を抑制できる。
従来、高誘電体材料膜中のハフニウムに対する酸素の原子比を変更すれば高誘電体材料膜中への窒素の添加量を変更することができるということは、知られていなかった。本願発明者らは、高誘電体材料膜中のハフニウムに対する酸素の原子比を制御するために高誘電体材料膜の成膜方法に着目して、本願発明を想到した。以下、その詳細について説明する。
図３は、ＨｆＳｉＯ膜の膜厚とＨｆＳｉＯ膜中におけるハフニウムに対する酸素の原子比との関係を示すグラフ図であり、ＥＰＭＡ（Electron Probe Micro Analyzer）を用いて測定された結果である。図３中の線（ａ）及び線（ｂ）はどちらもＡＬＤ法を用いてＨｆＳｉＯ膜を作製した場合の結果であり、線（ａ）と線（ｂ）とでは材料ガスが互いに異なる。
具体的には、図３中の線（ａ）は、ハフニウムを含むガスとしてＴＤＭＡハフニウムを用い、シリコンガスとして３ＤＭＡＳを用い、酸化剤としてオゾンを用いてＨｆＳｉＯ膜を作製した場合の結果である。図３中の線（ｂ）は、ハフニウムを含むガスとしてＨｆＣｌ４を用い、シリコンガスとしてＳｉＣｌ４を用い、酸化剤としてＨ２Ｏを用いてＨｆＳｉＯ膜を作製した場合の結果である。
なお、シリコンガスとして炭素を含むガス（３ＤＭＡＳ）を用いてＨｆＳｉＯ膜を形成すると、そのＨｆＳｉＯ膜中には３原子％以下程度の炭素が残留する場合がある。また、シリコンガスとして塩素を含むガス（ＳｉＣｌ４）を用いてＨｆＳｉＯ膜を形成すると、そのＨｆＳｉＯ膜中には３原子％以下程度の塩素が残留する場合がある。シリコンガスとして塩素を含むガスを用いてＨｆＳｉＯ膜を形成するとき、そのＨｆＳｉＯ膜の堆積時に塩素の脱ガス化を行えば、ＨｆＳｉＯ膜中には欠陥が形成される。ここで、塩素の原子半径は、窒素の原子半径よりも大きい。そのため、ＨｆＳｉＯ膜中には窒素よりも大きな欠陥が形成されることになるので、このようなＨｆＳｉＯ膜には多くの窒素を添加することができる。
図３に示す線（ａ）及び線（ｂ）を比較すると、ハフニウムを含むガスとしてＴＤＭＡハフニウムを用い酸化剤としてオゾンを用いてＨｆＳｉＯ膜を作製した場合（線（ａ））、ＨｆＳｉＯ膜中におけるハフニウムに対する酸素の原子比は５．５〜６程度である。一方、ハフニウムを含むガスとして４塩化ハフニウムを用い酸化剤として水を用いてＨｆＳｉＯ膜を作製した場合（線（ｂ））、ＨｆＳｉＯ膜中におけるハフニウムに対する酸素の原子比が４．５〜５程度である。これにより、線（ａ）に示すＨｆＳｉＯ膜の方が線（ｂ）に示すＨｆＳｉＯ膜よりも多くの酸素を含有している、つまり、線（ａ）に示すＨｆＳｉＯ膜の方が線（ｂ）に示すＨｆＳｉＯ膜よりも酸素欠損が少ない、ということが分かる。このようにＨｆＳｉＯ膜の材料ガスを変更すれば、ＨｆＳｉＯ膜中におけるハフニウムに対する酸素の原子比を変更することができる。
図４は、ＨｆＳｉＯ膜の膜厚とＨｆＳｉＯ膜中における窒素濃度との関係を示すグラフ図であり、X線電子分光法（X-ray photoelectron spectroscopy）により測定された結果である。図４中の線（ａ）及び線（ｂ）には何れも、窒素を含有するプラズマを高誘電体材料膜に照射した後に窒素雰囲気中において１０００℃以上で熱処理を行うことにより得られたＨｆＳｉＯ膜中の窒素濃度とその膜厚との関係を示している。図４中の線（ａ）は高誘電体材料膜として図３中の線（ａ）に示す高誘電体材料膜を使用した場合の結果であり、図４中の線（ｂ）は高誘電体材料膜として図３中の線（ｂ）に示す高誘電体材料膜を使用した場合の結果である。
図４に示す線（ａ）及び線（ｂ）を比較すると、図４中の線（ｂ）に示すＨｆＳｉＯ膜中には図４中の線（ａ）に示すＨｆＳｉＯ膜中よりも１〜２原子％程度多くの窒素が添加されている。この結果から、ハフニウムに対する酸素の原子比が低いＨｆＳｉＯ膜、つまり、膜中の酸素欠損量が多いＨｆＳｉＯ膜には多くの窒素原子が添加されるということが分かる。
以上より、本願発明者らは、酸素欠損量が少ないＨｆＳｉＯ膜（図３の線（ａ）に示すＨｆＳｉＯ膜）を半導体基板１０１に近い位置に配置し、酸素欠損量が多いＨｆＳｉＯ膜（図３の線（ｂ）に示すＨｆＳｉＯ膜）をゲート電極１０７に近い位置に配置すれば、半導体基板１０１に近い位置には窒素濃度が低いＨｆＳｉＯ膜を形成することができ、ゲート電極１０７に近い位置には窒素濃度が高いＨｆＳｉＯ膜を形成することができるということを見出した。
図５は、シリコン酸化膜換算膜厚（ＥＯＴ，equivalent oxide thickness）とリーク電流Ｊｇとの関係を示すグラフ図である。シリコン酸化膜換算膜厚とは、ゲート絶縁膜の材料がシリコン酸化物であると仮定してゲート容量から逆算して得られる絶縁膜の膜厚のことである。
図５中の点（Ａ）には、本実施形態に係る半導体装置を用いた場合の結果を示している。具体的には、シリコンからなる半導体基板の上面上に、１．５ｎｍ以下の膜厚を有するシリコン酸化膜と、第１及び第２の高誘電体膜からなるゲート絶縁膜と、ＴｉＮからなるメタルゲート電極及びリン等の不純物を含有するポリシリコン電極からなるゲート電極とが順に設けられている。ここで、第１の高誘電体膜は、ＴＤＭＡハフニウム及びオゾンを用いて形成された第１の高誘電体材料膜に窒素が添加されたものである。第２の高誘電体膜は、ＨｆＣｌ４及びＨ２Ｏを用いて形成された第２の高誘電体材料膜に窒素が添加されたものである。第１の高誘電体膜の膜厚と第２の高誘電体膜の膜厚との膜厚比は、１：１である。
また、図５中の線（Ｂ）には、ゲート絶縁膜としてＨｆＣｌ４及びＨ２Ｏを用いて形成されたＨｆＳｉＯ膜のみを用いた場合の結果を示している。
図５においてＥＯＴ＝１．２５ｎｍ付近に着目すると、リーク電流Ｊｇは、線（Ｂ）では０．７Ａ/ｃｍ２であるのに対して、点（Ａ）では０．１Ａ/ｃｍ２である。このことから、窒素濃度が低いＨｆＳｉＯ膜の上面上に窒素濃度が高いＨｆＳｉＯ膜が形成されたものをゲート絶縁膜として使用すると、窒素濃度が高いＨｆＳｉＯ膜のみをゲート絶縁膜として使用した場合に比べて、リーク電流を約１／７倍に低減できるということが分かった。
本実施形態において得られる効果を以下にまとめる。
本実施形態では、ゲート絶縁膜１０４は第１の高誘電体膜１０３と第２の高誘電体膜１０５とで構成されており、第１の高誘電体膜１０３における窒素濃度は第２の高誘電体膜１０５における窒素濃度よりも低い。よって、ゲート絶縁膜が第２の高誘電体膜１０５のみからなる場合に比べて、窒素が半導体基板１０１へ拡散することを防止できる。従って、窒素が半導体基板１０１を構成する半導体と結合することを抑制できる。これにより、半導体装置の特性を向上させることができる。例えば図５に示すように、リーク電流の大幅な低減を図ることができる。
また、ゲート絶縁膜が第１の高誘電体膜１０３のみからなる場合に比べて、ゲート絶縁膜１０４の熱安定性を向上させることができる。従って、第１の高誘電体膜１０３及び第２の高誘電体膜１０５のそれぞれにおいて結晶化を抑制できるとともに相分離の発生を抑制できる。
本実施形態は、以下に示す構成を有していても良い。
本実施形態に係る半導体装置は、サイドウォール、エクステンション領域、ソースドレイン領域及びシリサイド層等を備えていることが好ましい。具体的には、ゲート電極１０７の側面上にサイドウォールが形成されていることが好ましく、半導体基板１０１内のうちゲート電極１０７の側方下にエクステンション領域が形成されていることが好ましく、半導体基板１０１内のうちサイドウォールの側方下にはソースドレイン領域が形成されていることが好ましく、ゲート電極１０７の上面上及びソースドレイン領域の上面上にはシリサイド層が形成されていることが好ましい。
本実施形態に係る半導体装置の製造方法は、ゲート電極１０７の側面上にサイドウォールを形成する工程と、半導体基板１０１内のうちゲート電極１０７の側方下にエクステンション領域を形成する工程と、半導体基板１０１内のサイドウォールの側方下にソースドレイン領域を形成する工程と、ゲート電極１０７の上部及びソースドレイン領域の上部にシリサイド層を形成する工程とを更に備えていることが好ましい。
本実施形態に係る半導体装置の製造方法では、有機金属気相成長法（metallorganic chemical vapor deposition 法）を用いて、第１及び第２の高誘電体材料膜を形成しても良い。
以上説明したように、本発明に係る半導体装置及び半導体装置の製造方法は、半導体集積回路を用いる種々の電子機器に好ましく用いられる。
１０１ 半導体基板
１０２ 界面酸化層
１０３ 第１の高誘電体膜
１０３Ａ 第１の高誘電体材料膜
１０４ ゲート絶縁膜
１０５ 第２の高誘電体膜
１０５Ａ 第２の高誘電体材料膜
１０６ メタルゲート電極
１０７ ゲート電極
１０８ ポリシリコン電極

Claims (7)

  1. 半導体基板と、
    前記半導体基板の上面上に設けられた界面酸化層と、
    前記界面酸化層の上面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上面上に設けられたゲート電極とを備え、
    前記ゲート絶縁膜は、前記界面酸化層の上に設けられ、窒素を含有する第１の高誘電体膜と、前記第１の高誘電体膜の上に設けられ、窒素を含有する第２の高誘電体膜とを有し、
    前記第１の高誘電体膜における窒素濃度は、前記第２の高誘電体膜における窒素濃度よりも低い半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１の高誘電体膜は、ハフニウムと酸素とを含有しており、
    前記第２の高誘電体膜は、ハフニウムと酸素とを含有しており、
    前記第１の高誘電体膜における前記ハフニウムに対する前記酸素の原子比をａとし、前記第２の高誘電体膜における前記ハフニウムに対する前記酸素の原子比をｂとしたとき、ｂ／ａ≦１である半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１の高誘電体膜は、前記ハフニウムとは異なる第１の金属を含有しており、
    前記第２の高誘電体膜は、前記ハフニウムとは異なる第２の金属を含有しており、
    前記第１及び前記第２の金属は、Ａｌ、Ｌａ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｇ、Ｇｅ及びＹの少なくとも１つである半導体装置。
  4. 半導体基板の上面上に界面酸化層を設ける工程（ａ）と、
    前記界面酸化層の上面上にゲート絶縁膜を設ける工程（ｂ）と、
    前記ゲート絶縁膜の上面上にゲート電極を設ける工程（ｃ）とを備え、
    前記工程（ｂ）は、
    前記界面酸化層の上に第１の高誘電体材料膜を設ける工程（ｂ１）と、
    前記第１の高誘電体材料膜の上に第２の高誘電体材料膜を設ける工程（ｂ２）と、
    前記第１の高誘電体材料膜に窒素を混入して第１の高誘電体膜を形成し、前記第２の高誘電体材料膜に窒素を混入して前記第１の高誘電体膜よりも窒素濃度が高い第２の高誘電体膜を形成する工程（ｂ３）とを有する半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    ハフニウムを含む第１のガスと酸素を含む第１の酸化剤とを用いて、前記第１の高誘電体材料膜を形成し、
    ハフニウムを含む第２のガスと酸素を含む第２の酸化剤とを用いて、前記第２の高誘電体材料膜を形成し、
    前記第１の高誘電体材料膜における前記ハフニウムに対する前記酸素の原子比をａとし前記第２の高誘電体材料膜における前記ハフニウムに対する前記酸素の原子比をｂとしたときにｂ／ａ≦１となるように、前記第１の高誘電体材料膜及び前記第２の高誘電体材料膜を形成する半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記工程（ｂ１）では、前記界面酸化層の上面上に前記第１のガスを第１の時間供給する工程と、前記界面酸化層の上面上に前記第１の酸化剤を第２の時間供給する工程とを繰り返し行い、
    前記工程（ｂ２）では、前記第１の高誘電体材料膜の上面上に前記第２のガスを第３の時間供給する工程と、前記第１の高誘電体材料膜の上面上に前記第２の酸化剤を第４の時間供給する工程とを繰り返し行い、
    前記第１のガスと前記第２のガスとが同じであり、
    前記第１の酸化剤と前記第２の酸化剤とが同じであり、
    前記第２の時間は前記第４の時間よりも長い半導体装置の製造方法。
  7. 請求項５に記載の半導体装置の製造方法であって、
    前記工程（ｂ１）では、前記第１のガスとしてテトラキスジメチルアミノハフニウムを用い、前記第１の酸化剤としてオゾンを用い、
    前記工程（ｂ２）では、前記第２のガスとしてテトラクロロハフニウムを用い、前記第２の酸化剤として水を用いる半導体装置の製造方法。
JP2009133473A 2009-06-02 2009-06-02 半導体装置及びその製造方法 Pending JP2010283040A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009133473A JP2010283040A (ja) 2009-06-02 2009-06-02 半導体装置及びその製造方法
PCT/JP2010/000103 WO2010140278A1 (ja) 2009-06-02 2010-01-12 半導体装置及びその製造方法
US13/269,818 US20120025326A1 (en) 2009-06-02 2011-10-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133473A JP2010283040A (ja) 2009-06-02 2009-06-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010283040A true JP2010283040A (ja) 2010-12-16
JP2010283040A5 JP2010283040A5 (ja) 2011-07-28

Family

ID=43297421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133473A Pending JP2010283040A (ja) 2009-06-02 2009-06-02 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20120025326A1 (ja)
JP (1) JP2010283040A (ja)
WO (1) WO2010140278A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116517A (ja) * 2012-12-11 2014-06-26 Tokyo Electron Ltd 金属化合物膜の成膜方法、成膜装置、電子製品の製造方法および電子製品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629749B2 (en) 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064032A (ja) * 2003-08-12 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005251785A (ja) * 2004-03-01 2005-09-15 Nec Corp 半導体装置およびその製造方法
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
WO2006057400A1 (ja) * 2004-11-29 2006-06-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
JP2008072001A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009038229A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064032A (ja) * 2003-08-12 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005251785A (ja) * 2004-03-01 2005-09-15 Nec Corp 半導体装置およびその製造方法
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
WO2006057400A1 (ja) * 2004-11-29 2006-06-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
JP2008072001A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009038229A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116517A (ja) * 2012-12-11 2014-06-26 Tokyo Electron Ltd 金属化合物膜の成膜方法、成膜装置、電子製品の製造方法および電子製品

Also Published As

Publication number Publication date
US20120025326A1 (en) 2012-02-02
WO2010140278A1 (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
US7727908B2 (en) Deposition of ZrA1ON films
US7511326B2 (en) ALD of amorphous lanthanide doped TiOx films
US8741746B2 (en) Silicon on germanium
US8168502B2 (en) Tantalum silicon oxynitride high-K dielectrics and metal gates
US7563730B2 (en) Hafnium lanthanide oxynitride films
US8168547B2 (en) Manufacturing method of semiconductor device
US7432548B2 (en) Silicon lanthanide oxynitride films
US7544604B2 (en) Tantalum lanthanide oxynitride films
US7405482B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
US20080057659A1 (en) Hafnium aluminium oxynitride high-K dielectric and metal gates
JP2008536318A (ja) 多層多成分高ｋ膜及びそれを堆積させる方法
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP2006344837A (ja) 半導体装置及びその製造方法
JP5050351B2 (ja) 半導体装置の製造方法
WO2010140278A1 (ja) 半導体装置及びその製造方法
JP2010165705A (ja) 半導体装置の製造方法
JPWO2006009025A1 (ja) 半導体装置及び半導体装置の製造方法
US20080308896A1 (en) Integrated circuit device comprising a gate electrode structure and corresponding method of fabrication
JP4461839B2 (ja) 半導体装置およびその製造方法
Yamamoto et al. Electrical and physical characterization of remote plasma oxidized HfO/sub 2/gate dielectrics
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
JP2009224701A (ja) 半導体装置の製造方法
JP2006121090A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326