JP2010165705A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010165705A
JP2010165705A JP2009004241A JP2009004241A JP2010165705A JP 2010165705 A JP2010165705 A JP 2010165705A JP 2009004241 A JP2009004241 A JP 2009004241A JP 2009004241 A JP2009004241 A JP 2009004241A JP 2010165705 A JP2010165705 A JP 2010165705A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
cap
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009004241A
Other languages
English (en)
Inventor
晴彦 ▲高▼橋
Haruhiko Takahashi
Hiroshi Namikata
浩志 南方
Naoyoshi Tamura
直義 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009004241A priority Critical patent/JP2010165705A/ja
Priority to US12/646,233 priority patent/US20100178744A1/en
Publication of JP2010165705A publication Critical patent/JP2010165705A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 ハフニウムシリケートからなるゲート絶縁膜に、アルミナ膜を重ねると、等価酸化膜厚を薄くすることが困難になる。また、ハフニウムシリケートからなるゲート絶縁膜内にＡｌが拡散すると、正孔の移動度が低下してしまう。
【解決手段】 半導体基板(10)の上に、ＨｆとＯとを含む絶縁膜(16)を形成する。この絶縁膜の上に、構成元素として酸素とチタンとを含むキャップ膜(17)を形成する。絶縁膜及びキャップ膜を、窒素ガスまたは希ガス雰囲気中で熱処理し、キャップ膜中のチタンを絶縁膜内に拡散させることにより、ゲート絶縁膜(18)を形成する。ゲート絶縁膜の上に、ゲート電極膜(19)を形成する。
【選択図】 図１−２

Description

本発明は、ゲート絶縁膜にＨｆとＯとを含む半導体装置の製造方法に関する。
ゲート絶縁膜の等価酸化膜厚（ＥＯＴ）を厚くするために、酸化シリコンよりも誘電率の高い材料であるハフニウム系酸化物が用いられる。また、ゲート電極の空乏化を防止し、かつ低抵抗化を図るために、従来の多結晶シリコンに代えて、金属ゲート電極が採用される。
スーパーコンピュータ等に用いられる高速計算用のＭＯＳＦＥＴには、低いしきい値電圧が求められる。例えば、高速計算用のｐＭＯＳＦＥＴ及びｎＭＯＳＦＥＴのしきい値電圧が、それぞれ−１００〜−２００ｍｅＶ及び１００〜２００ｍｅＶ程度に設定される。ゲート絶縁膜にハフニウム系酸化物を用い、ゲート電極に金属、例えばＴｉＮ、ＴａＮ、Ｔａ等を用い、高温加熱処理を行うと、ゲート電極の見かけ上の仕事関数が４．５ｅＶ近傍（シリコンの禁制帯のほぼ中央）に移動してしまう。これにより、フラットバンド電圧の絶対値が小さくなり、低いしきい値電圧を得ることが困難になる。ｐＭＯＳＦＥＴのゲート絶縁膜として用いられるハフニウム系酸化物膜の上にアルミナ（Ａｌ２Ｏ３）膜を配置して加熱拡散させることにより、しきい値電圧の絶対値を小さくすることができることが知られている。
特開２００７−６７２６６号公報
H. Arimura et al., "Structural Optimization of HfTiSiO High-k Gate Dielectrics by Utilizing In-Situ PVD-Based Fabrication method", Fifth International Symposium on Control of Semiconductor Interfaces (ISCSI-V), 2007年11月12〜14日
アルミナの誘電率は、ハフニウム系酸化物の誘電率よりも低い。このため、ハフニウム系酸化物からなるゲート絶縁膜に、アルミナ膜を重ねると、等価酸化膜厚を薄くすることが困難になる。また、Ａｌの拡散によって、チャネル中の正孔の移動度が低下してしまう。
上述の課題を解決するための半導体装置の製造方法は、
半導体基板の上に、ＨｆとＯとを含む絶縁膜を形成する工程と、
前記絶縁膜の上に、構成元素として酸素とチタンとを含むキャップ膜を形成する工程と、
前記絶縁膜及び前記キャップ膜を、窒素ガスまたは希ガス雰囲気中で熱処理し、前記キャップ膜中のチタンを前記絶縁膜内に拡散させることにより、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、ゲート電極膜を形成する工程と
を有する。
上述の課題を解決するための他の半導体装置の製造方法は、
半導体基板の上に、ＨｆとＯとを含む絶縁膜を形成する工程と、
前記絶縁膜の上に、チタンからなるキャップ膜を形成する工程と、
前記絶縁膜及び前記キャップ膜を、酸素ガス及びアンモニアガスを含む雰囲気中で熱処理し、前記キャップ膜中のチタンを前記絶縁膜内に拡散させることにより、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、ゲート電極膜を形成する工程と
を有する。
キャップ膜にＴｉを含む材料を用いると、アルミナを用いた場合と同様に、しきい値電圧の絶対値を小さくすることができる。さらに、アルミナを用いた場合に比べて、チャネル中の正孔の移動度の低下を抑制することができる。
（１Ａ）〜（１Ｄ）は、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図（その１）である。 （１Ｅ）〜（１Ｇ）は、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図（その２）である。 （１Ｈ）は、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図（その３）であり、（１Ｉ）は、実施例１による半導体装置の製造方法で製造された半導体装置の断面図る。 実施例による方法、及び比較例による方法で製造した半導体装置のチャネル移動度の測定結果を示すグラフである。 実施例による方法、及び比較例による方法で製造した半導体装置のフラットバンド電圧の測定結果を示すグラフである。 （４Ａ）〜（４Ｃ）は、実施例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。
図面を参照しながら、実施例１及び実施例２について説明する。
図１Ａ〜図１Ｉを参照して、実施例１による半導体装置の製造方法について説明する。
図１Ａに示すように、シリコンからなる半導体基板１０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）等により、素子分離絶縁膜１１を形成する。素子分離絶縁膜１１により、活性領域が画定される。活性領域にチャネル不純物を注入することにより、チャネル不純物拡散領域１２を形成する。
図１Ｂに示すように、活性領域の表面に、酸化シリコンからなる厚さ０．３ｎｍ〜１ｎｍの第１のゲート絶縁膜１５を、熱酸化により形成する。熱酸化条件は、例えば下記の通りである。
・雰囲気 酸素１００％
・圧力 １３Ｐａ〜１．０×１０５Ｐａ
・成膜温度 ５００℃〜１０００℃
・成膜時間 １秒〜１００秒
なお、酸化シリコン膜を形成した後、プラズマ窒化を行うことにより、第１のゲート絶縁膜１５を酸窒化シリコンで形成してもよい。
図１Ｃに示すように、第１のゲート絶縁膜１５及び素子分離絶縁膜１１の上に、ハフニウム（Ｈｆ）と酸素（Ｏ）とを含む絶縁材料、例えば酸化ハフニウム（ＨｆＯ２）からなる厚さ１ｎｍ〜２ｎｍの絶縁膜１６を形成する。絶縁膜１６の形成には、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、反応性スパッタリング等を用いることができる。絶縁膜１６をＣＶＤで形成する場合の成膜条件は、例えば下記の通りである。
・ハフニウム原料 テトラキスジエチルアミノハフニウム
・酸化剤 酸素、オゾン、またはＨ２Ｏ
・成膜温度 ４００℃〜７００℃
図１Ｄに示すように、絶縁膜１６の上に、酸化チタン（ＴｉＯ２）からなる厚さ０．３ｎｍ〜２ｎｍのキャップ膜１７を、例えば反応性スパッタリングにより形成する。成膜条件は、例えば下記の通りである。
・スパッタリングガス Ｏ２とＡｒとの混合ガス
・圧力 １．３×１０−３Ｐａ〜１３３Ｐａ
・成膜温度 室温
図１Ｅに示すように、窒素ガス雰囲気中で、絶縁膜１６及びキャップ膜１７の熱処理を行う。熱処理条件は、例えば下記の通りである。
・圧力 １３Ｐａ〜１３３Ｐａ
・熱処理温度 ４００℃〜８００℃
・熱処理時間 ５秒〜３０秒
窒素ガスに代えて、Ａｒ等の希ガス雰囲気中で熱処理を行ってもよい。なお、熱処理雰囲気にアンモニアガスを添加してもよい。この場合には、例えば、アンモニアガスの分圧比を０．１％〜１％とする。
図１Ｆに示すように、熱処理によってキャップ膜１７中のＴｉが絶縁膜１６内に拡散することにより、絶縁膜１６及びキャップ膜１７が、ＨｆＴｉＯからなる第２のゲート絶縁膜１８に置き換わる。熱処理雰囲気にアンモニアガスを添加した場合には、ＨｆＴｉＯＮからなる第２のゲート絶縁膜１８が形成される。
図１Ｇに示すように、第２のゲート絶縁膜１８の上に、厚さ５ｎｍ〜２０ｎｍのメタルゲート電極膜１９を形成する。メタルゲート電極膜１９には、例えば、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＴａＡｌＮ、ＴａＣＮ等が用いらる。これらの材料からなるメタルゲート電極膜１９は、例えば反応性スパッタリングにより形成される。ＴｉＮ膜を反応性スパッタリングで形成する場合の成膜条件は、例えば下記の通りである。
・スパッタリングガス Ｎ２とＡｒとの混合ガス
・圧力 １．３×１０−３Ｐａ〜１３３Ｐａ
・パワー １００Ｗ〜４００Ｗ
メタルゲート電極膜１９の上に、多結晶シリコン膜２０をＣＶＤ等により形成する。
図１Ｈに示すように、第１のゲート絶縁膜１５、第２のゲート絶縁膜１８、ゲート電極膜１９、及び多結晶シリコン膜２０をパターニングすることにより、ゲートパターン２５を形成する。ゲートパターン２５は、酸化シリコンからなる第１のゲート絶縁膜１５ａ、ＨｆＴｉＯからなる第２のゲート絶縁膜１８ａ、ＴｉＮ等の金属からなるメタルゲート電極１９ａ、及び多結晶シリコン膜２０ａがこの順番に積層された積層構造を有する。
図１Ｉに示すように、ゲートパターン２５をマスクとして、その両側の半導体基板１０の表層部にｐ型不純物を注入することにより、ソース及びドレインのエクステンション領域２７を形成する。ゲートパターン２５の側面上に、サイドウォールスペーサ２８を形成する。ゲートパターン２５及びサイドウォールスペーサ２８をマスクとして、その両側の半導体基板１０の表層部にｐ型不純物を注入することにより、ソース及びドレイン領域２９を形成する。不純物の注入後、不純物の活性化アニールを行う。
図２に、実施例１による方法で作製した試料ａのチャネル移動度の測定結果を示す。ゲート電極には、ＴｉＮを用いた。比較のために、キャップ膜にＡｌ２Ｏ３を用いた試料ｂ、及びキャップ膜を形成しないで作製した試料ｃの移動度の測定結果を示す。ユニバーサル移動度を実線ｕで示す。横軸は実効電界を単位「ＭＶ／ｃｍ」で表し、縦軸は移動度を単位「ｃｍ２／Ｖｓ」で表す。
キャップ膜１７にＡｌ２Ｏ３を用いると、キャップ膜１７を形成しない場合に比べて移動度が低下してしまう。これに対し、キャップ膜１７にＴｉＯ２を用いると、キャップ膜１７を形成しない場合に比べて移動度が高くなっている。このように、キャップ膜１７にＴｉＯ２を用いることにより、Ａｌ２Ｏ３を用いた場合に生ずる移動度の低下を防止することができる。
図３に、試料ａ、ｂ、ｃのフラットバンド電圧の測定結果を示す。フラットバンド電圧が高くなるということは、ｐＭＯＳＦＥＴのしきい値が大きくなる（負のしきい値の絶対値が小さくなる）ことを意味する。キャップ膜１７を形成すると、キャップ膜１７を形成しない場合に比べて、フラットバンド電圧が正方向にシフトすることがわかる。キャップ膜１７にＴｉＯ２を用いると、Ａｌ２Ｏ３を用いた場合に比べて、さらにフラットバンド電圧がシフトしている。この評価結果から、実施例１の方法を採用することにより、ｐＭＯＳＦＥＴのしきい値の絶対値を小さくすることが可能になることがわかる。
また、ＴｉＯ２の比誘電率は５０〜６０程度であり、Ａｌ２Ｏ３の比誘電率１２よりも大きい。また、ＨｆＴｉＯの誘電率は、ＨｆＡｌＯの誘電率よりも高い。このため、キャップ膜１７にＴｉＯ２を用いると、Ａｌ２Ｏ３を用いた場合に比べて、第２のゲート絶縁膜１８の等価酸化膜厚を小さくすることができる。
上述の実施例１では、図１Ｅに示した熱処理時の雰囲気に、酸化性ガスが含まれていない。一般に、キャップ膜１７としてＴｉＯ２に代えてＴｉを用い、窒素雰囲気中で熱処理を行うと、第２のゲート絶縁膜１８内に、酸素欠損による欠陥が発生する。実施例１では、キャップ膜１７が、構成元素として酸素を含むため、酸素欠損による欠陥が発生しにくい。なお、酸素欠損を防止するために、Ｏ２雰囲気中で熱処理を行うと、酸素が、図１Ｅに示した第１のゲート絶縁膜１５まで拡散し、その厚さが増加してしまう。実施例１による方法では、熱処理時における第１のゲート絶縁膜１５の厚さの増加を抑制することができる。
図１Ｅに示した熱処理時の雰囲気にアンモニアを添加すると、第２のゲート絶縁膜１８に窒素が含有され、第２のゲート絶縁膜１８がＨｆＴｉＯＮで形成される。ＨｆＴｉＯＮの誘電率は、ＨｆＴｉＯの誘電率よりも高いため、第２のゲート絶縁膜１８の等価酸化膜厚を、より小さくすることが可能になる。
図１Ｃに示した絶縁膜１６は、ＨｆＯ２で形成されており、Ｓｉを含まない。絶縁膜１６がＳｉを含むと、図１Ｅの熱処理時にＳｉが表面に析出し、ＳｉＯ２が形成され易くなる。ＳｉＯ２の誘電率は、ＨｆＯ２やＴｉＯ２に比べて小さいため、ＳｉＯ２膜が形成されると、等価酸化膜厚が増加してしまう。実施例１では、絶縁膜１６がＳｉを含まないため、熱処理時におけるＳｉの析出を防止することができる。
図４Ａ〜図４Ｃを参照して、実施例２による半導体装置の製造方法について説明する。
図４Ａに示した絶縁膜１６の形成までの工程は、実施例１の図１Ｃに示した絶縁膜１６の形成までの工程と共通である。実施例１では、キャップ膜１７にＴｉＯ２が用いられていたが、実施例２では、キャップ膜１７Ａに金属チタンが用いられる。キャップ膜１７Ａの厚さは、０．２ｎｍ〜１ｎｍとする。チタンからなるキャップ膜１７Ａは、例えばスパッタリングにより形成される。成膜条件は、例えば下記の通りである。
・スパッタリングガス Ａｒ
・圧力 １．３×１０−３Ｐａ〜１３３Ｐａ
・パワー １００Ｗ〜４００Ｗ
・温度 室温
図４Ｂに示すように、Ｏ２とＮ２との混合ガス雰囲気中で、絶縁膜１６とキャップ膜１７Ａとの熱処理を行う。熱処理条件は、例えば下記の通りである。
・Ｏ２の分圧比 ０．１％〜１％
・圧力 １３Ｐａ〜１３３Ｐａ
・熱処理温度 ４００℃〜８００℃
・熱処理時間 ５秒〜３０秒
なお、熱処理雰囲気に、分圧比が例えば０．１％〜１％になるようにアンモニアガスを添加してもよい。
図４Ｃに示すように、キャップ膜１７Ａ中のチタンが絶縁膜１６内に拡散することにより、絶縁膜１６及びキャップ膜１７Ａが、ＨｆＴｉＯからなる第２のゲート絶縁膜１８に置き換わる。熱処理雰囲気にアンモニアガスを添加した場合には、ＨｆＴｉＯＮからなる第２のゲート絶縁膜１８が形成される。
第２のゲート絶縁膜１８が形成された後の工程は、図１Ｇ〜図１Ｉに示した実施例１の工程と共通である。
実施例２においても、ＨｆＴｉＯからなる第２のゲート絶縁膜１８が形成される。このため、実施例１と同様に、ｐＭＯＳＦＥＴのしきい値の絶対値を小さくすることが可能になる。
なお、実施例２では、キャップ膜１７Ａにチタンが用いられており、キャップ膜１７Ａが酸素を含んでいない。図２Ｂに示した熱処理時に酸素欠損に起因する欠陥の発生を防止するために、雰囲気ガスにＯ２が添加されている。このＯ２の分圧は、０．１％〜１％程度である。Ｏ２ガスのみの雰囲気で熱処理する場合に比べて、熱処理時における第１のゲート絶縁膜１５の膜厚の増加を抑制することができる。
熱処理雰囲気にアンモニアガスを添加すると、実施例１の場合と同様に、第２のゲート絶縁膜１８に窒素が含有され、第２のゲート絶縁膜１８の誘電率を高めることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 半導体基板
１１ 素子分離絶縁膜
１２ チャネル不純物拡散領域
１５、１５ａ 第１のゲート絶縁膜
１６ 絶縁膜
１７、１７Ａ キャップ膜
１８、１８ａ 第２のゲート絶縁膜
１９ ゲート電極膜
１９ａ ゲート電極
２０、２０ａ 多結晶シリコン膜
２５ ゲートパターン
２７ エクステンション領域
２８ サイドウォールスペーサ
２９ ソース及びドレイン領域

Claims (6)

  1. 半導体基板の上に、ＨｆとＯとを含む絶縁膜を形成する工程と、
    前記絶縁膜の上に、構成元素として酸素とチタンとを含むキャップ膜を形成する工程と、
    前記絶縁膜及び前記キャップ膜を、窒素ガスまたは希ガス雰囲気中で熱処理し、前記キャップ膜中のチタンを前記絶縁膜内に拡散させることにより、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ゲート電極膜を形成する工程と
    を有する半導体装置の製造方法。
  2. 前記熱処理の雰囲気が酸素を含まない請求項１に記載の半導体装置の製造方法。
  3. 前記熱処理雰囲気が、アンモニアを含む請求項１または２に記載の半導体装置の製造方法。
  4. 半導体基板の上に、ＨｆとＯとを含む絶縁膜を形成する工程と、
    前記絶縁膜の上に、チタンからなるキャップ膜を形成する工程と、
    前記絶縁膜及び前記キャップ膜を、酸素ガス及びアンモニアガスを含む雰囲気中で熱処理し、前記キャップ膜中のチタンを前記絶縁膜内に拡散させることにより、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ゲート電極膜を形成する工程と
    を有する半導体装置の製造方法。
  5. 前記絶縁膜が、Ｓｉを含まない酸化ハフニウムで形成されている請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記ゲート電極膜を形成した後、前記ゲート絶縁膜及びゲート電極膜とをパターニングすることにより、ゲートパターンを形成する工程を含み、
    さらに、
    前記ゲートパターンが配置される位置の両側の前記半導体基板の表層部に不純物を注入することにより、ソース領域及びドレイン領域を形成する工程を含む請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
JP2009004241A 2009-01-13 2009-01-13 半導体装置の製造方法 Withdrawn JP2010165705A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009004241A JP2010165705A (ja) 2009-01-13 2009-01-13 半導体装置の製造方法
US12/646,233 US20100178744A1 (en) 2009-01-13 2009-12-23 MANUFACTURE METHOD FOR SEMICONDUCTOR DEVICE WHOSE GATE INSULATING FILM CONTAINS Hf AND O

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009004241A JP2010165705A (ja) 2009-01-13 2009-01-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010165705A true JP2010165705A (ja) 2010-07-29

Family

ID=42319361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009004241A Withdrawn JP2010165705A (ja) 2009-01-13 2009-01-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100178744A1 (ja)
JP (1) JP2010165705A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035561A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理システム
US9048307B2 (en) 2011-06-20 2015-06-02 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5373853B2 (ja) * 2011-05-30 2013-12-18 東京エレクトロン株式会社 半導体装置の製造方法
KR20140032716A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237867B (en) * 2004-10-29 2005-08-11 Taiwan Semiconductor Mfg Method of improving to deposit dielectric
US7344934B2 (en) * 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
KR100660909B1 (ko) * 2006-01-06 2006-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048307B2 (en) 2011-06-20 2015-06-02 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
WO2013035561A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理システム

Also Published As

Publication number Publication date
US20100178744A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
US9034747B2 (en) Semiconductor device with metal gates and method for fabricating the same
JP2005072405A (ja) 薄膜の形成方法および半導体装置の製造方法
JP4919586B2 (ja) 半導体装置およびその製造方法
JP2009059882A (ja) 半導体装置
WO2010047013A1 (ja) 半導体装置及びその製造方法
JP2006086511A (ja) 半導体装置
JP5456150B2 (ja) 半導体装置及びその製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
US20070200160A1 (en) Semiconductor device and method of fabricating the same
JP5275056B2 (ja) 半導体装置の製造方法及び半導体装置
WO2010146641A1 (ja) 半導体装置及びその製造方法
JP4855419B2 (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
JP2010165705A (ja) 半導体装置の製造方法
JP5471491B2 (ja) 半導体装置およびその製造方法、ｐチャネルＭＯＳトランジスタ
JP5197986B2 (ja) 半導体装置の製造装置
JP2009252895A (ja) 半導体装置及びその製造方法
TWI389214B (zh) 半導體裝置的製造方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
JP4040602B2 (ja) 半導体装置
KR100843230B1 (ko) 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
JP2011054843A (ja) 半導体装置及びその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP2005183422A (ja) 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
JP4719422B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111025

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120530