JP4719422B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4719422B2 JP4719422B2 JP2004054243A JP2004054243A JP4719422B2 JP 4719422 B2 JP4719422 B2 JP 4719422B2 JP 2004054243 A JP2004054243 A JP 2004054243A JP 2004054243 A JP2004054243 A JP 2004054243A JP 4719422 B2 JP4719422 B2 JP 4719422B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- nitrogen
- semiconductor device
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(a)半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ1層以上交互に積層する工程と、
(b)前記積層を熱処理することにより、金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
(c)前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
(d)前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程とを含む。
0<tb/(ta+tb)<0.5 (1)
であることが望ましい。ゲート絶縁膜中の窒素量が多すぎると、チャネルモビリティに悪影響を与えるおそれがあるからである。
(付記1) 半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ1層以上交互に積層する工程と、
前記積層を熱処理することにより、前記金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2) 前記熱処理前の金属酸化膜の膜厚をta、金属窒化膜の膜厚をtbとすると、taとtbの関係が、
0<tb/(ta+tb)<0.5
を満たすことを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記熱処理は、前記金属酸化膜および金属窒化膜の成膜温度より高く、前記不純物の拡散温度以下で行うことを特徴とする付記1に記載の半導体装置の製造方法。
(付記4) 前記熱処理は、750℃〜900℃の範囲で行うことを特徴とする付記3に記載の半導体装置の製造方法。
(付記5) 前記金属酸化膜は、Ta、Al、Ti、Zr、およびHfのいずれかを含むことを特徴とする付記1〜4のいずれか記載の半導体装置の製造方法。
(付記6) 前記金属窒化膜は、Ta、Al、Ti、Zr、およびHfのいずれかを含むことを特徴とする付記1〜4のいずれかに記載の半導体装置の製造方法。
(付記7) 前記金属酸窒化膜は、Ta、Al、Ti、Zr、およびHfのいずれかを含むことを特徴とする付記1〜4のいずれかに記載の半導体装置の製造方法。
(付記8) 半導体基板と、
前記半導体基板上に窒素を含む高誘電体材料で形成され、電気的換算膜厚が2nm未満のゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板に前記ゲート電極を挟んだ両側に形成されるソース・ドレイン不純物拡散領域と
を備え、前記ゲート絶縁膜は、膜厚方向に均一な窒素分布を有することを特徴とする半導体装置。
(付記9) 前記ゲート絶縁膜は、Ta、Al、Ti、Zr、およびHfのいずれかを含むことを特徴とする付記8に記載の半導体装置。
(付記10) 前記ゲート絶縁膜の窒素濃度は、膜厚方向に一様に、0.5×1022〜1.0×1022(atoms/cm3 )の範囲であることを特徴とする付記8または9に記載の半導体装置。
11 STI(素子分離領域)
12,23,32、34 金属酸化膜
13,22,33 金属窒化膜
14、24,35 ゲート絶縁膜(金属酸窒化膜)
15 多結晶シリコン層
16 サイドウォール
17 ゲート電極構造
18a LDD領域
18b ソース・ドレイン不純物拡散領域
20 MOSトランジスタ
Claims (4)
- 半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ1層以上交互に積層する工程と、
前記積層を熱処理することにより、前記金属酸化膜中の酸素を前記金属窒化膜へ拡散させるとともに前記金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記熱処理前の金属酸化膜の膜厚をta、金属窒化膜の膜厚をtbとすると、taとtbの関係が、
0<tb/(ta+tb)<0.5
を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記熱処理は、前記金属酸化膜および金属窒化膜の成膜温度より高く、前記不純物の拡散温度以下で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記金属酸窒化膜は、Ta、Al、Ti、Zr、およびHfのいずれかを含むことを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054243A JP4719422B2 (ja) | 2004-02-27 | 2004-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054243A JP4719422B2 (ja) | 2004-02-27 | 2004-02-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244066A JP2005244066A (ja) | 2005-09-08 |
JP4719422B2 true JP4719422B2 (ja) | 2011-07-06 |
Family
ID=35025454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054243A Expired - Fee Related JP4719422B2 (ja) | 2004-02-27 | 2004-02-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4719422B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247619B2 (ja) * | 2009-07-28 | 2013-07-24 | キヤノンアネルバ株式会社 | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 |
US9601591B2 (en) * | 2013-08-09 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209110A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法 |
-
2004
- 2004-02-27 JP JP2004054243A patent/JP4719422B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209110A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005244066A (ja) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858547B2 (en) | System and method for forming a gate dielectric | |
US8227355B2 (en) | Method and apparatus of fabricating semiconductor device | |
US7135361B2 (en) | Method for fabricating transistor gate structures and gate dielectrics thereof | |
KR101118330B1 (ko) | 반도체 제조를 위한 게이트 전극 도펀트 활성화 방법 | |
US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
EP1321973A2 (en) | CVD deposition of a metal-silicon-oxynitride gate dielectrics | |
US6140187A (en) | Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate | |
US20060273412A1 (en) | Method of manufacturing semiconductor device | |
JP2007281181A (ja) | 半導体装置の製造方法 | |
JP2006086511A (ja) | 半導体装置 | |
JP2002198526A (ja) | 半導体装置の製造方法 | |
JP5127694B2 (ja) | 半導体装置及びその製造方法 | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
JP2002299607A (ja) | Mis型電界効果トランジスタ及びこれの製造方法 | |
JP2004079729A (ja) | 半導体装置 | |
TWI389214B (zh) | 半導體裝置的製造方法 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
US9048307B2 (en) | Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers | |
JP2005158998A (ja) | 半導体装置の製造方法 | |
JP2005251801A (ja) | 半導体装置 | |
JP4719422B2 (ja) | 半導体装置の製造方法 | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP4170162B2 (ja) | 半導体装置の製造方法 | |
KR20040107427A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006190801A (ja) | 成膜方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |