JP2004079729A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004079729A JP2004079729A JP2002236962A JP2002236962A JP2004079729A JP 2004079729 A JP2004079729 A JP 2004079729A JP 2002236962 A JP2002236962 A JP 2002236962A JP 2002236962 A JP2002236962 A JP 2002236962A JP 2004079729 A JP2004079729 A JP 2004079729A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dielectric constant
- high dielectric
- boron
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 42
- 229910052796 boron Inorganic materials 0.000 abstract description 42
- 238000004043 dyeing Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000005121 nitriding Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000002386 leaching Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910006501 ZrSiO Inorganic materials 0.000 description 3
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Abstract
【課題】ゲート電極からのボロンの染出し耐性を維持したままゲート絶縁膜の薄膜化に対応することができる半導体装置を提供する。
【解決手段】半導体装置は、ソース領域２０とドレイン領域２１とを主表面に含むｎ型半導体基板１と、ｎ型半導体基板１の主表面のうち、ソース領域２０とドレイン領域２１とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成された高誘電率絶縁膜２と、高誘電率絶縁膜２の上方に形成されたボロンドープトゲート電極６と、高誘電率絶縁膜２とボロンドープトゲート電極６との間に介在するように形成された高誘電率窒化層４とを備える。
【選択図】 図１
【解決手段】半導体装置は、ソース領域２０とドレイン領域２１とを主表面に含むｎ型半導体基板１と、ｎ型半導体基板１の主表面のうち、ソース領域２０とドレイン領域２１とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成された高誘電率絶縁膜２と、高誘電率絶縁膜２の上方に形成されたボロンドープトゲート電極６と、高誘電率絶縁膜２とボロンドープトゲート電極６との間に介在するように形成された高誘電率窒化層４とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特にゲート電極中にドーピングされるボロンがゲート絶縁膜に拡散することを抑制する技術に関するものである。
【０００２】
【従来の技術】
半導体デバイスのうち、半導体基板の上に酸化膜の絶縁体と金属とを形成した構成をＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型といい、電界効果を利用したトランジスタをＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）という。これらの構成と電界効果を利用したトランジスタをＭＯＳＦＥＴといい、非常に多くの装置に採用されている。
【０００３】
ＭＯＳＦＥＴは半導体基板の主表面にゲート絶縁膜とゲート電極とが積層され、半導体基板の主表面には、電子の供給源であるソース領域と電子の排出口であるドレイン領域とを含む。ｐチャンネルＭＯＳＦＥＴは、半導体基板がｎ型半導体であり、ソース領域およびドレイン領域とはともにｐ型半導体である。ｎチャンネルＭＯＳＦＥＴは逆に半導体基板がｐ型半導体であり、ソース領域とドレイン領域はともにｎ型半導体である。
【０００４】
ゲート絶縁膜には、形成のし易さと優れた絶縁性から、シリコン基板を酸化したシリコン酸化膜が常用される。ゲート電極には、耐熱性の観点からアルミニウムのような金属を用いずにポリシリコン膜が常用される。しかし、ポリシリコンのみでは電気抵抗が大きいことから不純物がドーピングされる。ｐチャンネルＭＯＳＦＥＴにおいては、不純物としてボロンが常用されている。ゲート電極へのボロンのドーピングは、高温においてゲート電極中にボロンを熱拡散させる方法や、イオン化した不純物を加速器で加速して対象物に打ち込むイオン注入法によって行なわれる。最近では、制御性の良さからイオン注入法が好まれている。これらのイオン注入法などによってドーピングされたボロンは、電気的に活性でなくＳｉの結晶もイオンの衝突によって乱れたままの状態になっている。このため、高温の不活性ガス中に配置することによって、Ｓｉの結晶構造の乱れを修復して、ボロンを電気的に活性にするためのアニールを行なう。
【０００５】
このアニールの工程において、雰囲気温度が高温であるためにドーピングを行なったゲート電極中のボロンが熱拡散してゲート絶縁膜に染み出すことがあった。その結果、しきい値電圧が変動したり、電流駆動能力が低下するなどの問題が生じていた。この問題を解決する方法として、ボロンのドーピングの前にゲート電極に窒素イオンを注入して、ゲート絶縁膜に接触する側のゲート電極の端面に窒化膜を形成する技術があった。しかし、予めゲート電極内部に窒素を注入することによって、後のボロンドーピングの際にゲート電極中のボロンの拡散が妨げられ、ゲート電極中に高抵抗となる部分が残ることがあった。そこで、特開平１１−２３３７５８号公報に開示されているように、ゲート絶縁膜の上面にシリコン窒化膜を形成する方法がある。
【０００６】
【発明が解決しようとする課題】
一般的なｐチャンネルＭＯＳＦＥＴの断面図を図１１に示す。ｎ型半導体基板１の上面にはソース領域２０とドレイン領域２１が離れて形成されている。少なくとも２つの領域に挟まれる区間を覆うように、ゲート絶縁膜であるシリコン絶縁膜７がｎ型半導体基板１の主表面に形成されている。シリコン絶縁膜７はシリコン基板を酸化することによって形成された酸化膜である。ボロンドープトゲート電極６は、シリコン絶縁膜７の上方に形成され、ポリシリコン層にボロンをドーピングしたものが用いられている。ボロンドープトゲート電極６とシリコン絶縁膜７との間には、ボロンドープトゲート電極６に用いられているボロンがｎ型半導体基板１側に拡散することを防止するために、膜中に窒素を含有しているシリコン窒化層８が形成されている。シリコン窒化層８は、先に形成されたシリコン絶縁膜７の上部を窒化することによって形成されている。
【０００７】
一方で、近年のデバイスの高集積化に伴って、トランジスタの駆動能力を向上させることが必要となってきている。ゲート絶縁膜としてシリコン酸化膜を用いる場合は、シリコン酸化膜を薄膜化することで対応している。薄膜化されることによって、ボロンの染出し耐性も悪化する。換言すると物理的膜厚が薄くなるので、許容される染み出すボロンの絶対量も小さくなる。
【０００８】
シリコン酸化膜の薄膜化の一方で、薄膜化にも限界があり、シリコン酸化膜に代わるゲート絶縁膜として、高誘電率材料をゲート絶縁膜に用いる方法が研究されている。この明細書においては、比誘電率が３．９より大きいことを「高誘電率」といい、その材料を「高誘電率材料」という。高誘電率材料を用いたゲート絶縁膜に関しても、その物理的な膜厚はシリコン酸化膜と比べて厚くなるものの、上記の場合と同様に、ゲート電極にドーピングされるボロンが染み出す問題があった。
【０００９】
本発明の目的は、上記の問題点を解決するためになされたものであり、ボロンの染出し耐性を維持したままゲート絶縁膜の薄膜化にも対応できる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、ソース領域とドレイン領域とを主表面に含む半導体基板と、上記半導体基板の主表面のうち、上記ソース領域と上記ドレイン領域とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成されたゲート絶縁膜と、上記ゲート絶縁膜の上方に形成されたゲート電極と、上記ゲート絶縁膜と上記ゲート電極との間に介在するように形成された窒化層とを備える。この構成を採用することにより、上記ゲート電極にドーピングされたボロンが上記ゲート絶縁膜に染み出すことを上記窒化層で抑制することができて、ボロンの染出しに起因するしきい電圧値変動を抑制することができる。また、上記ゲート絶縁膜に上記高誘電率材料を採用するので、上記ゲート絶縁膜の薄膜化に対応することができる。
【００１１】
上記発明において好ましくは、上記窒化層は、上記高誘電率材料の窒化物を含む。この構成を採用することにより、上記高誘電率材料の上記ゲート絶縁膜に窒化処理を行なうことで上記窒化層を形成することができて、新たな窒化層の積層が不要となる。
【００１２】
または、上記窒化層は、ポリシリコンもしくはアモルファスシリコンの窒化物を含む。この構成を採用することにより、従来の窒化層を形成する技術を応用して上記窒化層を形成することができる。
【００１３】
【発明の実施の形態】
（実施の形態１）
図１を参照して本発明に基づく実施の形態１における半導体装置の構成について説明する。図１は本実施の形態に係るｐチャンネルＭＯＳＦＥＴの断面図である。
【００１４】
図１に示すｐチャンネルＭＯＳＦＥＴは、ｎ型半導体基板１とゲート絶縁膜としての高誘電率絶縁膜２とボロンドープトゲート電極６とを備え、ｎ型半導体基板１はソース領域２０とドレイン領域２１とを含む。電子の供給口となるソース領域２０と電子の排出口となるドレイン領域２１とは、ｐ型の半導体であり、ｎ型半導体基板１の主表面に間隔をおいて形成されている。ボロンドープトゲート電極６は、高誘電率絶縁膜２の上方に形成され、ポリシリコンに低抵抗化のためのボロンがドーピングされたものを採用している。
【００１５】
ボロンドープトゲート電極６とｎ型半導体基板１との絶縁を保つために、ｎ型半導体基板１の上面であって、ソース領域２０とドレイン領域２１とに挟まれる区間を完全に含むようにゲート絶縁膜が形成されている。本実施の形態においては、ゲート絶縁膜として高誘電率絶縁膜２が形成されている。高誘電率絶縁膜２は比誘電率がシリコン酸化膜の比誘電率３．９より大きい高誘電率材料を用いて形成されている。従来からゲート絶縁膜にはシリコン酸化膜が常用されているが、ゲート絶縁膜に高誘電率材料を用いることによって、同値のシリコン酸化膜換算容量膜厚（Ｔｅｑ）とした場合、シリコン酸化膜より高誘電率材料を用いた方が実際の膜厚である物理的な膜厚を厚くすることができる。高誘電率絶縁膜２にはＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが使用できる。それぞれの材料については比誘電率が異なる。高誘電率絶縁膜２の物理的な膜厚はそれぞれの材料の比誘電率に依存して定まるが、たとえば３〜１０ｎｍである。
【００１６】
高誘電絶縁膜２の主表面には窒化層として高誘電率窒化層４が形成されている。高誘電率材料に窒化処理が施されたものであり、この窒化層を形成することによって、ボロンドープトゲート電極６中に存在するボロンが拡散して、高誘電率絶縁膜２にボロンが侵入することを抑制することができる。
【００１７】
このように、ゲート絶縁膜とゲート電極に介在して窒化層が形成されることによって、ゲート電極中にドーピングされたボロンはアニールを行なう工程の際にもゲート電極中にとどまり、ｐチャンネルＭＯＳＦＥＴのしきい値電圧シフトや駆動電流の低下を抑制することができる。ボロンの熱拡散を抑制する効果やゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化による駆動能力の向上にも対応することができる。
【００１８】
以下に、図３〜図７を参照して、本実施の形態における半導体装置の製造方法について説明する。シリコン基板に対してＲＣＡ洗浄などの一般的な洗浄を行なった後に、ｎ型にドーピングしたｎ型半導体基板１を準備する。このｎ型半導体基板１の主表面にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ法などの方法によって、図３に示すように高誘電率体層１５を形成する。材料としては、高誘電率材料であるＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが用いられる。
【００１９】
次に、窒素原子を含むガス、たとえばＮ２ガスやＮＨ３ガス、もしくは、これらのガスをＨｅ、Ａｒ、Ｋｒなどの希ガスで希釈したガスをプラズマ化した雰囲気中に高誘電率体層１５を形成したｎ型半導体基板１を配置して、図４に示すように高誘電率体層１５の表面を窒化して高誘電率窒化層４を形成する。ガスのプラズマ化はマイクロ波や高周波などによって行ない、室温〜４００℃の比較的低温の条件で窒化処理を行なう。この方法によって高誘電率体層１５の主表面近傍のみに高誘電率窒化層４が形成される。
【００２０】
窒化の工程が完了したら、図５に示すように、形成した高誘電率窒化層４の上面にポリシリコン層１４あるいはアモルファスシリコン層を形成する。５００〜６５０℃の減圧ＣＶＤにより１００〜２００ｎｍ形成する。ポリシリコン層１４の形成後にイオン注入法などによってボロンのドーピングを行なう。不純物としてのボロンの注入は成膜後のイオン注入のほか、ポリシリコン層１４を堆積する時にボロンを同時に添加して形成してもよい。あるいは、後に行なうソース領域とドレイン領域とを形成するためのイオン注入と同時にポリシリコン層１４にボロンの注入を行なっても良い。
【００２１】
次に、異方性エッチング法により、ボロンドープトゲート電極のパターニングを行なった後に、余分なポリシリコン層１４、高誘電率窒化層４および高誘電率体層１５を除去する。このエッチングを行なうことによって図６に示す形状になる。このように、図５においてのポリシリコン層１４はボロンがドーピングされたのちに、異方エッチングが行なわれてボロンドープトゲート電極６となる。次に、図７に示すようにイオン注入法などによって、ｐ型のソース領域２０とドレイン領域２１とを形成する。前述の通り、この際にボロンドープトゲート電極となるべきポリシリコン層１４にボロンを注入してボロンドープトゲート電極６を形成してもよい。いずれの場合にも、最後にボロンドープトゲート電極６、ソース領域２０およびドレイン領域２１におけるボロンの活性化のためにアニールを行なう。アニールとしてはＮ２やＡｒの不活性ガスを用いて温度を９００〜１１００℃まで上昇させて半導体装置を熱処理する。アニールを行なうことによって不純物であるボロンがＳｉ結晶中の適切な格子位置に定まると同時に、高温であるために熱拡散する。この際に、ボロンドープトゲート電極６にドーピングされたボロンが熱拡散して、高誘電率絶縁膜２へ染み出すことを高誘電率窒化層４で抑制することができる。
【００２２】
この方法を採用することによって、高誘電率材料を含むゲート絶縁膜の上面に、たとえばポリシリコン層などの新たな層を積層することなく、窒化層を形成することができる。
【００２３】
上記以外の製造工程については、従来の技術によって行なえるのでここでは説明を省略する。
【００２４】
（実施の形態２）
図２を参照して本発明に基づく実施の形態２における半導体装置の構成について説明する。図２はｐチャンネルＭＯＳＦＥＴの断面図である。
【００２５】
ソース領域２０とドレイン領域２１を含むｎ型半導体基板１やゲート電極としてのボロンドープトゲート電極６についての構成や材質は実施の形態１と同様である。ゲート絶縁膜として高誘電率材料を含む高誘電率絶縁膜２が形成されていることも実施の形態１と同様である。異なるのはゲート絶縁膜へのボロンの拡散を抑制する窒化層である。実施の形態１においては、高誘電率絶縁膜の上面に高誘電率窒化層が形成されていた。実施の形態２においては、ポリシリコンを用いた窒化層をゲート絶縁膜の主表面に形成している。高誘電率絶縁膜２の主表面に厚みが０．５〜１ｎｍ程度のポリシリコンの薄層に窒化処理が行なわれたポリシリコン窒化層５が形成されている。ポリシリコンのかわりにアモルファスシリコンを使用して、同様に窒化処理を行なった窒化層を形成してもよい。
【００２６】
実施の形態１と同様に、この構成を採用することによって、ポリシリコン窒化層によって、ゲート電極中からのボロンの染出しを抑制でき、しきい値電圧の変動や駆動電流低下を抑制することができる。ボロンの熱拡散を抑制する効果やゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化による駆動能力の向上にも対応することができる。
【００２７】
その他の構成については、実施の形態１と同様であるのでここでは説明を繰返さない。
【００２８】
以下に、図８〜図１０を参照して、本実施の形態における半導体装置の製造方法について説明する。図８に示すように、ＲＣＡ洗浄などの一般的な洗浄方法でシリコン基板を洗浄した後に、ｎ型にドーピングしたｎ型半導体基板１を準備する。ｎ型半導体基板１の主表面にＭＯＣＶＤ、ＡＬＣＶＤ、スパッタ法などの方法によって、高誘電率材料からなる高誘電率体層１５を形成する。高誘電率体層１５の形成にはＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが用いられることは実施の形態１と同様である。
【００２９】
次に、図９に示すように５００〜６５０℃の条件下において、減圧ＣＶＤによって、ポリシリコン層１４あるいはアモルファスシリコン層を高誘電率体層１５の主表面に形成する。厚みは例えば０．５〜１ｎｍである。
【００３０】
形成したポリシリコン層１４またはアモルファスシリコン層のすべてを窒化する。窒化は実施の形態１に示したプラズマ化した窒素元素を含む雰囲気中に、基板を配置して窒化する方法のほかに、ＮＯガス、Ｎ２ＯもしくはＮＨ３ガスを用いて８００〜１０００℃の雰囲気中で高温処理を行なう方法がある。窒化に際しては、ポリシリコン層１４のすべてを窒化するほかにポリシリコン層の上面の一部を窒化してもよい。または、ポリシリコン層１４の下層である高誘電体率層１５の一部が同時に窒化されてもよい。このようにして図１０に示すように高誘電率体層１５の主表面にポリシリコン窒化層５を形成する。
【００３１】
形成した窒化層の主表面にゲート電極を形成する方法やｎ型半導体基板にソース領域およびドレイン領域を形成する工程などについては実施の形態１と同様であるのでここでは説明を繰返さない。
【００３２】
この方法を採用することによって、従来の窒化層形成技術の一部を応用して高誘電率体層の上面に窒化層を形成することができる。
【００３３】
以上の実施の形態に示した半導体装置は、ｐチャンネルＭＯＳＦＥＴの構成や製造方法を示しているが、ｐチャンネルＭＯＳＦＥＴに限られず、例えば、ｐ型とｎ型のＭＯＳＦＥＴを組み合わせたＣＭＯＳＦＥＴなどに利用することも可能である。
【００３４】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００３５】
【発明の効果】
本発明によれば、ゲート電極と高誘電率材料を含むゲート絶縁膜との間に窒化層を形成することによって、ゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化に対応する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴの断面図である。
【図２】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴの断面図である。
【図３】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第１の製造工程を説明する図である。
【図４】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第２の製造工程を説明する図である。
【図５】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第３の製造工程を説明する図である。
【図６】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第４の製造工程を説明する図である。
【図７】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第５の製造工程を説明する図である。
【図８】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第１の製造工程を説明する図である。
【図９】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第２の製造工程を説明する図である。
【図１０】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第３の製造工程を説明する図である。
【図１１】従来の技術に基づくＭＯＳＦＥＴの断面図である。
【符号の説明】
１ ｎ型半導体基板、２ 高誘電率絶縁膜、４ 高誘電率窒化層、５ ポリシリコン窒化層、６ ボロンドープトゲート電極、７ シリコン絶縁膜、８ シリコン窒化層、１４ ポリシリコン層、１５ 高誘電率体層、２０ ソース領域、２１ ドレイン領域。
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特にゲート電極中にドーピングされるボロンがゲート絶縁膜に拡散することを抑制する技術に関するものである。
【０００２】
【従来の技術】
半導体デバイスのうち、半導体基板の上に酸化膜の絶縁体と金属とを形成した構成をＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型といい、電界効果を利用したトランジスタをＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）という。これらの構成と電界効果を利用したトランジスタをＭＯＳＦＥＴといい、非常に多くの装置に採用されている。
【０００３】
ＭＯＳＦＥＴは半導体基板の主表面にゲート絶縁膜とゲート電極とが積層され、半導体基板の主表面には、電子の供給源であるソース領域と電子の排出口であるドレイン領域とを含む。ｐチャンネルＭＯＳＦＥＴは、半導体基板がｎ型半導体であり、ソース領域およびドレイン領域とはともにｐ型半導体である。ｎチャンネルＭＯＳＦＥＴは逆に半導体基板がｐ型半導体であり、ソース領域とドレイン領域はともにｎ型半導体である。
【０００４】
ゲート絶縁膜には、形成のし易さと優れた絶縁性から、シリコン基板を酸化したシリコン酸化膜が常用される。ゲート電極には、耐熱性の観点からアルミニウムのような金属を用いずにポリシリコン膜が常用される。しかし、ポリシリコンのみでは電気抵抗が大きいことから不純物がドーピングされる。ｐチャンネルＭＯＳＦＥＴにおいては、不純物としてボロンが常用されている。ゲート電極へのボロンのドーピングは、高温においてゲート電極中にボロンを熱拡散させる方法や、イオン化した不純物を加速器で加速して対象物に打ち込むイオン注入法によって行なわれる。最近では、制御性の良さからイオン注入法が好まれている。これらのイオン注入法などによってドーピングされたボロンは、電気的に活性でなくＳｉの結晶もイオンの衝突によって乱れたままの状態になっている。このため、高温の不活性ガス中に配置することによって、Ｓｉの結晶構造の乱れを修復して、ボロンを電気的に活性にするためのアニールを行なう。
【０００５】
このアニールの工程において、雰囲気温度が高温であるためにドーピングを行なったゲート電極中のボロンが熱拡散してゲート絶縁膜に染み出すことがあった。その結果、しきい値電圧が変動したり、電流駆動能力が低下するなどの問題が生じていた。この問題を解決する方法として、ボロンのドーピングの前にゲート電極に窒素イオンを注入して、ゲート絶縁膜に接触する側のゲート電極の端面に窒化膜を形成する技術があった。しかし、予めゲート電極内部に窒素を注入することによって、後のボロンドーピングの際にゲート電極中のボロンの拡散が妨げられ、ゲート電極中に高抵抗となる部分が残ることがあった。そこで、特開平１１−２３３７５８号公報に開示されているように、ゲート絶縁膜の上面にシリコン窒化膜を形成する方法がある。
【０００６】
【発明が解決しようとする課題】
一般的なｐチャンネルＭＯＳＦＥＴの断面図を図１１に示す。ｎ型半導体基板１の上面にはソース領域２０とドレイン領域２１が離れて形成されている。少なくとも２つの領域に挟まれる区間を覆うように、ゲート絶縁膜であるシリコン絶縁膜７がｎ型半導体基板１の主表面に形成されている。シリコン絶縁膜７はシリコン基板を酸化することによって形成された酸化膜である。ボロンドープトゲート電極６は、シリコン絶縁膜７の上方に形成され、ポリシリコン層にボロンをドーピングしたものが用いられている。ボロンドープトゲート電極６とシリコン絶縁膜７との間には、ボロンドープトゲート電極６に用いられているボロンがｎ型半導体基板１側に拡散することを防止するために、膜中に窒素を含有しているシリコン窒化層８が形成されている。シリコン窒化層８は、先に形成されたシリコン絶縁膜７の上部を窒化することによって形成されている。
【０００７】
一方で、近年のデバイスの高集積化に伴って、トランジスタの駆動能力を向上させることが必要となってきている。ゲート絶縁膜としてシリコン酸化膜を用いる場合は、シリコン酸化膜を薄膜化することで対応している。薄膜化されることによって、ボロンの染出し耐性も悪化する。換言すると物理的膜厚が薄くなるので、許容される染み出すボロンの絶対量も小さくなる。
【０００８】
シリコン酸化膜の薄膜化の一方で、薄膜化にも限界があり、シリコン酸化膜に代わるゲート絶縁膜として、高誘電率材料をゲート絶縁膜に用いる方法が研究されている。この明細書においては、比誘電率が３．９より大きいことを「高誘電率」といい、その材料を「高誘電率材料」という。高誘電率材料を用いたゲート絶縁膜に関しても、その物理的な膜厚はシリコン酸化膜と比べて厚くなるものの、上記の場合と同様に、ゲート電極にドーピングされるボロンが染み出す問題があった。
【０００９】
本発明の目的は、上記の問題点を解決するためになされたものであり、ボロンの染出し耐性を維持したままゲート絶縁膜の薄膜化にも対応できる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、ソース領域とドレイン領域とを主表面に含む半導体基板と、上記半導体基板の主表面のうち、上記ソース領域と上記ドレイン領域とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成されたゲート絶縁膜と、上記ゲート絶縁膜の上方に形成されたゲート電極と、上記ゲート絶縁膜と上記ゲート電極との間に介在するように形成された窒化層とを備える。この構成を採用することにより、上記ゲート電極にドーピングされたボロンが上記ゲート絶縁膜に染み出すことを上記窒化層で抑制することができて、ボロンの染出しに起因するしきい電圧値変動を抑制することができる。また、上記ゲート絶縁膜に上記高誘電率材料を採用するので、上記ゲート絶縁膜の薄膜化に対応することができる。
【００１１】
上記発明において好ましくは、上記窒化層は、上記高誘電率材料の窒化物を含む。この構成を採用することにより、上記高誘電率材料の上記ゲート絶縁膜に窒化処理を行なうことで上記窒化層を形成することができて、新たな窒化層の積層が不要となる。
【００１２】
または、上記窒化層は、ポリシリコンもしくはアモルファスシリコンの窒化物を含む。この構成を採用することにより、従来の窒化層を形成する技術を応用して上記窒化層を形成することができる。
【００１３】
【発明の実施の形態】
（実施の形態１）
図１を参照して本発明に基づく実施の形態１における半導体装置の構成について説明する。図１は本実施の形態に係るｐチャンネルＭＯＳＦＥＴの断面図である。
【００１４】
図１に示すｐチャンネルＭＯＳＦＥＴは、ｎ型半導体基板１とゲート絶縁膜としての高誘電率絶縁膜２とボロンドープトゲート電極６とを備え、ｎ型半導体基板１はソース領域２０とドレイン領域２１とを含む。電子の供給口となるソース領域２０と電子の排出口となるドレイン領域２１とは、ｐ型の半導体であり、ｎ型半導体基板１の主表面に間隔をおいて形成されている。ボロンドープトゲート電極６は、高誘電率絶縁膜２の上方に形成され、ポリシリコンに低抵抗化のためのボロンがドーピングされたものを採用している。
【００１５】
ボロンドープトゲート電極６とｎ型半導体基板１との絶縁を保つために、ｎ型半導体基板１の上面であって、ソース領域２０とドレイン領域２１とに挟まれる区間を完全に含むようにゲート絶縁膜が形成されている。本実施の形態においては、ゲート絶縁膜として高誘電率絶縁膜２が形成されている。高誘電率絶縁膜２は比誘電率がシリコン酸化膜の比誘電率３．９より大きい高誘電率材料を用いて形成されている。従来からゲート絶縁膜にはシリコン酸化膜が常用されているが、ゲート絶縁膜に高誘電率材料を用いることによって、同値のシリコン酸化膜換算容量膜厚（Ｔｅｑ）とした場合、シリコン酸化膜より高誘電率材料を用いた方が実際の膜厚である物理的な膜厚を厚くすることができる。高誘電率絶縁膜２にはＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが使用できる。それぞれの材料については比誘電率が異なる。高誘電率絶縁膜２の物理的な膜厚はそれぞれの材料の比誘電率に依存して定まるが、たとえば３〜１０ｎｍである。
【００１６】
高誘電絶縁膜２の主表面には窒化層として高誘電率窒化層４が形成されている。高誘電率材料に窒化処理が施されたものであり、この窒化層を形成することによって、ボロンドープトゲート電極６中に存在するボロンが拡散して、高誘電率絶縁膜２にボロンが侵入することを抑制することができる。
【００１７】
このように、ゲート絶縁膜とゲート電極に介在して窒化層が形成されることによって、ゲート電極中にドーピングされたボロンはアニールを行なう工程の際にもゲート電極中にとどまり、ｐチャンネルＭＯＳＦＥＴのしきい値電圧シフトや駆動電流の低下を抑制することができる。ボロンの熱拡散を抑制する効果やゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化による駆動能力の向上にも対応することができる。
【００１８】
以下に、図３〜図７を参照して、本実施の形態における半導体装置の製造方法について説明する。シリコン基板に対してＲＣＡ洗浄などの一般的な洗浄を行なった後に、ｎ型にドーピングしたｎ型半導体基板１を準備する。このｎ型半導体基板１の主表面にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ法などの方法によって、図３に示すように高誘電率体層１５を形成する。材料としては、高誘電率材料であるＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが用いられる。
【００１９】
次に、窒素原子を含むガス、たとえばＮ２ガスやＮＨ３ガス、もしくは、これらのガスをＨｅ、Ａｒ、Ｋｒなどの希ガスで希釈したガスをプラズマ化した雰囲気中に高誘電率体層１５を形成したｎ型半導体基板１を配置して、図４に示すように高誘電率体層１５の表面を窒化して高誘電率窒化層４を形成する。ガスのプラズマ化はマイクロ波や高周波などによって行ない、室温〜４００℃の比較的低温の条件で窒化処理を行なう。この方法によって高誘電率体層１５の主表面近傍のみに高誘電率窒化層４が形成される。
【００２０】
窒化の工程が完了したら、図５に示すように、形成した高誘電率窒化層４の上面にポリシリコン層１４あるいはアモルファスシリコン層を形成する。５００〜６５０℃の減圧ＣＶＤにより１００〜２００ｎｍ形成する。ポリシリコン層１４の形成後にイオン注入法などによってボロンのドーピングを行なう。不純物としてのボロンの注入は成膜後のイオン注入のほか、ポリシリコン層１４を堆積する時にボロンを同時に添加して形成してもよい。あるいは、後に行なうソース領域とドレイン領域とを形成するためのイオン注入と同時にポリシリコン層１４にボロンの注入を行なっても良い。
【００２１】
次に、異方性エッチング法により、ボロンドープトゲート電極のパターニングを行なった後に、余分なポリシリコン層１４、高誘電率窒化層４および高誘電率体層１５を除去する。このエッチングを行なうことによって図６に示す形状になる。このように、図５においてのポリシリコン層１４はボロンがドーピングされたのちに、異方エッチングが行なわれてボロンドープトゲート電極６となる。次に、図７に示すようにイオン注入法などによって、ｐ型のソース領域２０とドレイン領域２１とを形成する。前述の通り、この際にボロンドープトゲート電極となるべきポリシリコン層１４にボロンを注入してボロンドープトゲート電極６を形成してもよい。いずれの場合にも、最後にボロンドープトゲート電極６、ソース領域２０およびドレイン領域２１におけるボロンの活性化のためにアニールを行なう。アニールとしてはＮ２やＡｒの不活性ガスを用いて温度を９００〜１１００℃まで上昇させて半導体装置を熱処理する。アニールを行なうことによって不純物であるボロンがＳｉ結晶中の適切な格子位置に定まると同時に、高温であるために熱拡散する。この際に、ボロンドープトゲート電極６にドーピングされたボロンが熱拡散して、高誘電率絶縁膜２へ染み出すことを高誘電率窒化層４で抑制することができる。
【００２２】
この方法を採用することによって、高誘電率材料を含むゲート絶縁膜の上面に、たとえばポリシリコン層などの新たな層を積層することなく、窒化層を形成することができる。
【００２３】
上記以外の製造工程については、従来の技術によって行なえるのでここでは説明を省略する。
【００２４】
（実施の形態２）
図２を参照して本発明に基づく実施の形態２における半導体装置の構成について説明する。図２はｐチャンネルＭＯＳＦＥＴの断面図である。
【００２５】
ソース領域２０とドレイン領域２１を含むｎ型半導体基板１やゲート電極としてのボロンドープトゲート電極６についての構成や材質は実施の形態１と同様である。ゲート絶縁膜として高誘電率材料を含む高誘電率絶縁膜２が形成されていることも実施の形態１と同様である。異なるのはゲート絶縁膜へのボロンの拡散を抑制する窒化層である。実施の形態１においては、高誘電率絶縁膜の上面に高誘電率窒化層が形成されていた。実施の形態２においては、ポリシリコンを用いた窒化層をゲート絶縁膜の主表面に形成している。高誘電率絶縁膜２の主表面に厚みが０．５〜１ｎｍ程度のポリシリコンの薄層に窒化処理が行なわれたポリシリコン窒化層５が形成されている。ポリシリコンのかわりにアモルファスシリコンを使用して、同様に窒化処理を行なった窒化層を形成してもよい。
【００２６】
実施の形態１と同様に、この構成を採用することによって、ポリシリコン窒化層によって、ゲート電極中からのボロンの染出しを抑制でき、しきい値電圧の変動や駆動電流低下を抑制することができる。ボロンの熱拡散を抑制する効果やゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化による駆動能力の向上にも対応することができる。
【００２７】
その他の構成については、実施の形態１と同様であるのでここでは説明を繰返さない。
【００２８】
以下に、図８〜図１０を参照して、本実施の形態における半導体装置の製造方法について説明する。図８に示すように、ＲＣＡ洗浄などの一般的な洗浄方法でシリコン基板を洗浄した後に、ｎ型にドーピングしたｎ型半導体基板１を準備する。ｎ型半導体基板１の主表面にＭＯＣＶＤ、ＡＬＣＶＤ、スパッタ法などの方法によって、高誘電率材料からなる高誘電率体層１５を形成する。高誘電率体層１５の形成にはＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＺｒＳｉＯなどが用いられることは実施の形態１と同様である。
【００２９】
次に、図９に示すように５００〜６５０℃の条件下において、減圧ＣＶＤによって、ポリシリコン層１４あるいはアモルファスシリコン層を高誘電率体層１５の主表面に形成する。厚みは例えば０．５〜１ｎｍである。
【００３０】
形成したポリシリコン層１４またはアモルファスシリコン層のすべてを窒化する。窒化は実施の形態１に示したプラズマ化した窒素元素を含む雰囲気中に、基板を配置して窒化する方法のほかに、ＮＯガス、Ｎ２ＯもしくはＮＨ３ガスを用いて８００〜１０００℃の雰囲気中で高温処理を行なう方法がある。窒化に際しては、ポリシリコン層１４のすべてを窒化するほかにポリシリコン層の上面の一部を窒化してもよい。または、ポリシリコン層１４の下層である高誘電体率層１５の一部が同時に窒化されてもよい。このようにして図１０に示すように高誘電率体層１５の主表面にポリシリコン窒化層５を形成する。
【００３１】
形成した窒化層の主表面にゲート電極を形成する方法やｎ型半導体基板にソース領域およびドレイン領域を形成する工程などについては実施の形態１と同様であるのでここでは説明を繰返さない。
【００３２】
この方法を採用することによって、従来の窒化層形成技術の一部を応用して高誘電率体層の上面に窒化層を形成することができる。
【００３３】
以上の実施の形態に示した半導体装置は、ｐチャンネルＭＯＳＦＥＴの構成や製造方法を示しているが、ｐチャンネルＭＯＳＦＥＴに限られず、例えば、ｐ型とｎ型のＭＯＳＦＥＴを組み合わせたＣＭＯＳＦＥＴなどに利用することも可能である。
【００３４】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【００３５】
【発明の効果】
本発明によれば、ゲート電極と高誘電率材料を含むゲート絶縁膜との間に窒化層を形成することによって、ゲート電極からのボロンの染出し耐性を維持したまま、ゲート絶縁膜の薄膜化に対応する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴの断面図である。
【図２】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴの断面図である。
【図３】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第１の製造工程を説明する図である。
【図４】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第２の製造工程を説明する図である。
【図５】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第３の製造工程を説明する図である。
【図６】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第４の製造工程を説明する図である。
【図７】本発明に基づく実施の形態１におけるｐチャンネルＭＯＳＦＥＴに関する第５の製造工程を説明する図である。
【図８】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第１の製造工程を説明する図である。
【図９】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第２の製造工程を説明する図である。
【図１０】本発明に基づく実施の形態２におけるｐチャンネルＭＯＳＦＥＴに関する第３の製造工程を説明する図である。
【図１１】従来の技術に基づくＭＯＳＦＥＴの断面図である。
【符号の説明】
１ ｎ型半導体基板、２ 高誘電率絶縁膜、４ 高誘電率窒化層、５ ポリシリコン窒化層、６ ボロンドープトゲート電極、７ シリコン絶縁膜、８ シリコン窒化層、１４ ポリシリコン層、１５ 高誘電率体層、２０ ソース領域、２１ ドレイン領域。
Claims (3)
- ソース領域とドレイン領域とを主表面に含む半導体基板と、
前記半導体基板の主表面のうち、前記ソース領域と前記ドレイン領域とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成されたゲート電極と、
前記ゲート絶縁膜と前記ゲート電極との間に介在するように形成された窒化層と
を備える半導体装置。 - 前記窒化層は、前記高誘電率材料の窒化物を含む、請求項１に記載の半導体装置。
- 前記窒化層は、ポリシリコンまたはアモルファスシリコンの窒化物を含む、請求項１に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236962A JP2004079729A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
| TW092102841A TW200402881A (en) | 2002-08-15 | 2003-02-12 | Semiconductor device including nitride layer |
| US10/370,530 US6756647B2 (en) | 2002-08-15 | 2003-02-24 | Semiconductor device including nitride layer |
| DE10311316A DE10311316A1 (de) | 2002-08-15 | 2003-03-14 | Halbleitereinrichtung mit einer Nitridschicht |
| KR1020030023939A KR20040016376A (ko) | 2002-08-15 | 2003-04-16 | 질화층을 구비한 반도체 장치 |
| CNA031231292A CN1476103A (zh) | 2002-08-15 | 2003-04-17 | 包括氮化层的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236962A JP2004079729A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079729A true JP2004079729A (ja) | 2004-03-11 |
Family
ID=31492475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236962A Withdrawn JP2004079729A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6756647B2 (ja) |
| JP (1) | JP2004079729A (ja) |
| KR (1) | KR20040016376A (ja) |
| CN (1) | CN1476103A (ja) |
| DE (1) | DE10311316A1 (ja) |
| TW (1) | TW200402881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328059A (ja) * | 2004-05-14 | 2005-11-24 | Internatl Business Mach Corp <Ibm> | 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層 |
| JP2008521215A (ja) * | 2004-11-15 | 2008-06-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造およびそれを形成する方法（金属酸化物の付着を介して形成されたしきい電圧制御層を含む窒素含有電界効果トランジスタ・ゲート・スタック） |
| JP2010103386A (ja) * | 2008-10-27 | 2010-05-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4256340B2 (ja) * | 2002-05-16 | 2009-04-22 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP4536333B2 (ja) * | 2003-04-03 | 2010-09-01 | 忠弘 大見 | 半導体装置及び、その製造方法 |
| KR100586009B1 (ko) * | 2004-05-31 | 2006-06-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치 |
| US7105889B2 (en) * | 2004-06-04 | 2006-09-12 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics |
| US7678710B2 (en) * | 2006-03-09 | 2010-03-16 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| KR101216199B1 (ko) * | 2006-03-09 | 2012-12-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하기 위한 방법 및 장치 |
| US7837838B2 (en) * | 2006-03-09 | 2010-11-23 | Applied Materials, Inc. | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus |
| US7645710B2 (en) * | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US20070209930A1 (en) * | 2006-03-09 | 2007-09-13 | Applied Materials, Inc. | Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US8334220B2 (en) * | 2007-03-21 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of selectively forming a silicon nitride layer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183155A (ja) | 1992-01-06 | 1993-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3156001B2 (ja) | 1993-02-10 | 2001-04-16 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP2907126B2 (ja) | 1996-06-20 | 1999-06-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5963810A (en) * | 1997-12-18 | 1999-10-05 | Advanced Micro Devices | Semiconductor device having nitrogen enhanced high permittivity gate insulating layer and fabrication thereof |
| US6027976A (en) * | 1997-12-18 | 2000-02-22 | Advanced Micro Devices, Inc. | Process for making semiconductor device having nitride at silicon and polysilicon interfaces |
| JPH11233758A (ja) | 1998-02-12 | 1999-08-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2000106432A (ja) | 1998-09-29 | 2000-04-11 | Nec Corp | ゲート絶縁膜の製造方法及びそれを用いた半導体装置 |
| JP2002009169A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | 半導体装置とその製造方法 |
| JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-08-15 JP JP2002236962A patent/JP2004079729A/ja not_active Withdrawn
-
2003
- 2003-02-12 TW TW092102841A patent/TW200402881A/zh unknown
- 2003-02-24 US US10/370,530 patent/US6756647B2/en not_active Expired - Fee Related
- 2003-03-14 DE DE10311316A patent/DE10311316A1/de not_active Ceased
- 2003-04-16 KR KR1020030023939A patent/KR20040016376A/ko not_active Application Discontinuation
- 2003-04-17 CN CNA031231292A patent/CN1476103A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328059A (ja) * | 2004-05-14 | 2005-11-24 | Internatl Business Mach Corp <Ibm> | 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層 |
| JP2008521215A (ja) * | 2004-11-15 | 2008-06-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造およびそれを形成する方法（金属酸化物の付着を介して形成されたしきい電圧制御層を含む窒素含有電界効果トランジスタ・ゲート・スタック） |
| JP2010103386A (ja) * | 2008-10-27 | 2010-05-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040016376A (ko) | 2004-02-21 |
| TW200402881A (en) | 2004-02-16 |
| US20040031985A1 (en) | 2004-02-19 |
| DE10311316A1 (de) | 2004-03-11 |
| CN1476103A (zh) | 2004-02-18 |
| US6756647B2 (en) | 2004-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5070702B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| EP1711959B1 (en) | Transistor with doped gate dielectric and method of manufacturing the same | |
| JP5442332B2 (ja) | 半導体装置およびその製造方法 | |
| US7541246B2 (en) | Method of manufacturing semiconductor device | |
| KR100757026B1 (ko) | 반도체 장치의 제조 방법 | |
| US9059315B2 (en) | Concurrently forming nFET and pFET gate dielectric layers | |
| US20080261368A1 (en) | Work function adjustment with the implant of lanthanides | |
| JP2008300779A (ja) | 半導体装置及びその製造方法 | |
| WO2011036841A1 (ja) | 半導体装置及びその製造方法 | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| US20070200160A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2004079729A (ja) | 半導体装置 | |
| US7947547B2 (en) | Method for manufacturing a semiconductor device | |
| WO2011151945A1 (ja) | 半導体装置及びその製造方法 | |
| JP2009252895A (ja) | 半導体装置及びその製造方法 | |
| JP2005158998A (ja) | 半導体装置の製造方法 | |
| WO2012035684A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005045166A (ja) | 半導体装置及びその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| US20100123200A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3834564B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| KR100539159B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JP2006295131A (ja) | 半導体装置およびその製造方法 | |
| JP2006049779A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |