JP4536333B2 - 半導体装置及び、その製造方法 - Google Patents

半導体装置及び、その製造方法 Download PDF

Info

Publication number
JP4536333B2
JP4536333B2 JP2003100170A JP2003100170A JP4536333B2 JP 4536333 B2 JP4536333 B2 JP 4536333B2 JP 2003100170 A JP2003100170 A JP 2003100170A JP 2003100170 A JP2003100170 A JP 2003100170A JP 4536333 B2 JP4536333 B2 JP 4536333B2
Authority
JP
Japan
Prior art keywords
semiconductor device
gate insulating
film
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003100170A
Other languages
English (en)
Other versions
JP2004311562A (ja
Inventor
忠弘 大見
章伸 寺本
秀利 若松
保男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003100170A priority Critical patent/JP4536333B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US10/551,843 priority patent/US7521324B2/en
Priority to CNA2004800092099A priority patent/CN1768431A/zh
Priority to KR1020057018630A priority patent/KR100721733B1/ko
Priority to PCT/JP2004/004700 priority patent/WO2004090991A1/ja
Priority to EP04724878A priority patent/EP1617483A4/en
Priority to TW093108993A priority patent/TWI241624B/zh
Publication of JP2004311562A publication Critical patent/JP2004311562A/ja
Application granted granted Critical
Publication of JP4536333B2 publication Critical patent/JP4536333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ゲート絶縁膜として高比誘電率（high-k）膜を用いた半導体装置の改良に関する。
【０００２】
【従来の技術】
従来、シリコン基板上に形成される電極材料としてはポリシリコン（Ｐｏｌｙ−Ｓｉ）が主流であった。また、シリコン基板とポリシリコン電極材料との間に配置されるゲート絶縁膜としては、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（Ｓｉ３Ｎ４）が用いられていた。ところで、ゲート絶縁膜の容量(∝ε/d：ε:誘電率、ｄ：膜厚)を大きくするために、従来は、ゲート絶縁膜（ＳｉＯ２(ε=３．９)）の膜厚を薄くして対応していた。
【０００３】
特開２０００−２９４５５０号公報には、プラズマを用いて前記ウエハＷ表面に直接に酸化、窒化、又は酸窒化を施して酸化膜相当換算膜厚で１ｎｍ以下の絶縁膜を形成する方法が開示されている。
【０００４】
一方、ゲート絶縁膜の膜厚を薄くするにも限界があるため、現在では比誘電率の大きな材料(High-K Kはεと同義語)を用い、物理的な膜厚をある程度厚くできる方法が提案されている。
【０００５】
【特許文献１】
特開２０００−２９４５５０号
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のHigh-K膜は酸化物で成形されているため、酸化物を形成するときに酸化種が必ず存在する。また、酸化物の結晶性を安定化させるために、酸化種あるいは不活性ガス種の雰囲気中で高温熱処理工程が必要である。その結果、ＳｉＯ２（あるいはＳｉとＯとHigh-Kを構成するメタルの混合物）がＳｉ表面あるいは、酸化物系High-K膜表面にできてしまい、誘電率が低い膜が直列に形成されてしまい、容量の増加という本来の目的を達成できないこととなる。
【０００７】
そこで、シリコン窒化膜(ε＝７程度)をＳｉとHigh-K材料の間に挟むことにより、ＳｉＯ２膜を形成し難くする方法も提案されているが、やはり、High-K膜形成中にシリコン窒化膜が酸化され、誘電率の高い膜のみを形成するのが困難であった。
【０００８】
本発明は、上記のような状況に鑑みてなされたものであり、High-K絶縁膜の比誘電率を高い状態で維持することにより、特性の良好な半導体装置を提供することを目的とする。また、High-K絶縁膜の比誘電率を高い状態で維持可能な半導体装置の製造方法を提供することを他の目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様に係る半導体装置は、シリコン基板と；ゲート電極層と；前記シリコン基板と前記ゲート電極層との間に配置されたゲート絶縁膜とを備える。そして、前記ゲート絶縁膜を、メタルとシリコンの混合物を窒化処理してなる高比誘電率（high-k）膜とする。すなわち、High-K膜自体を窒化物にすることにより、ＳｉＯ２の発生を防止することが可能となる。
【００１０】
前記ゲート絶縁膜はプラズマＣＶＤ技術によって成膜することが好ましい。また、前記シリコン基板と前記ゲート絶縁膜との間に、バリア層としてシリコン窒化膜を配置した場合には、High-K材料形成中に膜厚増加が起き難くなり、容量低下を抑制できる。これは、シリコン窒化膜が酸化膜に比べ膜厚が増加し難いという事実に基づく。なお、前記シリコン窒化膜はプラズマによる直接窒化技術によって形成することができる。
【００１１】
また、前記ゲート絶縁膜の上にシリコン窒化膜を配置することにより、ゲート電極との反応を抑制できる。
【００１２】
また、前記シリコン基板上において、シリコン窒化膜と前記ゲート絶縁膜とを交互に積層形成した多層構造とすれば、より安定した絶縁膜が得られる。
【００１３】
また、前記シリコン基板と前記ゲート絶縁膜との間に、バッファー層を形成することにより、界面特性が向上し、良好なFET特性が得られる。
【００１４】
前記シリコン基板と前記ゲート絶縁膜との間に、アルミナ（Ａｌ２Ｏ３）単結晶膜を形成することにより、バッファー層の誘電率を9程度まで上げられるので、さらに容量を増加できる。なお、前記アルミナ単結晶膜は、プラズマＣＶＤ技術による形成することができる。
【００１５】
上述したゲート絶縁膜としては、以下から選択される組成のものを採用することができる。
Ｍ３Ｓｉ６Ｎ１１ （Ｍ＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ）
Ｍ２Ｓｉ５Ｎ８ （Ｍ＝Ｃａ，Ｓｒ，Ｂａ，Ｅｕ）
ＭＹｂＳｉ４Ｎ７ （Ｍ＝Ｓｒ，Ｂａ，Ｅｕ）
ＢａＳｉ４Ｎ７
Ｂａ２Ｎｄ７Ｓｉ１１Ｎ２３
【００１６】
【発明の実施の形態】
図１は、本発明に用いられるプラズマ処理装置１０の概略構成の例を示す。プラズマ処理装置１０は、被処理基板としてのシリコンウエハＷを保持する基板保持台１２が備えられた処理容器１１を有する。処理容器１１内の気体（ガス）は排気ポート１１Ａおよび１１Ｂから図示されない排気ポンプを介して排気される。なお、基板保持台１２は、シリコンウエハＷを加熱するヒータ機能を有している。基板保持台１２の周囲には、アルミニウムからなるガスバッフル板（仕切り板）２６が配置されている。ガスバッフル板２６の上面には石英あるいはＳｉＣカバー２８が設けられている。
【００１７】
処理容器１１の装置上方には、基板保持台１２上のシリコンウエハＷに対応して開口部が設けられている。この開口部は、石英やＡｌ２Ｏ３、ＡｌＮ，Ｓｉ３Ｎ４からなる誘電体板１３により塞がれている。誘電体板１３の上部（処理容器１１の外側）には、平面アンテナ１４が配置されている。この平面アンテナ１４には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。平面アンテナ１４の更に上部（外側）には、波長短縮板１５と導波管１８が配置されている。波長短縮板１５の上部を覆うように、冷却プレート１６が処理容器１１の外側に配置されている。冷却プレート１６の内部には、冷媒が流れる冷媒路１６ａが設けられている。
【００１８】
処理容器１１の内部側壁には、プラズマ処理の際にガスを導入するためのガス供給口２２が設けられている。このガス供給口２２は、導入されるガス毎に設けられていても良い。この場合、図示されないマスフローコントローラが流量調整手段として供給口ごとに設けられている。一方、導入されるガスが予め混合されて送られ、供給口２２は一つのノズルとなっていても良い。この場合も図示されないが、導入されるガスの流量調整は、混合段階に流量調整弁などで為される。また、処理容器１１の内壁の内側には、容器全体を囲むように冷媒流路２４が形成されている。
【００１９】
本発明に用いられるプラズマ基板処理装置１０には、プラズマを励起するための数ギガヘルツの電磁波を発生する図示されない電磁波発生器が備えられている。この電磁波発生器で発生したマイクロ波が、導波管１５を伝播し処理容器１１に導入される。
【００２０】
図２は、本発明に係る半導体装置（ＭＩＳＦＥＴ）の構造を示す断面図である。本発明は、ゲート絶縁膜５０の組成、構造に関するものであり、各実施例については後に詳述する。図２において、１００がシリコン基板；５０がゲート絶縁膜；５２がゲート電極；５４がソース／ドレイン層（拡散層）；５６がサイドウォールを示す。
【００２１】
以下、図３〜図８を参照して、本発明の第１〜第５実施例に係るゲート絶縁膜構造について説明する。なお、各図は概ね図２の破線部分に対応する。
【００２２】
図３は、本発明の第１実施例に係る半導体装置の要部の構造を示す概略図である。本実施例の半導体装置においては、シリコン基板１００上に窒化物系のHigh-K膜１０４をゲート絶縁膜（５０）として形成する。シリコン基板１００とHigh-K膜１０４との間には、シリコン窒化膜（Ｓｉ３Ｎ４層）１０２が形成される。また、High-K膜１０４の上には、ゲート電極（５２）としてのＴａＮ層１０６がスパッタリングによって形成される。High-K膜１０４は、上述したプラズマ処理装置１０を用い、プラズマＣＶＤ技術によって成膜される。シリコン窒化膜１０２は、同様のプラズマ処理装置１０を用い、直接ラジカル窒化処理によって成膜されるものであり、シリコン基板１００表面の界面準位を下げる役割を果たす。
【００２３】
High-K膜１０４としては、例えば、以下の組成のものを採用することができる。
Ｍ３Ｓｉ６Ｎ１１ （Ｍ＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ）
Ｍ２Ｓｉ５Ｎ８ （Ｍ＝Ｃａ，Ｓｒ，Ｂａ，Ｅｕ）
ＭＹｂＳｉ４Ｎ７ （Ｍ＝Ｓｒ，Ｂａ，Ｅｕ）
ＢａＳｉ４Ｎ７
Ｂａ２Ｎｄ７Ｓｉ１１Ｎ２３
【００２４】
図１に示すプラズマ処理装置１０を用いて、第１実施例に係る構造を形成する際には、まず、処理対象となるシリコン基板１００を処理容器１１内に導入し、基板保持台１２上にセットする。その後、排気ポート１１Ａ，１１Ｂを介して処理容器１１内部の空気の排気が行われ、処理容器１１の内部が所定の処理圧に設定される。次に、ガス供給口２２から、窒素ガス及び不活性ガスを処理容器１１内に導入する。
【００２５】
一方、電磁波発生器で発生された数ＧＨｚの周波数のマイクロ波は、導波管１５を通って処理容器１１に供給される。平面アンテナ１４、誘電体板１３を介して、このマイクロ波が処理容器１１中に導入される。このマイクロ波によりプラズマが励起され、窒素ラジカルが生成される。この様に生成されたプラズマ処理時のウエハ温度は５００℃以下である。処理容器１１内でのマイクロ波励起によって生成された高密度プラズマは、シリコン基板１００の表面に窒化膜Ｓｉ３Ｎ４を形成させる。
【００２６】
Ｓｉ３Ｎ４膜１０２が形成されたシリコン基板１００は、処理容器１１から取り出される。その後、High-K膜１０４を形成する際には、再び基板を処理容器１１内にセットし、周知のＣＶＤ技術によって窒化物系膜１０４を形成する。
【００２７】
図４は、本発明の第２実施例に係る半導体装置の要部の構造を示す概略図である。図４において、図３と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。本実施例の構造においては、上述した第１実施例と同様に、High-K膜１０４とシリコン基板１００との間にＳｉ３Ｎ４層１０２ａを形成するとともに、High-K膜１０４とＴａＮ層１０６との間にもＳｉ３Ｎ４層１０２ｂを形成する。これにより、ゲート電極(TaN層１０６)との反応性が抑制され安定な膜が形成できる。
【００２８】
図５は、本発明の第３実施例に係る半導体装置の要部の構造を示す概略図である。図５において、図３及び図４と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。本実施例の構造においては、上述したシリコン基板１００とゲート電極層（ＴａＮ層）との間にHigh-K膜１０４を形成するが、シリコン基板１００とHigh-K膜１０４との間やHigh-K膜とＴａＮ層１０６との間には、Ｓｉ３Ｎ４層等の他の層を形成しない。
【００２９】
図６は、本発明の第４実施例に係る半導体装置の要部の構造を示す概略図である。図６において、図３〜図５と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。本実施例の構造においては、上述したシリコン基板１００とHigh-K膜１０４との間にバッファー層１１０を形成している。なお、High-K膜とＴａＮ層１０６との間には、Ｓｉ３Ｎ４層等の他の層を形成されない。
【００３０】
バッファー層１１０は、High-K膜１０４の形成と同じプロセスの中で、処理容器１１内に供給されるガス組成を変えることによって形成される。バッファー層１１０は、Ｓｉ３Ｎ４層よりも誘電率が高く、且つ、界面準位を低くできるというメリットがある。
【００３１】
図７は、本発明の第５実施例に係る半導体装置の要部の構造を示す概略図である。図７において、図３〜図６と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。本実施例の構造は、シリコン基板１００上において、３層のＳｉ３Ｎ４層１０２ａ，１０２ｂ，１０２ｃと２層のHigh-K膜１０４ａ，１０４ｂとを交互に積層している。これにより、
より安定した絶縁膜が得られる。
【００３２】
図８は、本発明の第６実施例に係る半導体装置の要部の構造を示す概略図である。図８において、図３〜図６と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。本実施例の構造では、シリコン基板１００とHigh-K膜１０４との間に、Ｓｉ３Ｎ４よりも誘電率が高いアルミナ（Ａｌ２Ｏ３）単結晶膜１１４を形成している。アルミナ（Ａｌ２Ｏ３）単結晶膜１１４は、図１に示す装置を用い、プラズマＣＶＤ技術によって成膜することができる。
【００３３】
以上、本発明の実施の形態例及び実施例について幾つかの例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
【００３４】
【図面の簡単な説明】
【図１】図１は、本発明に係るプラズマ処理装置の構成の一例を示す概略図（断面図）である。
【図２】図２は、本発明に係る半導体装置の構造を示す断面図である。
【図３】図３は、本発明の第１実施例に係る半導体装置の要部の構造を示す概略図である。
【図４】図４は、本発明の第２実施例に係る半導体装置の要部の構造を示す概略図である。
【図５】図５は、本発明の第３実施例に係る半導体装置の要部の構造を示す概略図である。
【図６】図６は、本発明の第３実施例に係る半導体装置の要部の構造を示す概略図である。
【図７】図７は、本発明の第４実施例に係る半導体装置の要部の構造を示す概略図である。
【図８】図８は、本発明の第５実施例に係る半導体装置の要部の構造を示す概略図である。
【符号の説明】
１０ プラズマ処理装置
１１ プラズマ処理容器
１８ 導波管
２２ ガス供給口
１００ Ｓｉ基板
１０２ Ｓｉ３Ｎ４膜
１０４ 窒化物系膜
１０６ ＴａＮ膜
１１４ Ａｌ２Ｏ３膜

Claims (16)

  1. シリコン基板と；
    ゲート電極層と；
    前記シリコン基板と前記ゲート電極層との間に配置されたゲート絶縁膜とを備え、
    前記ゲート絶縁膜は、メタルとシリコンの混合物の窒化物のみからなる高比誘電率（high-k）膜であり、
    前記ゲート絶縁膜が接する膜の少なくとも一部は窒素とシリコンとを含む膜であることを特徴とする半導体装置。
  2. 前記ゲート絶縁膜はプラズマＣＶＤ技術によって成膜されることを特徴とする請求項１に記載の半導体装置。
  3. 前記シリコン基板と前記ゲート絶縁膜との間に、バリア層としてシリコン窒化膜を配置することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記シリコン窒化膜はプラズマによる直接窒化技術によって形成されることを特徴とする請求項３に記載の半導体装置。
  5. 前記ゲート絶縁膜の上にシリコン窒化膜を配置することを特徴とする請求項１，２，３又は４に記載の半導体装置。
  6. 前記シリコン基板上において、シリコン窒化膜と前記ゲート絶縁膜とを交互に配置形成した多層構造とすることを特徴とする請求項５に記載の半導体装置。
  7. 前記シリコン基板と前記ゲート絶縁膜との間に、バッファー層を形成することを特徴とする請求項１又は２に記載の半導体装置。
  8. 前記ゲート絶縁膜は、以下から選択される組成を有することを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
    Ｍ ３ Ｓｉ ６ Ｎ １１ （Ｍ＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ）
    Ｍ ２ Ｓｉ ５ Ｎ ８ （Ｍ＝Ｃａ，Ｓｒ，Ｂａ，Ｅｕ）
    ＭＹｂＳｉ ４ Ｎ ７ （Ｍ＝Ｓｒ，Ｂａ，Ｅｕ）
    ＢａＳｉ ４ Ｎ ７
    Ｂａ ２ Ｎｄ ７ Ｓｉ １１ Ｎ ２３
  9. シリコン基板上に、メタルとシリコンの混合物を窒化処理してなる高比誘電率（high-k）膜であるゲート絶縁膜を形成する工程と；
    前記ゲート絶縁膜上にゲート電極層を形成する工程と；
    前記ゲート絶縁膜と接するように、窒素とシリコンとを含む膜を形成する工程とを含み、
    前記ゲート絶縁膜は、メタルとシリコンの混合物の窒化物のみからなる高比誘電率（high-k）膜であることを特徴とする半導体装置の製造方法。
  10. 前記ゲート絶縁膜は、プラズマＣＶＤ技術によって成膜されることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記シリコン基板と前記ゲート絶縁膜との間に、バリア層としてシリコン窒化膜を形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
  12. 前記シリコン窒化膜は、プラズマによる直接窒化技術によって形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記ゲート絶縁膜の上にシリコン窒化膜を配置することを特徴とする請求項９乃至１２の何れか１項に記載の半導体装置の製造方法。
  14. 前記シリコン基板上において、シリコン窒化膜と前記ゲート絶縁膜とを交互に積層形成した多層構造とすることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記シリコン基板と前記ゲート絶縁膜との間に、バッファー層を形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
  16. 前記ゲート絶縁膜は、以下から選択される組成を有することを特徴とする請求項９乃至１５の何れか１項に記載の半導体装置の製造方法。
    Ｍ ３ Ｓｉ ６ Ｎ １１ （Ｍ＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ）
    Ｍ ２ Ｓｉ ５ Ｎ ８ （Ｍ＝Ｃａ，Ｓｒ，Ｂａ，Ｅｕ）
    ＭＹｂＳｉ ４ Ｎ ７ （Ｍ＝Ｓｒ，Ｂａ，Ｅｕ）
    ＢａＳｉ ４ Ｎ ７
    Ｂａ ２ Ｎｄ ７ Ｓｉ １１ Ｎ ２３
JP2003100170A 2003-04-03 2003-04-03 半導体装置及び、その製造方法 Expired - Fee Related JP4536333B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003100170A JP4536333B2 (ja) 2003-04-03 2003-04-03 半導体装置及び、その製造方法
CNA2004800092099A CN1768431A (zh) 2003-04-03 2004-03-31 半导体器件及其制造方法
KR1020057018630A KR100721733B1 (ko) 2003-04-03 2004-03-31 반도체 장치 및 그 제조 방법
PCT/JP2004/004700 WO2004090991A1 (ja) 2003-04-03 2004-03-31 半導体装置及びその製造方法
US10/551,843 US7521324B2 (en) 2003-04-03 2004-03-31 Semiconductor device and method for manufacturing the same
EP04724878A EP1617483A4 (en) 2003-04-03 2004-03-31 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
TW093108993A TWI241624B (en) 2003-04-03 2004-04-01 Semiconductor device and process for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003100170A JP4536333B2 (ja) 2003-04-03 2003-04-03 半導体装置及び、その製造方法

Publications (2)

Publication Number Publication Date
JP2004311562A JP2004311562A (ja) 2004-11-04
JP4536333B2 true JP4536333B2 (ja) 2010-09-01

Family

ID=33156718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003100170A Expired - Fee Related JP4536333B2 (ja) 2003-04-03 2003-04-03 半導体装置及び、その製造方法

Country Status (7)

Country Link
US (1) US7521324B2 (ja)
EP (1) EP1617483A4 (ja)
JP (1) JP4536333B2 (ja)
KR (1) KR100721733B1 (ja)
CN (1) CN1768431A (ja)
TW (1) TWI241624B (ja)
WO (1) WO2004090991A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8710596B2 (en) 2011-05-13 2014-04-29 United Microelectronics Corp. Semiconductor device
US8765561B2 (en) 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US8853013B2 (en) 2011-08-19 2014-10-07 United Microelectronics Corp. Method for fabricating field effect transistor with fin structure
US8477006B2 (en) 2011-08-30 2013-07-02 United Microelectronics Corp. Resistor and manufacturing method thereof
US8921238B2 (en) 2011-09-19 2014-12-30 United Microelectronics Corp. Method for processing high-k dielectric layer
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
US8507350B2 (en) 2011-09-21 2013-08-13 United Microelectronics Corporation Fabricating method of semiconductor elements
US8497198B2 (en) 2011-09-23 2013-07-30 United Microelectronics Corp. Semiconductor process
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US9000568B2 (en) 2011-09-26 2015-04-07 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8633549B2 (en) 2011-10-06 2014-01-21 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8802579B2 (en) 2011-10-12 2014-08-12 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8722501B2 (en) 2011-10-18 2014-05-13 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8871575B2 (en) 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US9006092B2 (en) 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
US8975672B2 (en) 2011-11-09 2015-03-10 United Microelectronics Corp. Metal oxide semiconductor transistor and manufacturing method thereof
JP2013127061A (ja) * 2011-11-15 2013-06-27 Mitsubishi Chemicals Corp 窒化物蛍光体とその製造方法
WO2013073598A1 (ja) * 2011-11-15 2013-05-23 三菱化学株式会社 窒化物蛍光体とその製造方法
JP2013127060A (ja) * 2011-11-15 2013-06-27 Mitsubishi Chemicals Corp 水分吸着した窒化物蛍光体とその製造方法
US8440511B1 (en) 2011-11-16 2013-05-14 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8921206B2 (en) 2011-11-30 2014-12-30 United Microelectronics Corp. Semiconductor process
US9698229B2 (en) 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8536072B2 (en) 2012-02-07 2013-09-17 United Microelectronics Corp. Semiconductor process
US8987096B2 (en) 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
US9006107B2 (en) 2012-03-11 2015-04-14 United Microelectronics Corp. Patterned structure of semiconductor device and fabricating method thereof
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US9478627B2 (en) 2012-05-18 2016-10-25 United Microelectronics Corp. Semiconductor structure and process thereof
US8501636B1 (en) 2012-07-24 2013-08-06 United Microelectronics Corp. Method for fabricating silicon dioxide layer
US9012300B2 (en) 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
US9064931B2 (en) 2012-10-11 2015-06-23 United Microelectronics Corp. Semiconductor structure having contact plug and metal gate transistor and method of making the same
US8927388B2 (en) 2012-11-15 2015-01-06 United Microelectronics Corp. Method of fabricating dielectric layer and shallow trench isolation
US9117878B2 (en) 2012-12-11 2015-08-25 United Microelectronics Corp. Method for manufacturing shallow trench isolation
US8883621B2 (en) 2012-12-27 2014-11-11 United Microelectronics Corp. Semiconductor structure and method of fabricating MOS device
US9076870B2 (en) 2013-02-21 2015-07-07 United Microelectronics Corp. Method for forming fin-shaped structure
US9196352B2 (en) 2013-02-25 2015-11-24 United Microelectronics Corp. Static random access memory unit cell structure and static random access memory unit cell layout structure
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9214395B2 (en) 2013-03-13 2015-12-15 United Microelectronics Corp. Method of manufacturing semiconductor devices
US9093285B2 (en) 2013-03-22 2015-07-28 United Microelectronics Corp. Semiconductor structure and process thereof
US9147747B2 (en) 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US9230812B2 (en) 2013-05-22 2016-01-05 United Microelectronics Corp. Method for forming semiconductor structure having opening
US9349812B2 (en) 2013-05-27 2016-05-24 United Microelectronics Corp. Semiconductor device with self-aligned contact and method of manufacturing the same
US8993433B2 (en) 2013-05-27 2015-03-31 United Microelectronics Corp. Manufacturing method for forming a self aligned contact
US9064814B2 (en) 2013-06-19 2015-06-23 United Microelectronics Corp. Semiconductor structure having metal gate and manufacturing method thereof
US8951884B1 (en) 2013-11-14 2015-02-10 United Microelectronics Corp. Method for forming a FinFET structure
EP3550595B1 (en) * 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid
CN111073645B (zh) * 2019-12-28 2021-03-19 中国科学院长春光学精密机械与物理研究所 一种宽带荧光粉、及其制备方法、宽带荧光粉的应用及发光器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004018A (ja) * 1998-03-27 2000-01-07 Texas Instr Inc <Ti> Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
JP2001332547A (ja) * 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2003008004A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP2003218108A (ja) * 2001-12-14 2003-07-31 Texas Instruments Inc Ｍ−ＳｉＯＮゲート誘電体のＣＶＤデポジション

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JP2000246882A (ja) * 1999-03-02 2000-09-12 Hitachi Maxell Ltd 夜光写真
JP4255563B2 (ja) 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP2001150289A (ja) * 1999-11-26 2001-06-05 Amada Co Ltd 回収処理装置
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
JP2003100170A (ja) 2001-09-21 2003-04-04 Seiko Precision Inc スイッチユニット
JP2004079729A (ja) * 2002-08-15 2004-03-11 Renesas Technology Corp 半導体装置
AU2003266410A1 (en) * 2003-07-30 2005-02-25 Infineon Technologies Ag High-k dielectric film, method of forming the same and related semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004018A (ja) * 1998-03-27 2000-01-07 Texas Instr Inc <Ti> Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
JP2001332547A (ja) * 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2003008004A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP2003218108A (ja) * 2001-12-14 2003-07-31 Texas Instruments Inc Ｍ−ＳｉＯＮゲート誘電体のＣＶＤデポジション

Also Published As

Publication number Publication date
EP1617483A1 (en) 2006-01-18
TWI241624B (en) 2005-10-11
WO2004090991A1 (ja) 2004-10-21
US7521324B2 (en) 2009-04-21
US20070052042A1 (en) 2007-03-08
EP1617483A4 (en) 2008-03-05
KR20050116840A (ko) 2005-12-13
CN1768431A (zh) 2006-05-03
JP2004311562A (ja) 2004-11-04
KR100721733B1 (ko) 2007-05-28
TW200509183A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
JP4536333B2 (ja) 半導体装置及び、その製造方法
US7374635B2 (en) Forming method and forming system for insulation film
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP4926219B2 (ja) 電子デバイス材料の製造方法
KR100874517B1 (ko) 플라즈마 처리 방법
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP4147017B2 (ja) マイクロ波プラズマ基板処理装置
WO2004095562A1 (ja) 半導体装置及び半導体装置の製造方法
KR20040108697A (ko) 전자 디바이스 재료의 제조 방법
JPWO2005083795A1 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
JP2004296536A (ja) 半導体装置およびその製造方法、ならびに金属化合物薄膜の製造方法
KR20050091790A (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US20070170502A1 (en) Semiconductor device and method for manufacturing the same
WO2004109790A1 (ja) 半導体装置およびその製造方法
JP2018528619A (ja) ゲルマニウム含有半導体デバイスおよび形成方法
US20080242113A1 (en) Film forming method of high-k dielectric film
JP5014566B2 (ja) 半導体装置およびその製造方法
KR20060115915A (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees