JP5014566B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5014566B2
JP5014566B2 JP2004159458A JP2004159458A JP5014566B2 JP 5014566 B2 JP5014566 B2 JP 5014566B2 JP 2004159458 A JP2004159458 A JP 2004159458A JP 2004159458 A JP2004159458 A JP 2004159458A JP 5014566 B2 JP5014566 B2 JP 5014566B2
Authority
JP
Japan
Prior art keywords
crystal
plane
silicon block
silicon
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004159458A
Other languages
English (en)
Other versions
JP2005019978A (ja
Inventor
忠弘 大見
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2004159458A priority Critical patent/JP5014566B2/ja
Publication of JP2005019978A publication Critical patent/JP2005019978A/ja
Application granted granted Critical
Publication of JP5014566B2 publication Critical patent/JP5014566B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ダブルゲート構造、トリプルゲート構造のようにトランジスタとして機能する結晶面が複数存在する半導体装置およびその製造方法に関する。
近年、パンチスルー耐性が強化され、ショートチャネルのトランジスタを形成できるため、ダブルゲート構造やトリプルゲート構造の半導体装置が提案されている。シリコン基板表面に凹凸を形成し、その側面、上面にゲート絶縁膜とゲート電極を形成し、その側面、又は側面と上面のシリコン基板表面をトランジスタのチャネルとする構造となっている。2つの側面をチャネルとする場合をダブルゲート構造、2つの側面と上面とをチャネルとする場合をトリプルゲート構造と称している。
ところで、ダブルゲート構造やトリプルゲート構造に限らず、シングルゲート構造の場合であっても、基板表面にはシリコン酸化膜等のゲート絶縁膜が形成される。従来は、ゲート絶縁膜として、熱酸化手法によるシリコン酸化膜が形成されていた。
しかしながら、ダブルゲート構造やトリプルゲート構造の半導体装置において、熱処理によって基板表面にゲート絶縁膜を形成した場合、結晶面(100)以外においてはシリコンと絶縁膜(Si/SiO)の界面準位が増加し、酸化膜の品質が低下し、半導体装置として良好な特性を得ることが困難であった。また、立体構造のエッジ部分に均一に絶縁膜を形成できない等の問題があり、良好なゲート絶縁膜が得られなかった。
本発明は、上記のような状況に鑑みてなされたものであり、半導体装置の特性改善に寄与する半導体装置の製造方法、及びこれらの製造方法で製造された半導体装置を提供することを目的とする。
本発明の第1の態様に係る半導体装置の製造方法においては、シリコンからなる基板表面に複数の結晶面を有する半導体装置に対し、前記基板表面にプラズマを用いてゲート絶縁膜を形成する。これにより、立体構造の基板表面に均一に絶縁膜を形成することができ、基板と絶縁膜間の界面準位の増加を抑制することが可能となる。
前記ゲート絶縁膜としては、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜の何れかを用いることができる。前記ゲート絶縁膜の形成の際に、不活性ガスとしてクリプトン(Kr)、アルゴン(Ar)、キセノン(Xe)の少なくとも何れか1つを使用することができる。
前記半導体装置がPMOSトランジスタの場合、好ましくは、前記ゲート絶縁膜と接する最も広い面が(110)面とする。一方、前記半導体装置がNMOSトランジスタの場合には、前記ゲート絶縁膜と接する最も広い面が(100)面とする。
本発明の第2の態様に係る半導体装置においては、NMOSトランジスタとPMOSトランジスタとが同一の基板上に形成され、前記各トランジスタが形成される基板表面には、プラズマ処理によってゲート絶縁膜が形成され、前記PMOSトランジスタと前記ゲート絶縁膜とが接する最も広い面が(110)面であり、前記NMOSトランジスタと前記ゲート絶縁膜とが接する最も広い面が(100)面である。好ましくは、前記ゲート絶縁膜が、クリプトン(Kr)、アルゴン(Ar)、キセノン(Xe)の少なくとも何れか1つを含む。
本願発明の半導体装置の製造方法は、複数の結晶面を表面とする立体構造のシリコン基板表面に、プラズマを用いてゲート絶縁膜を形成する。プラズマゲート絶縁膜は、複数の結晶面を有する表面においても界面準位の増加がなく、立体構造のコーナー部おいても均一な膜厚を有する。プラズマにより高品質のゲート絶縁膜を成膜することで特性の良い半導体装置が得られる。
以下、本発明の半導体装置およびその製造方法について、図を参照して説明する。
図1は、本発明に用いられるプラズマ処理装置10の概略構成の例を示す。プラズマ処理装置10は、被処理基板としてのシリコンウエハWを保持する基板保持台12が備えられた処理容器11を有する。処理容器11内の気体(ガス)は排気ポート11Aおよび11Bから図示されない排気ポンプを介して排気される。なお、基板保持台12は、シリコンウエハWを加熱するヒータ機能を有している。基板保持台12の周囲には、アルミニウムからなるガスバッフル板(仕切り板)26が配置されている。ガスバッフル板26の上面には石英カバー28が設けられている。
処理容器11の装置上方には、基板保持台12上のシリコンウエハWに対応して開口部が設けられている。この開口部は、石英やAlからなる誘電体板13により塞がれている。誘電体板13の上部(処理容器11の外側)には、平面アンテナ14が配置されている。この平面アンテナ14には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。平面アンテナ14の更に上部(外側)には、波長短縮板15と導波管18が配置されている。波長短縮板15の上部を覆うように、冷却プレート16が処理容器11の外側に配置されている。冷却プレート16の内部には、冷媒が流れる冷媒路16aが設けられている。
処理容器11の内部側壁には、プラズマ処理の際にガスを導入するためのガス供給口22が設けられている。このガス供給口22は、導入されるガス毎に設けられていても良い。この場合、図示されないマスフローコントローラが流量調整手段として供給口ごとに設けられている。一方、導入されるガスが予め混合されて送られ、供給口22は一つのノズルとなっていても良い。この場合も図示されないが、導入されるガスの流量調整は、混合段階に流量調整弁などで為される。また、処理容器11の内壁の内側には、容器全体を囲むように冷媒流路24が形成されている。
本発明に用いられるプラズマ基板処理装置10には、プラズマを励起するための数ギガヘルツの電磁波を発生する図示されない電磁波発生器が備えられている。この電磁波発生器で発生したマイクロ波が、導波管18を伝播し処理容器11に導入される。
上記のような構造のプラズマ処理装置10を用いて、本発明に係るゲート絶縁膜(酸化膜)を基板表面に形成する。まず、周知の方法、例えば減圧CVD法によるポリシリコン成膜により、トランジスタが形成される領域を凸状のシリコンブロック52n、52pとして立体的に形成する。シリコンブロック52n、52pを有するシリコンウエハWを処理容器11内に導入し、基板保持台12上にセットする。その後、排気ポート11A,11Bを介して処理容器11内部の空気の排気が行われ、処理容器11の内部が所定の処理圧に設定される。次に、ガス供給口22から、不活性ガスと酸素ガスとが供給される。不活性ガスとしては、クリプトン(Kr)、アルゴン(Ar)、キセノン(Xe)の少なくとも1つを使用する。
一方、電磁波発生器で発生された数GHzの周波数のマイクロ波は、導波管18を通って処理容器11に供給される。平面アンテナ14、誘電体板13を介して、このマイクロ波が処理容器11中に導入される。このマイクロ波により高周波プラズマが励起され、反応ガスはラジカルとなり、シリコンウエハWの基板表面にプラズマゲート酸化膜が成膜される。プラズマ酸化膜の成膜時のウエハ温度は400℃以下である。
図2に本発明に係る半導体装置のトランジスタ構造の概略を示す。半導体装置は、NMOSトランジスタが形成されるNMOSトランジスタ用シリコンブロック52nと、PMOSトランジスタが形成されるPMOSトランジスタ用シリコンブロック52pが同一結晶構造のシリコン基板上に凸状に形成されている。これらのシリコンブロック52n、52pの両側面及び上面には、ゲート絶縁膜54が形成される。
図1に示すプラズマ処理装置において、成膜条件としてはパワーを2000W,圧力を57Pa、温度を400℃、供給ガスをアルゴンと酸素、時間を30秒間として設定し、ゲート酸化膜を成膜させた。300mmΦの基板における膜厚のバラツキσ=0.67%、界面準位のバラツキσ=0.66%と良好な結果が得られた。プラズマ処理装置においてプラズマを用いて成膜されたゲート絶縁膜54は、シリコンブロックのエッジ部においても均一な膜厚であり、また結晶面の違いによる界面準位の増加もなく良好な絶縁膜が得られた。
さらに、ゲート絶縁膜54の上にはゲート電極(図示せず)が形成される。ゲート電極に適当な電圧を印加することによりトランジスタがオンオフする。トランジスタのオン状態では、例えば、図2において紙面手前側にソース領域、奥側にドレイン領域がそれぞれ形成されている場合には、ドレインからソースに向かってそれぞれホールまたは電子が紙面に垂直に、奥側から手前側に流れる。このように、シリコンブロックの2つの側面、及び上面の3辺ともがチャネルとなり、電流を流すことが出来る。立体的に3辺をチャネルとするため、トランジスタの小型化が図れる利点がある。
図2に示すように、シリコン基板平面(水平面)方向の結晶面が(100)面となり、シリコンブロック52n,52pの側面(垂直面)方向の結晶面が(110)面となる。NMOSトランジスタ用のシリコンブロック52nに対し、PMOSトランジスタ用のシリコンブロック52pの方が側面(垂直面=(110)面)の面積が広くなるように設計される。逆に、シリコンブロックの上面(水平面=(100)面)の面積に関しては、NMOSトランジスタ用のシリコンブロック52nよりもPMOSトランジスタ用のシリコンブロック52pの方が小さくなる。
(100)面上を流れる電子(負電荷)の速度は、(110)面上を流れる電子の速度よりも約20%程度速くなる。一方、(100)面上を流れるホール(正電荷)の速度は、(110)面上を流れるホールの速度よりも約1/3程度と遅くなる。このような原理を利用して、本発明は成された。すなわち、(110)面上にホールを多く流し、(100)面上に電子を多く流す構造を採用している。ここで結晶面としては、結晶軸に対して±8°の範囲内にあるものを含むものである。
本実施例では、シリコン基板表面が(100)面の場合を例に採っているため、NMOSトランジスタが形成されるシリコンブロック52nの高さが低くなっているが、シリコン基板表面を(110)面とした場合には、図2の場合とは逆に、NMOSトランジスタが形成されるシリコンブロック52nの高さを高くする。要は、ホールと電子をより効率よく移動させるのである。なお、図中の符号54はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等の絶縁膜を示す。
シリコン基板上に凸状のシリコンブロックを形成した場合には、シリコンブロックを形成する上面と側面においては異なる結晶軸をもつことになる。また立体構造であり、コーナー部を有することになる。コーナー部を有し、異なる結晶面に対して、従来の熱酸化法によりゲート酸化膜を成膜すると、コーナー部においては均一な膜厚が得られない欠点がある。さらに結晶面(100)と比較すると、結晶面(110)においては界面準位が増加し、絶縁膜の品質が低下、トランジスタの閾値電圧が結晶面において異なることとなる。しかし、プラズマ処理装置によりプラズマを用いて成膜されたゲート絶縁膜54は、シリコンブロックのコーナー部においても均一な膜厚であり、また結晶面(110)においても界面準位の増加もなく結晶面(100)と同等の良好な絶縁膜が得られる。
本発明は、立体構造のチャネル形成領域を有する半導体装置において、チャネルは複数の結晶面を有し、複数の結晶面のうち電子又はホールの移動度の大きい結晶面の面積が大きくなるようにチャネル形成領域を構成する。さらに複数の結晶面表面にプラズマを用いてゲート絶縁膜を形成することで良好な絶縁膜が得られ、高品質の半導体装置が得られる。
以上、本発明の実施の形態例及び実施例について幾つかの例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
本発明に係るプラズマ処理装置の構成の一例を示す概略図(断面図)である。 本発明に係る半導体装置のトランジスタ構造を概略的に示す。
符号の説明
10 プラズマ処理装置
11 プラズマ処理容器
18 導波管
22 ガス供給口
52n NMOSトランジスタ用シリコンブロック
52p PMOSトランジスタ用シリコンブロック
54 ゲート絶縁膜

Claims (7)

  1. シリコン基板表面に、上面と当該上面を挟む2つの側面を備え、前記上面と前記側面は互いに異なる第1及び第2の結晶面によって形成され、前記第1の結晶面は、(100)面又は当該(100)面に対して結晶軸に関し±8°の範囲内にある結晶面であり、他方、前記第2の結晶面は、(110)面又は当該(110)面に対して結晶軸に関し±8°の範囲内にある結晶面である凸状のシリコンブロックを設けるステップと、
    前記凸状の前記シリコンブロックの両側面及び上面に、電磁波によりプラズマを励起し、前記プラズマにより反応性ガスをラジカルとすることにより、前記上面及び前記側面にゲート絶縁膜を形成するステップとを有し、
    前記凸状のシリコンブロックを設けるステップは、前記シリコン基板表面に、前記第2の結晶面が、前記第1の結晶面よりも広い面積を有する面を有する凸状のPMOSトランジスタ用シリコンブロック及び前記第1の結晶面が、前記第2の結晶面よりも広い面積を有する面を有する凸状のNMOSトランジスタ用シリコンブロックを設けるステップであり、
    前記ゲート絶縁膜を形成するステップでは、前記PMOSトランジスタ用シリコンブロックの前記上面及び前記側面に、PMOSトランジスタのゲート絶縁膜が形成され、また、前記NMOSトランジスタ用シリコンブロックの前記上面及び前記側面に、NMOSトランジスタのゲート絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  2. 前記PMOSトランジスタ用及び前記NMOSトランジスタ用シリコンブロックは、前記上面に前記第1の結晶面を有し、前記側面に前記第2の結晶面を有していることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記PMOSトランジスタ用及び前記NMOSトランジスタ用シリコンブロックは、前記上面に前記第2の結晶面を有し、前記側面に前記第1の結晶面を有していることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜の何れか1つを含むことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. NMOSトランジスタが形成されるNMOSトランジスタ用シリコンブロック、及び、PMOSトランジスタが形成されるPMOSトランジスタ用シリコンブロックが、シリコン基板表面上に形成されており、且つ、前記各シリコンブロックは互いに異なる第1の結晶面及び第2の結晶面を有する上面及び2つの側面を有し、前記第1の結晶面は、(100)面又は当該(100)面に対して結晶軸に関し±8°の範囲内にある結晶面であり、他方、前記第2の結晶面は、(110)面又は当該(110)面に対して結晶軸に関し±8°の範囲内にある結晶面である凸状形状を有しており、
    前記NMOSトランジスタ及び前記PMOSトランジスタのゲート絶縁膜は、前記NMOSトランジスタ用シリコンブロック及び前記PMOSトランジスタ用シリコンブロックの2つの側面及び上面に、それぞれ形成されており、
    前記PMOSトランジスタの前記ゲート絶縁膜は、前記第2の結晶面が前記第1の結晶面よりも広い面を有する凸状形状の前記PMOSトランジスタ用シリコンブロックに形成されており、他方、前記NMOSトランジスタの前記ゲート絶縁膜は、前記第1の結晶面が前記第2の結晶面よりも広い面を有する前記NMOSトランジスタ用ブロックに形成されていることを特徴とする半導体装置。
  6. 前記シリコン基板表面が前記第1の結晶面であるとき、前記PMOSトランジスタ用シリコンブロックの各側面の面積が前記NMOSトランジスタ用シリコンブロックの各側面の面積よりも大きく、かつ、前記PMOSトランジスタ用シリコンブロックの上面の面積が前記NMOSトランジスタ用シリコンブロックの上面の面積よりも小さく形成され、
    前記PMOSトランジスタの前記ゲート絶縁膜は、前記第1の結晶面の前記上面及び、当該上面より面積の広い面積を有する前記第2の結晶面の側面に形成されており、
    他方、前記NMOSトランジスタのゲート絶縁膜は、前記第2の結晶面の前記各側面と、前記第2の結晶面の各側面よりも広い面積を有する前記第1の結晶面の前記上面上に形成されていることを特徴とする請求項5に記載の半導体装置。
  7. 前記シリコン基板表面が前記第2の結晶面であるとき、前記NMOSトランジスタ用シリコンブロックの各側面の面積が前記PMOSトランジスタ用シリコンブロックの各側面の面積よりも大きく、かつ、前記NMOSトランジスタ用シリコンブロックの上面の面積が前記PMOSトランジスタ用シリコンブロックの上面の面積よりも小さく形成され、
    前記NMOSトランジスタの前記ゲート絶縁膜は、前記第1の結晶面の前記各側面及び、当該各側面より面積の狭い面積を有する前記第2の結晶面の上面に形成されており、
    他方、前記PMOSトランジスタのゲート絶縁膜は、前記第2の結晶面の前記上面と、前記第2の結晶面の上面よりも狭い面積を有する前記第1の結晶面の前記各側面上に形成されていることを特徴とする請求項5に記載の半導体装置。
JP2004159458A 2003-06-04 2004-05-28 半導体装置およびその製造方法 Expired - Lifetime JP5014566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159458A JP5014566B2 (ja) 2003-06-04 2004-05-28 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003159973 2003-06-04
JP2003159973 2003-06-04
JP2004159458A JP5014566B2 (ja) 2003-06-04 2004-05-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005019978A JP2005019978A (ja) 2005-01-20
JP5014566B2 true JP5014566B2 (ja) 2012-08-29

Family

ID=34196747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159458A Expired - Lifetime JP5014566B2 (ja) 2003-06-04 2004-05-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5014566B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224029B2 (en) 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380561A (ja) * 1986-09-24 1988-04-11 Nec Corp 相補型半導体装置の製造方法
JPH01276669A (ja) * 1988-04-27 1989-11-07 Toshiba Corp 半導体装置
JPH04256369A (ja) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd 半導体装置
JPH0923011A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd 半導体装置及びその製造方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP2002359293A (ja) * 2001-05-31 2002-12-13 Toshiba Corp 半導体装置
JP4870291B2 (ja) * 2001-09-26 2012-02-08 シャープ株式会社 半導体装置およびその製造方法および集積回路および半導体システム

Also Published As

Publication number Publication date
JP2005019978A (ja) 2005-01-20

Similar Documents

Publication Publication Date Title
CN108695133B (zh) 基板处理装置和基板处理方法
JP4536333B2 (ja) 半導体装置及び、その製造方法
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
KR101161468B1 (ko) 반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
KR102190863B1 (ko) 기판 처리 장치 및 가스 도입판
TWI407507B (zh) Plasma processing method
KR100810794B1 (ko) 플라즈마 처리 방법
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP2005150637A (ja) 処理方法及び装置
TW201740448A (zh) 基板處理方法
JPWO2005083795A1 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
JP2004319907A (ja) 半導体装置の製造方法および製造装置
US7449719B2 (en) Semiconductor device and method of manufacturing the same
JPWO2004073073A1 (ja) 半導体装置の製造方法および半導体製造装置
JP5014566B2 (ja) 半導体装置およびその製造方法
US20090253221A1 (en) Method of measuring nitrogen content, method of forming silicon oxynitride film and process for producing semiconductor device
TWI559398B (zh) 基板處理裝置及基板處理方法
JP2022191129A (ja) 半導体製造装置及び半導体装置の製造方法
US20080206968A1 (en) Manufacturing method of semiconductor device
KR20070020571A (ko) 플라즈마 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5014566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term