JPWO2004073073A1 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JPWO2004073073A1
JPWO2004073073A1 JP2005504996A JP2005504996A JPWO2004073073A1 JP WO2004073073 A1 JPWO2004073073 A1 JP WO2004073073A1 JP 2005504996 A JP2005504996 A JP 2005504996A JP 2005504996 A JP2005504996 A JP 2005504996A JP WO2004073073 A1 JPWO2004073073 A1 JP WO2004073073A1
Authority
JP
Japan
Prior art keywords
layer
tungsten
semiconductor
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005504996A
Other languages
English (en)
Inventor
佐々木　勝
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2004073073A1 publication Critical patent/JPWO2004073073A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

シリコンウエハ１０１上のゲート酸化膜１０２上に、ポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）を形成する。このポリシリコン電極層１０３上に、タングステン層１０５（第二電極層）を形成する。なお、タングステン層１０５を形成する前に、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行う。そして、剥き出しとなったポリシリコン層１０３の露出面に、プラズマ酸化処理により、酸化絶縁膜１０７を形成する。これにより、タングステン層１０５を酸化させずに、ポリシリコン電極層１０３に対して選択的な酸化処理を行うことができる。

Description

本発明は、プラズマを用いて半導体基板を処理する方法及び装置に関する。特に、これらの方法及び装置を用いて形成されるトランジスタのゲート電極形成方法及び装置に関する。
近年、トランジスタの高速化、デバイススケールダウンなどのために、ゲート酸化膜などが超薄膜化されてきている。トランジスタのゲートは、一般に、ウエル、ゲート絶縁膜、ゲート電極の順に形成される。ゲート電極形成後には、ゲート電極の側面に対してウェットエッチング処理を施す。これにより、ゲート電極が剥き出しになるため、ゲート電極に電圧を印加すると、この剥き出し部分で電界集中が生じ、リーク電流増大などの不良となる。このため、通常は、ゲート電極の露出部分に絶縁膜が形成される。
ゲート電極としては、ポリシリコンが通常用いられているが、ポリシリコンのシート抵抗が高いため、抵抗値の低い金属が積層される。積層される金属は、シリコン酸化膜やシリコン自体との密着性、加工性を考慮してタングステンなどの高融点金属あるいは、そのシリサイドが選択される。エッチングによって露出したゲート電極側面に絶縁膜を形成する際には、８００℃以上の高温で熱酸化処理するのが一般的である。
しかしながら、タングステンは約３００℃で急速に酸化するため、ゲート電極に対して熱酸化処理を行うと、タングステン層の抵抗値が上昇する。その結果、ゲート電極としての抵抗値が上がってしまう。また、タングステンとポリシリコンとが反応し、拡散防止層の窒化タングステン（ＷＮ）を拡散して比抵抗が上昇してしまうこともある。
一方、タングステンの熱酸化処理時の酸化を防ぐために、高温の還元雰囲気でゲート電極側面を酸化することも考えられるが、タングステンが昇華し針状に異常に成長することがある。また、基板を汚染し信頼性の低下を引き起こす場合もある。更に、Ｐチャンネルトランジスタでは、ボロンの増速拡散を引き起こすこともある。
また、熱酸化処理自体は、比較的長い時間を必要とする。このため、スループットを上げて生産性を向上させる妨げにもなる。
熱酸化処理以外の酸化膜の形成方法としては、例えば、特開平１１−２９３４７０号公報に記載されているように、プラズマを用いて酸化膜を形成する方法が提案されている。この方法は、処理室内にシリコン含有ガスおよび酸素含有ガスを導入してこれらガスのプラズマを生成し、基板にシリコン酸化膜を堆積して成膜するシリコン酸化膜の成膜方法において、前記シリコン含有ガスおよび酸素含有ガス以外に、水素ガスを処理室内の導入して、処理室内に水素を含有するプラズマを生成する。これにより、熱酸化膜に匹敵する良好な膜質を得ることができるとされている。
本発明は、タングステン又はタングステンシリサイド層を酸化させずに、ポリシリコン等の他の層に対して選択的な酸化処理が可能な方法及び装置を提供することを目的とする。
本発明の第１の態様は、半導体基板上に、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とを形成することによって所定の半導体装置を製造する方法において、前記半導体基板上に、前記タングステンを主成分とする膜とは異なる成分の膜からなる第１の層を形成する工程と、前記半導体基板上に、タングステンを主成分とする膜からなる第２の層を形成する工程と、プラズマ処理により、前記第１の層の露出面に酸化膜を形成する工程とを含む。
また、本発明の第２の態様は、半導体基板上に形成されたタングステンを主成分とする膜とは異なる成分の膜からなる第１の層と、タングステンを主成分とする膜からなる第２の層とを含む半導体装置を製造する装置において、処理対象である半導体基板を収容する処理容器と、前記処理容器内にプラズマ処理に用いられるガスを供給するガス供給手段と、前記処理容器内でプラズマを生成すべくマイクロ波を導入する手段とを備え、プラズマ処理によって前記第１の層の露出面に選択的に酸化膜を形成する。
上述した本発明の第１及び第２の態様において、好ましくは、プラズマ処理の際に、酸素ガスと水素ガスとを所定の流量比で使用する。これにより、酸化膜形成時の選択性を向上させることが可能となる。すなわち、第１の層を酸化させることなく、第２に層を確実に酸化させることが可能となる。
本発明をトランジスタのゲート電極形成に適用でき、ゲート電極側面をプラズマ酸化処理する。
図１は、本発明に係るプラズマ処理装置の構成の一例を示す概略図（断面図）。
図２は、本発明によりゲート電極に、選択的に酸化膜が形成される様子を模式的に示す図であり、（ａ）はプラズマ酸化処理前であり、（ｂ）はプラズマ酸化処理後の状態を示す。
図３は、積層ゲート電極側面に酸化膜を形成したゲート電極の様子を模式的に示す図であり、（ａ）はプラズマ酸化処理によるもの、（ｂ）は比較のために示された高温での酸化によるものを示す。
図４は、タングステン層の酸化が、プラズマ酸化処理によりどのように変化したかを示しているグラフであり、（ａ）はプラズマ処理をする前の酸素ラインプロファイルの状態、（ｂ）はプラズマ処理後の酸素ラインプロファイルの状態を示す。
図５は、水素ガスを導入する場合とその流量を変化させた場合に、タングステンがどの程度酸化されるかを示すグラフ。
図６は、タングステンのシート抵抗が、酸化処理方法によりどのように変化するかを示すグラフ。
図７は、プラズマ酸化によりタングステン薄膜のシート抵抗が、水素ガスの流量に応じて変化する様子を示すグラフ。
以下、本発明の詳細を、実施の形態について図面を参照して説明する。図１は、本発明の一実施形態に係るプラズマ処理装置１０の概略構成の例を示すものである。プラズマ処理装置１０は、被処理基板としてのシリコンウエハＷを保持する基板保持台１２が備えられた処理容器１１を有する。処理容器１１内の気体（ガス）は、排気ポート１１Ａおよび１１Ｂから図示されない排気ポンプを介して排気される。なお、基板保持台１２は、シリコンウエハＷを加熱するヒータ機能を有している。基板保持台１２の周囲には、アルミニウムからなるガスバッフル板（仕切り板）２６が配置されている。ガスバッフル板２６の上面には石英カバー２８が設けられている。
処理容器１１の装置上方には、基板保持台１２上のシリコンウエハＷに対応して開口部が設けられている。この開口部は、石英やＡｌ２Ｏ３からなる誘電体板１３により塞がれている。誘電体板１３の上部（処理容器１１の外側）には、平面アンテナ１４が配置されている。この平面アンテナ１４には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。平面アンテナ１４の更に上部（外側）には、波長短縮板１５と導波管１８が配置されている。波長短縮板１５の上部を覆うように、冷却プレート１６が処理容器１１の外側に配置されている。冷却プレート１６の内部には、冷媒が流れる冷媒路１６ａが設けられている。
処理容器１１の内部側壁には、プラズマ処理の際にガスを導入するためのガス供給口２２が設けられている。このガス供給口２２は、導入されるガス毎に設けられていても良い。この場合、図示されていないマスフローコントローラが流量調整手段として供給口ごとに設けられている。一方、導入されるガスが予め混合されて送られ、供給口２２は一つのノズルとなっていても良い。この場合も図示されないが、導入されるガスの流量調整は、混合段階に流量調整弁などで為される。また、処理容器１１の内壁の内側には、容器全体を囲むように冷媒流路２４が形成されている。
プラズマ処理装置１０には、プラズマを励起するための数ギガヘルツの電磁波を発生する図示されない電磁波発生器が備えられている。この電磁波発生器で発生したマイクロ波が、導波管１８を伝播し処理容器１１に導入される。
半導体装置のゲート電極を形成する際には、まず、シリコンウエハにウエル領域を形成する。そのシリコンウエハ上に、プラズマ酸化処理または熱酸化処理により、ゲート酸化膜を形成する。その後、ＣＶＤによりポリシリコンを成膜する。ゲート電極の抵抗を下げる目的で、ポリシリコンより比抵抗の小さい高融点電極材料をポリシリコン上に積層して積層ゲート電極とする。この高融点電極材料としては、例えば、タングステンを用いることができる。ゲート電極の側面に対してはウェットエッチング処理が施される。
剥き出しとなった積層ゲート電極側面及び下部は、そのままだと、電界集中によりリーク電流の増大等の不良を引き起こす。そこで、本発明においては、ゲート電極の側面及び下部にプラズマ処理により絶縁膜を形成する。すなわち、ゲート絶縁膜の側面がエッチングされたシリコンウエハＷをプラズマ処理装置１０の処理容器１１中にセットする。その後、排気ポート１１Ａ，１１Ｂを介して処理容器１１内部の空気の排気が行われ、処理容器１１の内部が所定の処理圧に設定される。次に、ガス供給口２２から、不活性ガスと酸素ガスとが供給される。処理容器１１内に供給されるガスとしては、酸化処理層の選択性を上げるために、水素ガスを加えても良い。この場合、所定の流量比で混合された酸素ガスおよび水素ガスの混合ガスが導入される。
一方、電磁波発生器で発生された数ＧＨｚの周波数のマイクロ波は、導波管１８を通って処理容器１１に供給される。平面アンテナ１４、誘電体板１３を介して、このマイクロ波が処理容器１１中に導入される。このマイクロ波によりプラズマが励起され、ラジカルが生成される。この様に生成されたプラズマ処理時のウエハ温度は４００℃以下である。水素ガスが導入された場合、タングステンの酸化を抑制し、Ｓｉを酸化する選択性を有する。処理容器１１内でのマイクロ波励起によって生成された高密度プラズマは、シリコンウエハＷに酸化膜を形成させる。
上述したように、タングステンは約３００℃を超えると急速に酸化が始まる。本実施形態においては、タングステンについては３００℃以下のウエハ温度で、ＷＳｉについては、４００℃以下のウエハ温度でラジカル酸化処理されるので、タングステンは酸化されず、ポリシリコンが選択的に酸化される。
本実施形態において、水素ガスが導入される場合、酸素ガスと同時に導入されるが、水素ガスの流量比が多くなるほど、この雰囲気の還元性が増す。その結果、酸化される対象層の選択性が良くなる。従って、タングステンの酸化を防ぎつつポリシリコンのみを酸化させる選択性が向上する。なお、タングステン以外の他の高融点電極材料についても同様である。
以下、本発明の実施例について、半導体装置のＭＯＳトランジスタに形成されるゲート電極を例にとって説明する。
図２は、本発明の実施例においてゲート電極に、選択的に酸化膜が形成される様子を模式的に示すものである。図２（ａ）は、エッチング後のゲート電極１００を示している。１０１はシリコンウエハＷである。シリコンウエハ１０１には、Ｐ＋又はＮ＋がドープされウエル領域が形成されている。シリコンウエハ１０１上には、熱酸化処理により、ゲート酸化膜１０２が形成されている。ゲート酸化膜１０２上には、ＣＶＤによりポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）が形成される。ゲート電極１００の比抵抗を下げるために、高融点電極材料として、例えばタングステン層１０５（第二電極層）をポリシリコン上にスパッタリングにより形成する。なお、タングステン層１０５を形成する前に、その界面のシリサイド化を防止するために、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。この例では、窒化タングステンをバリア層１０４に用いている。タングステン層１０５の上に最上層には、エッチングマスクを兼ねた窒化シリコン層１０６を形成する。
その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行い、ゲート電極１００を形成する。この時、ゲート酸化膜１０２（絶縁膜）がエッチングされ、ゲート電極１００の側面及び下部は、剥き出しとなる。
剥き出しとなったゲート電極１００の側面及び下部には、プラズマ処理装置１０により、プラズマ酸化処理が行われる。これにより、酸化絶縁膜１０７が、シリコンウエハ１０１、ポリシリコン層１０３、窒化シリコン層１０６の表面に選択的に形成され、図２（ｂ）に示されるようなゲート電極１１０となる。このとき、タングステン層１０５及びバリア層１０４には、酸化膜は形成されない。
なお、タングステン層１０５に代えて、他の高融点電極材料、例えば、モリブデン、タンタル、チタン、それらのシリサイド、合金等を採用することができる。
図３（ａ）には、本実施例におけるプラズマ処理により、ＭＯＳトランジスタのゲート電極側面に酸化膜を形成したグート電極１１０を示す。この積層されたゲート電極は、ポリシリコン層１０３から窒化シリコン層１０６までが２５０ｎｍの厚さである。このときのシリコン基板温度は２５０℃で、処理時間は５０秒である。図３（ｂ）には、比較のために熱酸化によるものを示す。このとときのシリコン基板温度は４００℃、処理時間は１１０秒である。この図で明らかなように、処理温度が熱酸化では高いためにタングステンが飛散（欠落）してしまっていることが分かる。タングステン飛散により基板が汚染されている可能性もある。本実施例におけるシリコン基板温度２５０℃での酸化では、そうしたことがない。
図４の（ａ）、（ｂ）は、タングステン層１０５の酸化が、プラズマ酸化処理によりどのように変化したかを示している。低温２５０℃でのプラズマ酸化処理を、処理時間５０秒行った。酸素のラインプロファイルは、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定される。図４（ａ）は、プラズマ処理をする前の酸素ラインプロファイルの状態を示している。図２（ａ）のＡ−Ａ´断面に沿ってタングステン層１０５を観測している。また図４（ｂ）は、プラズマ処理後の酸素ラインプロファイルの状態を示している。図２（ｂ）のＢ−Ｂ´断面に沿って同様にタングステン層１０５を観測している。縦軸は、酸素の量に比例した発光強度を示す。横軸は、Ａ−Ａ´断面又はＢ−Ｂ´断面部分の長さを規格化した数値により表している。これらの結果より、タングステン層１０５の酸化膜は、プラズマ酸化処理の前後では、ほとんど変化しておらず、タングステン層１０５の酸化が極めて微少であることがわかる。
本実施例に基づく半導体装置のゲート電極において、プラズマ酸化処理前後のポリシリコン層１０３側面の酸化膜厚をＴＥＭにより観察した。その結果、エッチング処理したウェット洗浄後のゲート電極側面の酸化膜厚が約２．０ｎｍなのに対し、低温プラズマ酸化処理後のゲート電極側面の酸化膜厚は、約３．３ｎｍであった。すなわち、本実施例によれば、ポリシリコン層に酸化膜がしっかりと選択的に形成される。
上記の結果から、本実施例により、ポリシリコン層には選択的に酸化膜が形成され、タングステン層には酸化膜が追加的に形成されないことが分かる。また、時間と処理温度等の条件により、酸化膜の生成をコントロールすることができる。
剥き出しとなったＭＯＳトランジスタのゲート電極１００の側面に前記のプラズマ処理装置１０により、プラズマ酸化処理する際に水素ガスを加えても良い。こうすると、ラジカル酸化処理時に還元雰囲気が形成され、タングステンを酸化せずにポリシリコンだけをより酸化させる選択性が向上する。
図５は、水素ガスを導入する場合とその流量を変化させた場合に、タングステンがどの程度酸化されたかをＸＰＳ装置による表面分析で示している。縦軸はＷとＷＯ３のピーク強度であり、横軸は結合強度を示す。図中▲１▼、▲２▼、▲３▼はそれぞれ水素ガスを３０，２０，１０ｓｃｃｍの流量で導入した場合を示す。比較のため▲４▼にアルゴンと酸素のみの場合、▲５▼にＷの未処理（酸化処理）の場合を示す。▲１▼、▲２▼、▲３▼、▲４▼は、Ｓｉ基板上の酸化膜厚が同じで３ｎｍである。この結果から分かるように、タングステンのピークである３１〜３４付近の強度は、水素ガス流量が多いほど高い。一方で、酸化タングステンのピークである３５〜３９付近の強度は、▲４▼や▲５▼の水素ガスの無い処理方法で為されたものほど高い。これにより、水素ガスを入れてその流量が多いほどタングステンが酸化し難いことが分かる。
図６は、タングステンの薄膜をシリコン基板上に形成した試料を用意し、そのシート抵抗が、酸化処理方法に応じてどのように変化するかを測定した結果を示している。縦軸は、シート抵抗値を示し、単位はΩ／面積である。比較のために、未処理（Ａｓ−ｄｅｐｏ）及びアルゴンと酸素によるプラズマ酸化プロセスによるものも示す。Ａｒ／Ｏ２３．０ｎｍとは、アルゴンと酸素によりラジカルが生成されたプラズマ酸化処理を示し、そのＳｉ基板上での酸化膜厚が３ｎｍ相当のものを表す。同様にＡｒ／Ｏ２５．０ｎｍとは、アルゴンと酸素によりラジカルが生成されたプラズマ酸化処理を示し、そのＳｉ基板上での酸化膜厚が５ｎｍ相当のものを表す。また、Ａｒ／Ｏ２／Ｈ２３．０ｎｍとは、アルゴン、酸素及び水素によりラジカルが生成されたプラズマ酸化処理を示し、そのＳｉ基板上での酸化膜厚が３ｎｍ相当のものを表す。同様にＡｒ／Ｏ２／Ｈ２５．０ｎｍとは、アルゴン、酸素及び水素によりラジカルが生成されたプラズマ酸化処理を示し、そのＳｉ基板上での酸化膜厚が５ｎｍ相当のものを表す。なお、この例のＡｒ／Ｏ２／Ｈ２ガスの流量比は１０００／１０／１０である。
図６から分かるように、水素ガスをプラズマ酸化処理に導入すると、シート抵抗がＳｉ基板上での酸化膜厚にかかわらず低下し、より良くなっていることが分かる。すなわち、タングステンの表面が還元されて、酸化されるのを効果的に防止している。
図７は、シリコン基板上にプラズマ酸化により、３ｎｍの酸化膜を形成したときのタングステン薄膜のシート抵抗を、水素ガスの流量を変えて測定したものである。比較のためにＷの未処理（Ａｓ−ｄｅｐｏ）のシート抵抗値も記載されている。水素ガスの流量を増やすと、タングステンのシート抵抗値が低下している。すなわち、水素ガスの流量比を増やすことで酸化に対する選択性が向上する。水素ガスの流量比を変え、所定の流量比を見つけ出せれば、タングステンを酸化させずにポリシリコンを酸化する最適な条件を得ることができる。
以上、本発明の実施形態及び実施例について幾つかの例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲の示された技術的思想の範疇において変更可能なものである。例えば、ゲート電極は、ポリシリコンとタングステンを積層したものについて説明しているが、タングステン、他の高融点電極材料またはそれらのシリサイドだけからなる単層でもよい。また、トランジスタのゲート電極以外にも、タングステン層以外のポリシリコン等の層を選択的に酸化させる必要のある種々の半導体製造に適用可能である。
以上説明したように、プラズマ処理によってゲート電極等の表面を酸化処理するため、タングステン又はタングステンシリサイド層を酸化させずに、ポリシリコン等の他の層を選択的に酸化することが可能となる。
本発明に係る半導体装置の製造方法および半導体製造装置は、半導体装置の製造を行う半導体製造産業等において使用することが可能である。したがって、産業上の利用可能性を有する。

Claims (20)

  1. 半導体基板上に、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とを形成することによって所定の半導体装置を製造する方法において、
    前記半導体基板上に、前記タングステンを主成分とする膜とは異なる成分の膜からなる第１の層を形成する工程と、
    前記半導体基板上に、タングステンを主成分とする膜からなる第２の層を形成する工程と、
    プラズマ処理により、前記第１の層の露出面に酸化膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記半導体装置はトランジスタであり、前記第１の層及び第２の層によってゲート電極が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の層は、タングステン層又はタングステンシリサイド層であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記プラズマ処理は、前記第２の層がタングステン層の場合３００℃以下で行われ、前記第２の層がタングステンシリサイド層の場合４００℃以下で行われることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第１の層は、ポリシリコン層であることを特徴とする請求項１，２，２又は４記載の半導体装置の製造方法。
  6. 前記プラズマ処理の際に、酸素ガスと水素ガスとを所定の流量比で使用することを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記半導体装置はトランジスタであり、前記第１の層及び第２の層によってゲート電極が形成されることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記第２の層は、タングステン層又はタングステンシリサイド層であることを特徴とする請求項６又は７記載の半導体装置の製造方法。
  9. 前記プラズマ処理は、前記第２の層がタングステン層の場合３００℃以下で行われ、前記第２の層がタングステンシリサイド層の場合４００℃以下で行われることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記第１の層は、ポリシリコン層であることを特徴とする請求項６，７，８又は９記載の半導体装置の製造方法。
  11. 半導体基板上に形成されたタングステンを主成分とする膜とは異なる成分の膜からなる第１の層と、タングステンを主成分とする膜からなる第２の層とを含む半導体装置を製造する装置において、
    処理対象である半導体基板を収容する処理容器と、
    前記処理容器内にプラズマ処理に用いられるガスを供給するガス供給手段と、
    前記処理容器内でプラズマを生成すべくマイクロ波を導入する手段とを備え、
    プラズマ処理によって前記第１の層の露出面に選択的に酸化膜を形成することを特徴とする半導体製造装置。
  12. 前記半導体装置はトランジスタであり、前記第１の層及び第２の層によってゲート電極が形成されることを特徴とする請求項１１記載の半導体製造装置。
  13. 前記第２の層は、タングステン層又はタングステンシリサイド層であることを特徴とする請求項１１又は１２記載の半導体製造装置。
  14. 前記プラズマ処理は、前記第２の層がタングステン層の場合３００℃以下で行われ、前記第２の層がタングステンシリサイド層の場合４００℃以下で行われることを特徴とする請求項１３記載の半導体製造装置。
  15. 前記第１の層は、ポリシリコン層であることを特徴とする請求項１１，１２，１３又は１４記載の半導体製造装置。
  16. 前記ガス供給手段は、酸素ガスと水素ガスとを所定の流量比で導入することを特徴とする請求項１１記載の半導体製造装置。
  17. 前記半導体装置はトランジスタであり、前記第１の層及び第２の層によってゲート電極が形成されることを特徴とする請求項１６記載の半導体製造装置。
  18. 前記第２の層は、タングステン層又はタングステンシリサイド層であることを特徴とする請求項１６又は１７記載の半導体製造装置。
  19. 前記プラズマ処理は、前記第２の層がタングステン層の場合３００℃以下で行われ、前記第２の層がタングステンシリサイド層の場合４００℃以下で行われることを特徴とする請求項１８記載の半導体製造装置。
  20. 前記第１の層は、ポリシリコン層であることを特徴とする請求項１６，１７，１８又は１９記載の半導体製造装置。
JP2005504996A 2003-02-13 2004-02-13 半導体装置の製造方法および半導体製造装置 Pending JPWO2004073073A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003035075 2003-02-13
JP2003035075 2003-02-13
PCT/JP2004/001539 WO2004073073A1 (ja) 2003-02-13 2004-02-13 半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JPWO2004073073A1 true JPWO2004073073A1 (ja) 2006-06-01

Family

ID=32866288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005504996A Pending JPWO2004073073A1 (ja) 2003-02-13 2004-02-13 半導体装置の製造方法および半導体製造装置

Country Status (5)

Country Link
US (1) US20060003565A1 (ja)
JP (1) JPWO2004073073A1 (ja)
KR (1) KR100871465B1 (ja)
TW (1) TWI229368B (ja)
WO (1) WO2004073073A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005083795A1 (ja) * 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
KR100914542B1 (ko) * 2005-02-01 2009-09-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
JPWO2006098300A1 (ja) 2005-03-16 2008-08-21 株式会社日立国際電気 基板処理方法及び基板処理装置
KR100678632B1 (ko) * 2005-06-23 2007-02-05 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
KR100689679B1 (ko) * 2005-09-22 2007-03-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7439106B2 (en) * 2006-02-22 2008-10-21 Texas Instruments Incorporated Gate CD trimming beyond photolithography
KR100956705B1 (ko) * 2006-02-28 2010-05-06 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
WO2008086113A1 (en) * 2007-01-08 2008-07-17 Cypress Semiconductor Corporation Low temperature oxide formation
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100276764A1 (en) * 2009-05-04 2010-11-04 Yi-Jen Lo Semiconductor structure with selectively deposited tungsten film and method for making the same
KR20130043472A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 홀을 구비한 상변화 메모리 장치의 제조방법 및 반도체 장치의 제조방법
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
JP7465979B2 (ja) * 2020-03-10 2024-04-11 アプライド マテリアルズ インコーポレイテッド 選択的な酸化および簡略化された前洗浄

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JPH11168212A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体装置
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
JP3406265B2 (ja) * 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
WO2002073696A1 (fr) * 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
JP4209612B2 (ja) * 2001-12-19 2009-01-14 東京エレクトロン株式会社 プラズマ処理装置
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US20040070046A1 (en) * 2002-10-15 2004-04-15 Hiroaki Niimi Reliable dual gate dielectrics for MOS transistors
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JPH11168212A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体装置
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production

Also Published As

Publication number Publication date
TW200425230A (en) 2004-11-16
US20060003565A1 (en) 2006-01-05
TWI229368B (en) 2005-03-11
WO2004073073A1 (ja) 2004-08-26
KR100871465B1 (ko) 2008-12-03
KR20050091790A (ko) 2005-09-15

Similar Documents

Publication Publication Date Title
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
US8105958B2 (en) Semiconductor device manufacturing method and plasma oxidation treatment method
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
US8138103B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
JP4673063B2 (ja) プラズマ処理装置
JP2006135161A (ja) 絶縁膜の形成方法及び装置
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR100935380B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TW200531123A (en) Manufacturing method of semiconductor device, and plasma oxidation treatment method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419