TWI388004B - A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus - Google Patents

A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus Download PDF

Info

Publication number
TWI388004B
TWI388004B TW095103481A TW95103481A TWI388004B TW I388004 B TWI388004 B TW I388004B TW 095103481 A TW095103481 A TW 095103481A TW 95103481 A TW95103481 A TW 95103481A TW I388004 B TWI388004 B TW I388004B
Authority
TW
Taiwan
Prior art keywords
plasma
treatment
oxidation treatment
gas
layer
Prior art date
Application number
TW095103481A
Other languages
English (en)
Other versions
TW200727346A (en
Inventor
Masaru Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200727346A publication Critical patent/TW200727346A/zh
Application granted granted Critical
Publication of TWI388004B publication Critical patent/TWI388004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

半導體裝置的製造方法，電漿氧化處理方法及電漿處理裝置
本發明係關於一種包含使用電漿而處理半導體基板之製程之半導體裝置的製造方法及電漿氧化處理方法。
 [背景技術]
近來，由於LSI之高度積體化、高速度化之要求，因此，構成LSI之半導體元件之設計規則係越來越微細化。隨著這個而要求使用在DRAM或快閃記憶體等之電晶體之閘極電極之低電阻化。作為閘極電極係向來使用多結晶矽，但是，多結晶矽係有所謂薄片電阻變高之缺點發生。因此，作為電阻值變低、和氧化矽膜或矽本身間之密合性、加工性良好之金屬，係提議鎢等之高熔點金屬或者是其矽化物層積於多結晶矽層。具體地說，注目鎢聚矽化物(WSi/poly－Si之層積膜)或更低電阻之鎢多金屬閘極(W/WN/poly－Si之層積構造)。此外，鎢多金屬閘極之WN係用以防止鎢和多結晶矽間之反應之障蔽層(擴散防止層)。
但是，電晶體之閘極係一般按照井、閘極絕緣膜、閘極電極之順序而形成。為了形成閘極電極，因此，施行蝕刻處理。藉此而露出閘極電極中之多結晶矽層之側面，因此，在閘極電極施加電壓時，在該露出部分，產生電場集中，成為引起漏電流增大等之製品不良之原因。因此，必須進行將閘極電極中之多結晶矽之露出部分予以氧化而形成絕緣膜之氧化處理。
作為在閘極電極側面之多結晶矽層之露出部分來形成絕緣膜之氧化處理之方法係直到目前為止，一般採用在800℃以上之高溫來進行熱氧化處理之方法(例如專利文獻1)。但是，在進行熱氧化處理時，發生呈過剩地氧化多結晶矽層之邊緣部之現象(bird’s beak，鳥嘴物)，相對於平面方向而使得閘極絕緣膜之膜厚度變得不均勻，不容易對應於超微細之設計規則。
此外，用以減低閘極電極之薄片電阻所使用之鎢係在超過大約300℃時，鎢矽化物係在超過大約400℃時，急速地進行氧化，因此，在超過800℃之高溫而進行熱氧化處理時，也發生所謂氧化金屬層之間題。
專利文獻1：日本特開2000－269496號公報(申請專利範圍等)
 [發明之揭示]
為了解決前述熱氧化處理之間題，因此，檢討將藉由電漿密度高、低電子溫度電漿所造成之可低溫處理之RLSA(Radial Line Slot Antenna(輻射線溝槽天線))微波電漿予以利用之電漿處理裝置，適用在鎢聚矽化物或鎢多金屬閘極之氧化製程。
在藉由RLSA微波電漿所造成之氧化，能夠抑制金屬層之氧化，僅呈選擇性地氧化多結晶矽層，並且，也可以抑制鳥嘴物之形成。但是，在藉由RLSA微波電漿而進行氧化之狀態下，在氧化膜之厚度，產生偏差，而留下如何達到其均勻化之課題。
此外，在藉由RLSA微波電漿所造成之氧化之狀態下，過度地抑制鳥嘴物之形成，多結晶矽層之邊緣部之形狀係幾乎並無變化，因此，也判明有所謂呈銳角地殘留該部分而集中電場並且相反地增大漏電流之課題發生。
因此，本發明之目的係使用RLSA微波電漿，在半導體晶圓上之多結晶矽層，使膜厚度之差異變小，形成均勻之氧化膜。此外，本發明之其他目的係抑制過剩之鳥嘴物之形成，同時，使得多結晶矽層之邊緣部之氧化膜厚度呈適度地變厚，帶有圓形。
為了解決前述之課題，因此，如果藉由本發明之第1觀點的話，則提供一種半導體裝置的製造方法，對於至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體，藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理，氧化前述之多結晶矽層。
此外，如果藉由本發明之第2觀點的話，則提供一種半導體裝置的製造方法，包含：在半導體基板上，形成閘極絕緣膜之製程；在該閘極絕緣膜上，形成至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體之製程；對於前述之層積體進行蝕刻處理而形成閘極電極之製程；以及，藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理，呈選擇性地氧化前述閘極電極中之多結晶矽層之製程。
此外，如果藉由本發明之第3觀點的話，則提供一種半導體裝置的製造方法，對於至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體，藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，以處理氣體中之氫氣流量10~500 ml/min、氧氣流量10~500 ml/min及稀有氣體流量0~2000 ml/min，來進行電漿處理，氧化前述之多結晶矽層。
此外，如果藉由本發明之第4觀點的話，則提供一種半導體裝置的製造方法，包含：在半導體基板上，形成閘極絕緣膜之製程；在該閘極絕緣膜上，形成至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體之製程；對於前述之層積體進行蝕刻處理而形成閘極電極之製程；以及，藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，以處理氣體中之氫氣流量10~500 ml/min、氧氣流量10~500 ml/min及稀有氣體流量0~2000 ml/min，來進行電漿處理，呈選擇性地氧化前述閘極電極中之多結晶矽層之製程。
在前述之第1至第4觀點之任何一種，最好是處理壓力係400~1333 Pa，處理溫度係400~600℃。
此外，如果藉由本發明之第5觀點的話，則提供一種半導體裝置的製造方法，包含：在半導體基板上，形成閘極絕緣膜之製程；在該閘極絕緣膜上，形成至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體之製程；對於前述之層積體進行蝕刻處理而形成閘極電極之製程；藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度400~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之閘極電極，進行電漿處理之第1氧化處理製程；以及，藉由前述之電漿處理裝置，在處理壓力1.3~13.3 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之閘極電極，進行電漿處理之第2氧化處理製程。
在前述之第5觀點，最好是在前述之第1氧化處理製程和前述之第2氧化處理製程，處理氣體中之氫氣流量係10~500 ml/min，氧氣流量係10~500 ml/min以及稀有氣體流量係0~2000 ml/min，來進行處理。
可以在該狀態下，在前述之第1氧化處理製程，氧化前述多結晶矽層之側壁而形成氧化膜，同時，增加前述多結晶矽層之邊緣部之氧化膜厚度，在前述之第2氧化處理製程，能更增加前述多結晶矽層之側壁之氧化膜之膜厚度。
此外，最好是在前述第1氧化處理製程之所形成之氧化膜之膜厚度係3~5 nm，在前述第2氧化處理製程之所形成之氧化膜之膜厚度係10~15 nm。
在前述之第1至第5觀點之任何一種，最好是前述之半導體裝置係電晶體。
此外，最好是前述金屬層係鎢層或鎢矽化物層。
此外，如果藉由本發明之第6觀點的話，則提供一種電漿氧化處理方法，係藉由電漿而呈選擇性地氧化至少露出多結晶矽層和包含高熔點金屬之金屬層之被處理體中之前述多結晶矽層的電漿氧化處理方法，藉由以天線導入電磁波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理。
此外，如果藉由本發明之第7觀點的話，則提供一種電漿氧化處理方法，係藉由電漿而呈選擇性地氧化至少露出多結晶矽層和包含高熔點金屬之金屬層之被處理體中之前述多結晶矽層的電漿氧化處理方法，藉由以天線導入電磁波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333Pa、處理溫度250~800℃，以處理氣體中之氫氣流量10~500 ml/min、氧氣流量10~500 ml/min及稀有氣體流量0~2000 ml/min，來進行電漿處理。
在前述之第6或第7觀點，最好是處理壓力係400~1333 Pa，處理溫度係400~600℃。
此外，如果藉由本發明之第8觀點的話，則提供一種電漿氧化處理方法，係藉由電漿而呈選擇性地氧化至少露出以矽作為主成分之矽層和包含高熔點金屬之金屬層之被處理體中之前述矽層的電漿氧化處理方法，包含：藉由以天線導入電磁波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度400~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之被處理體，進行電漿處理之第1氧化處理製程；以及，藉由前述之電漿處理裝置，在處理壓力1.3~13.3 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之被處理體，進行電漿處理之第2氧化處理製程。
在前述之第8觀點，最好是前述之矽層係藉由多結晶矽、非結晶矽或摻雜導電體之矽而構成。此外，最好是在前述之第1氧化處理製程和前述之第2氧化處理製程，處理氣體中之氫氣流量係10~500 ml/min，氧氣流量係10~500 ml/min以及稀有氣體流量係0~2000 ml/min，來進行處理。
在該狀態下，可以在前述之第1氧化處理製程，氧化前述多結晶矽層之側壁而形成氧化膜，同時，增加前述多結晶矽層之邊緣部之氧化膜厚度，在前述之第2氧化處理製程，還增加前述多結晶矽層之側壁之氧化膜之膜厚度。
此外，最好是在前述第1氧化處理製程之所形成之氧化膜之膜厚度係3~5 nm，在前述第2氧化處理製程之所形成之氧化膜之膜厚度係10~15 nm。
此外，在前述之第6至第8觀點，最好是前述金屬層係鎢層或鎢矽化物層。
此外，如果藉由本發明之第9觀點的話，則提供一種控制程式，在電腦上，進行動作，在執行時，控制電漿處理裝置，而進行前述第1至第5觀點之任何一種半導體裝置的製造方法。
此外，如果藉由本發明之第10觀點的話，則提供一種電腦可讀取之記憶媒體，係記憶動作於電腦上之控制程式之電腦可讀取之記憶媒體，前述之控制程式係在執行時，控制電漿處理裝置，而進行前述第1至第5觀點之任何一種半導體裝置的製造方法。
此外，如果藉由本發明之第11觀點的話，則提供一種控制程式，在電腦上，進行動作，在執行時，控制電漿處理裝置，而進行前述第6至第8觀點之任何一種電漿氧化處理方法。
此外，如果藉由本發明之第12觀點的話，則提供一種電腦可讀取之記憶媒體，係記憶動作於電腦上之控制程式之電腦可讀取之記憶媒體，前述之控制程式係在執行時，控制電漿處理裝置，而進行前述第6至第8觀點之任何一種電漿氧化處理方法。
此外，如果藉由本發明之第13觀點的話，則提供一種電漿處理裝置，具備：產生電漿之電漿供應源；用以藉由前述之電漿而處理被處理體之可真空排氣之處理容器；以及，在前述之處理容器內而控制進行前述第6至第8觀點之任何一種電漿氧化處理方法之控制部。
如果藉由本發明的話，則可以在使用RLSA方式之電漿處理裝置之多結晶矽層之氧化，藉由控制處理壓力，而消除形成之氧化膜厚度之偏差，提高半導體晶圓面內之氧化膜厚度之均勻化。
此外，可以藉由除了處理壓力以外，還控制處理溫度、氣體比等之條件，而抑制過剩之鳥嘴物之形成，同時，在多結晶矽層之邊緣部，使其具有適當之圓形，抑制成為氧化處理對象之半導體裝置之漏電流，達到電氣特性之提升。
此外，在本發明，可以藉由使用RLSA方式之電漿處理裝置，而進行成為高密度電漿並且低電子溫度之處理，因此，能夠使得對於基板之損傷變小，形成良質之氧化膜。也就是說，就算是低溫處理，也使得多結晶矽層側壁之氧化膜變得緻密，膜質非常良好。
 [發明之最佳實施形態]
在以下，參考圖式，同時，就本發明之理想形態而進行說明。
第1圖係呈示意地顯示適合於本發明之電漿氧化處理方法之實施之電漿處理裝置之某一例子之剖面圖。該電漿處理裝置係構成藉由在具有複數個溝槽之平面天線、特別是RLSA(Radial Line Slot Antenna：輻射線溝槽天線)，導入微波至處理室內，產生電漿，而成為可以產生高密度且低電子溫度之微波電漿之RLSA微波電漿處理裝置，例如適當地使用在呈選擇性地氧化閘極電極之多結晶矽之側壁之處理。
該電漿處理裝置100係構成為氣密，具有接地之概略圓筒狀之處理室1。在處理室1之底壁1a之概略中央部，形成圓形之開口部10，在底壁1a，連通於該開口部10，設置朝向於下方呈突出之排氣室11。
在處理室1內，設置用以呈水平地支持成為被處理基板之晶圓W之由AlN等之陶瓷所構成之感受器2。該感受器2係藉著由排氣室11之底部中央開始延伸至上方之圓筒狀之由AlN等之陶瓷所構成之支持構件3而進行支持。在感受器2之外緣部，設置用以導引晶圓W之導引環圈4。此外，在感受器2，埋入電阻加熱型之加熱器5，該加熱器5係藉著由加熱器電源6進行供電而加熱感受器2，藉由該熱量而加熱成為被處理體之晶圓W。此時，例如可以在由室溫開始至800℃為止之範圍，控制處理之溫度。此外，在感受器2，配置熱電偶6a，藉由檢測感受器2之溫度，反饋至加熱器電源6，而進行溫度之控制。此外，在處理室1之內圍，設置由石英所構成之圓筒狀襯墊7。此外，為了在感受器2之外圍側，對於處理室1內，進行均勻之排氣，因此，呈環狀地設置具有許多排氣孔8a之擋板8，該擋板8係藉由複數個之支柱9而進行支持。
在感受器2，可相對於感受器2之表面呈突出隱沒地設置用以支持及升降晶圓W之晶圓支持插銷(並未圖示)。
在處理室1之側壁，設置形成環狀之氣體導入構件15，在該氣體導入構件15，連接氣體供應系統16。氣體導入構件15係在處理室1之內壁，具有呈均等地形成於水平方向之複數個之氣體噴出孔15a。此外，氣體導入構件係可以配置成為噴淋狀，也可以是噴嘴狀。該氣體供應系統16係具有例如Ar氣體供應源17、H2 氣體供應源18和O2 氣體供應源19，這些氣體係分別透過氣體線20而到達至氣體導入構件15，由氣體導入構件15開始導入至處理室1內。在各個氣體線20，設置質量流控制器21及其前後之開關閥22。此外，作為處理氣體係正如後面之敘述，可以使用其他之稀有氣體、例如Kr、He、Ne，Xe等之氣體，來取代Ar氣體，並且，也可以不包含稀有氣體。
在前述排氣室11之側面，連接排氣管23，在該排氣管23，連接包含高速真空幫浦之排氣裝置24。接著，藉由啟動該排氣裝置24，而使得處理室1內之氣體，均勻地排出至排氣室11之空間11a內，透過排氣管23而進行排氣。可以藉此而使得處理室1內，高速地減壓至既定之真空度、例如0.133Pa為止。
在處理室1之側壁，設置：用以在鄰接於電漿處理裝置100之搬送室(並未圖示)間而進行晶圓W之搬入搬出之搬出入口25以及開關該搬出入口25之閘閥26。
處理室1之上部係成為開口部，沿著該開口部之周邊部而設置環狀之支持部27。在該支持部27，透過密封構件29而呈氣密地設置介電體、例如由石英或Al2 O3 等之陶瓷所構成來透過微波之微波透過板28。因此，處理室1內係保持於氣密。
在微波透過板28之上方，設置圓板狀之平面天線構件31，而對向於感受器2。該平面天線構件31係繫止於處理室1之側壁上端。平面天線構件31係在例如對應於8英吋尺寸之晶圓W之狀態下，由直徑300~400 mm、厚度1~數mm(例如5 mm)之導電性材料所構成之圓板。此外，平面天線構件31係也可以配合於處理室1之形狀而例如形成為角板狀。具體地說，例如由表面電鍍銀或電鍍金之銅板或者是鋁板所構成，成為以既定之圖案來貫通許多之微波放射孔32(溝槽)所形成之構造。該微波放射孔32係例如正如第2圖所示，形成長溝狀，在典型上，相鄰接之微波放射孔32間係配置成為「T」字形，這些複數個之微波放射孔32係呈同心圓狀地進行配置。微波放射孔32之長度或配列間隔係配合於微波之波長(λ g)而進行決定，例如微波放射孔32之間隔係配置成為λ g/2或λ g。此外，在第2圖，藉由△r而顯示形成為同心圓狀之相鄰接之微波放射孔32間之間隔。此外，微波放射孔32係可以是圓形狀、圓弧狀等之其他形狀。此外，微波放射孔32之配置形態係並無特別限定，除了同心圓狀以外，也可以配置成為例如螺旋狀、放射狀。
在該平面天線構件31之上面，設置具有更加大於真空之介電率之延遲波材33。由在真空中之微波之波長變長來看的話，該延遲波材33係具有使放射之微波之波長變短而均勻且效率良好地調整電漿之功能。此外，分別密合平面天線構件31和微波透過板28之間以及延遲波材33和平面天線構件31之間，但是，也可以使其離開配置。
在處理室1之上面，設置例如由鋁或不銹鋼、銅等之金屬材所構成之屏蔽蓋體34而覆蓋這些平面天線構件31及延遲波材33。處理室1之上面和屏蔽蓋體34係藉由密封構件35而進行密封。藉由在屏蔽蓋體34，形成冷卻水流路34a，在這裡，藉由流通冷卻水，而冷卻屏蔽蓋體34、延遲波材33、平面天線31和微波透過板28。此外，屏蔽蓋體34係進行接地。
在屏蔽蓋體34之上壁中央，形成開口部36，在該開口部，連接導波管37。在該導波管37之端部，透過匹配電路38而連接微波產生裝置39。藉此而使得在微波產生裝置39所產生之例如頻率2.45 GHz之微波，透過導波管37，來傳送至前述之平面天線構件31。此外，作為微波之頻率係也可以使用835 GHz、1.98 GHz等。
導波管37係具有：由前述屏蔽蓋體34之開口部36開始延出至上方之剖面圓形狀之同軸導波管37a以及在該同軸導波管37a之上端部透過模式轉換器40而連接之延伸於水平方向之矩形導波管37b。矩形導波管37b和同軸導波管37a間之模式轉換器40係具有將藉由TE模式而傳播於矩形導波管37b內之微波來轉換成為TEM模式之功能。在同軸導波管37a之中心，延伸存在內導體41，該內導體41之下端部係連接及固定在平面天線構件31之中心。藉此而使得微波，透過同軸導波管37a之內導體41而均勻且效率良好地傳播至平面天線構件31。
電漿處理裝置100之各個構成部係成為連接在具備CPU之製程控制器50而進行控制之構造。在製程控制器50，連接：由製程管理者為了管理電漿處理裝置100而進行指令等之輸入操作等之鍵盤或者是使得電漿處理裝置100之稼動狀況成為可見化而進行顯示之顯示器等之所構成之使用者介面51。
此外，在製程控制器50，連接：用以藉由製程控制器50之控制而實現在電漿處理裝置100所執行之各種處理之控制程式(軟體)或者是將記錄處理條件資料等之製法予以儲存之記憶部52。
接著，配合於需要，藉著利用來自使用者介面51之指示等，由記憶部52來叫出任意之製法，執行於製程控制器50，而在製程控制器50之控制下，進行在電漿處理裝置100所要求之處理。此外，前述之控制程式或處理條件資料等之製法係也可以利用儲存於電腦可讀取之記憶媒體、例如CD－ROM、硬碟、軟碟、快閃記憶體等之狀態者或者是由其他之裝置開始透過例如專用線路而隨時地傳送來利用於線上操作。
像這樣構成之電漿處理裝置100係可以在800℃以下之低溫，對於底層膜等，來進行無損傷之電漿處理，同時，能夠使得電漿均勻性良好，實現製程處理之均勻性。
該電漿氧化處理裝置100係正如前面之敘述，可以適當地利用在閘極電極之多結晶矽層之氧化處理。作為閘極電極係向來正如第3A圖所示，使用在矽晶圓等之Si基板61上透過閘極絕緣膜62而形成多結晶矽層63者，但是，由於隨著LSI之高度積體化、高速度化之所造成之設計規則之微細化之要求，因此，要求閘極電極之側壁氧化之高精度控制及閘極電極之低電阻化，使用：正如第3B圖所示，在Si基板61上透過閘極絕緣膜62而形成多結晶矽層63並且在其上面形成鎢矽化物(WSi)層64之鎢矽化物構造，或者是正如第3C圖所示，在Si基板61上透過閘極絕緣膜62而形成多結晶矽層63並且形成鎢氮化物(WN)之障蔽層65和鎢(W)層66之使用在高速度元件而且使用電阻更加低之鎢多金屬閘極構造等之鎢(W)之閘極。此外，在第3A圖~第3C圖，圖號67係使用在蝕刻閘極電極時之例如由氮化矽(SiN)等之絕緣膜所構成之硬遮罩層，圖號68係藉由選擇性氧化而形成之氧化膜。
在藉由電漿處理裝置100而進行閘極電極之選擇性氧化處理時，首先打開閘閥26，由搬出入口25，將形成閘極電極之晶圓W，搬入至處理室1內，載置於感受器2上。
接著，由氣體供應系16之Ar氣體供應源17、H2 氣體供應源18和O2 氣體供應源19開始，以既定之流量，透過氣體導入構件15，而將Ar氣體、H2 氣體及O2 氣體，導入至處理室1內，維持於既定之處理壓力。作為此時之條件係最好是例如流量成為Ar氣體：0~2000 mL/min、H2 氣體：10~500 mL/min、O2 氣體：10~500 mL/min。在此，H2 氣體和O2 氣體之流量比(H2 /O2 )係可以成為1以上、最好是2以上、例如更加理想是2~8。在該狀態下，可以使得處理室內之處理壓力成為133.3~1333 Pa、處理溫度(作為晶圓溫度)成為250~800℃。可以藉此而在露出之多結晶矽上，進行氧化膜厚度之差異小之良好之氧化處理。此外，特別是能夠藉由以266.7~700Pa、更加理想是400~700 Pa之處理壓力，來選定250℃~800℃、更加理想是400~800℃之處理溫度(晶圓溫度)，而正如後面之敘述，抑制鳥嘴物之過剩之形成，同時，使得邊緣部之氧化膜厚度變厚，來減低閘極漏電流。此外，如果藉由前述之條件的話，則能夠抑制鎢之氧化，並且，進行多結晶矽之選擇性之氧化反應。
接著，使得來自微波產生裝置39之微波，經過匹配電路38而導引至導波管37。微波係依序地通過矩形導波管37b、模式轉換器40和同軸導波管37a而供應至平面天線構件31，由平面天線構件31開始，經過微波透過板28而放射至處理室1內之晶圓W之上方空間。微波係在矩形導波管37b內，藉由TE模式而進行搬送，該TE模式之微波係藉由模式轉換器40而轉換成為TEM模式，使得同軸導波管37a內，朝向至平面天線構件31而進行搬送。微波功率係最好是1500~5000 W。
藉著由平面天線構件31開始經過微波透過板28來放射至處理室1之微波，而在處理室1內，形成電磁場，H2 氣體、Ar氣體和O2 氣體係進行電漿化，藉由該電漿而呈選擇性地氧化露出於晶圓W之閘極電極之多結晶矽之側壁。該微波電漿係藉著由平面天線構件31之許多之微波放射孔32來放射微波，而成為概略5×101 1 ~1×101 3 /cm3 或者是這個以上之高密度之電漿，其電子密度成為0.7~2 eV程度，電漿密度之均勻性成為±5%以下。因此，具有所謂可以進行低溫且短時間之選擇性氧化處理而形成薄氧化膜並且離子等對於基底膜之電漿損傷變小、可以形成良質之氧化膜之優點。
此外，在包含第3B圖及第3C圖所示之鎢(W)之閘極電極之狀態下，像這樣，藉由高密度電漿，而在低溫、短時間並且以包含H2 之氣體配合，來進行多結晶矽之選擇性氧化處理，因此，可以極力地抑制由於鎢(W)之氧化所造成之WOx (WO3 、WO2 或WO)之昇華，進行極為高精度之處理。在此，作為氫抑制鎢之氧化之機構，係認為引起下列之化學式(1)及化學式(2)之反應。因此，能夠藉由以反應轉移至化學式(2)之H2 /O2 比值，來進行處理，而抑制鎢之氧化。
W＋3O＊ → WO3 ………(1) WO3 ＋3H＊ → W＋3OH＊ ………(2)
接著，以構成DRAM或快閃記憶體等之半導體裝置之MOS電晶體之閘極電極，作為例子，而說明藉由本發明之方法所造成之半導體裝置之製造製程。第4A圖~第4C圖係呈示意地顯示在閘極電極200呈選擇性地形成氧化膜68之狀態。第4A圖係顯示在蝕刻後之閘極電極200。圖號61係Si基板。
作為閘極電極200之製作順序係首先在Si基板61，形成摻雜p＋或N＋之井區域(擴散區域；並未圖示)，接著，藉由熱氧化處理等而形成閘極絕緣膜62(SiO2 )。在閘極絕緣膜62上，藉由CVD而形成多結晶矽膜，形成多結晶矽層63，在其上面，還由於為了使得閘極電極200呈高速度化而降低比電阻之目的，藉由成為高熔點電極材料之鎢，來形成鎢層66。可以在鎢層66之形成，利用例如CVD法或濺鍍法。也可以使用鎢矽化物(WSi)，來取代鎢層66。此外，在形成鎢層66前，在其界面，為了藉由W和Si間之相互擴散而產生矽化，來防止高電阻之WSi擴散，因此，預先在多結晶矽層63上，作為極薄之擴散障蔽層65，形成例如氮化層。在該例子，將鎢氮化物，使用在障蔽層65。此外，該氮化層係亦可以藉由使用NH3 、N2 或N2 和H2 之混合氣體等，氮化多結晶矽而形成。
在鎢層66上，形成氮化矽等之硬遮罩層67，並且，形成光阻膜(並未圖示)。
然後，藉由光微影，以光阻膜作為遮罩，而蝕刻硬遮罩層67，並且，以光阻膜＋硬遮罩層67或硬遮罩層67，作為遮罩，依序地蝕刻鎢層66、障蔽層65和多結晶矽層63，形成閘極電極200。藉由一連串之蝕刻處理，而在閘極電極200之側面，露出多結晶矽層63和鎢層66之側壁，並且，成為也蝕刻及除去閘極絕緣膜62之狀態。
對於像這樣形成之閘極電極200，正如第4B圖所示，藉由電漿處理裝置100，而進行控制，來使得氫氣和氧氣成為既定之流量比，同時，進行電漿氧化處理。
作為電漿氧化處理條件係為了氧化膜之晶圓W之面上之均勻性、特別是消除藉由閘極圖案之疏密所造成之多結晶矽層63側壁之氧化膜厚度之差異(疏密差)，因此，最好是處理於高壓。例如在6.7 Pa程度之低壓條件，電漿中之離子電位能變高，氧化反應成為以供應調整速率，相對地，例如認為若能夠在400 Pa以上之比較高壓條件，則以自由基作為主體之氧化種之存在變多，成為以反應調整速率，而無論於圖案之疏密，均能呈均等地進行氧化反應，確保氧化膜厚度之均勻性。
因此，例如可以使得處理室內之處理壓力成為133.3~1333 Pa(1~10 Torr)、最好是266.7 Pa以上、更加理想是400 Pa~700 Pa。作為處理氣體係最好是使用包含H2 氣體和O2 氣體之氣體，並且，可以包含由Ar、He、Xe、Kr等之所選出之稀有氣體。處理氣體流量係最好是Ar等之稀有氣體：0~2000 mL/min、H2 氣體：10~500 mL/min、O2 氣體：10~500 mL/min，具體地說，可以使用例如稀有氣體：1000 mL/min、H2 氣體：200 mL/min、O2 氣體：100 mL/min。
此外，處理溫度係作為晶圓W之溫度，可能成為250~800℃，正如後面之敘述，為了增加多結晶矽層63之邊緣部之氧化膜厚度，因此，最好是400~800℃、更加理想是400~600℃。
藉由以此種條件，進行電漿氧化處理，來使得氧化膜68呈選擇性且無關於閘極圖案之疏密而均勻地形成於多結晶矽層63之表面。在鎢層66和障蔽層65之側壁，並無形成氧化膜，成為第4C圖所示之閘極電極210。此外，也在Si基板及SiN表面，形成若干之氧化膜。即使是就形成其他之高熔點材料、例如鉬、鉭、鈦、這些之矽化物、氮化物、合金等之薄膜來取代鎢層66之閘極電極而言，也可以同樣地進行處理。
接著，就確認本發明之效果之試驗結果而進行說明。在晶圓W上，作為測試圖案係作成第5A圖所示之線&空間之蛇圖案TP。多結晶矽層63之幅寬係0.2 μ m，線間隔(空間)係6.8 μ m。第5B圖係顯示第5A圖之A－A’線箭視之剖面構造。Si基板61上之閘極絕緣膜62之膜厚係4~7 nm，多結晶矽層63之高度係150 nm。全邊緣長度係3.9×103 μ m，圖案面積係3.9×102 μ m2 。
對於該測試圖案TP，使用第1圖所示之電漿處理裝置100，改變處理壓力，實施多結晶矽層63之側壁氧化。處理壓力係6.7 Pa(50 mTorr)、133.3 Pa(1 Torr)、400 Pa(3 Torr)、667 Pa(5 Torr)。
設定電漿氧化處理之處理氣體之流量係Ar/O2 /H2 ＝1000/100/200 mL/min(sccm)，處理溫度(基板處理溫度)係250℃，對於電漿之供應功率係3.4 kW，處理時間係設定為使形成於多結晶矽層63側壁之氧化膜68之膜厚成為6 nm。
將氧化處理後之多結晶矽層63側壁之氧化膜68，分成測試圖案TP之開放部位Op和密集部位De，分別進行測定。此外，正如第5B圖所示，開放部位Op係測試圖案TP之線兩端附近之空間變多之稀疏部位，密集部位De係表示夾住於彎曲之測試圖案TP之線間之空間變少之密集部位。
在第6圖，顯示多結晶矽層63側壁之氧化膜68之膜厚度。由第6圖得知：在處理壓力6.7 Pa程度之低壓，在開放部位Op和密集部位De，於多結晶矽層63側壁之氧化膜68之膜厚度，有差別存在，密集部位De之氧化膜厚度變小。在處理壓力133.3 Pa，相當地改善膜厚差，在成為400 Pa以上時，開放部位Op和密集部位De之膜厚度係概略同等，達到氧化膜厚度之晶圓面內之均勻性。因此，用以達到氧化膜厚度之均勻化之處理壓力係可以成為133.3 Pa以上、最好是266.7 Pa以上、更加理想是400 Pa以上。
接著，對於第5圖之測試圖案TP，使用第1圖所示之電漿處理裝置100，改變處理溫度(基板處理溫度)，實施多結晶矽層66之側壁氧化。處理溫度係250℃、400℃、500℃、600℃。設定處理壓力係400 Pa(3 Torr)，電漿氧化處理之處理氣體之流量係Ar/O2 /H2 ＝1000/100/200 mL/min(sccm)，對於電漿之供應功率係3.4kW，處理時間係形成於多結晶矽層63側壁之氧化膜68之膜厚成為6 nm。該結果顯示於第7圖。
由第7圖而得知：在400 Pa之高壓條件，作為晶圓W之溫度係在250~600℃之處理溫度範圍，在開放部位Op和密集部位De所造成之多結晶矽層63之氧化膜厚度，並無辨認出有大差異。因此，認為在所謂確保多結晶矽層63側壁之氧化膜厚度之均勻性之方面，處理溫度係最好是250℃以上，由氧化膜質之觀點來看的話，則更加理想是400℃以上。此外，例如如果是400 Pa以上之高壓條件的話，則也確認對於處理溫度之依附性變少。
接著，將對於第5圖之測試圖案TP來使用第1圖所示之電漿處理裝置100而改變處理壓力來實施側壁之氧化之狀態下之氧化速度予以調查。處理壓力係133.3 Pa(1 Torr)、400 Pa(3 Torr)、667 Pa(5 Torr)、933 Pa(7 Torr)、1200 Pa(9 Torr)。
設定電漿氧化處理之處理氣體之流量係Ar/O2 /H2 ＝1000/100/200 mL/min(sccm)，處理溫度(基板處理溫度)係250℃或400℃，對於電漿之供應功率係3.4kW，處理時間係180秒鐘。將該結果顯示在第8圖。
由第8圖而得知：即使是250℃及400℃之任何一種處理溫度，也在400 Pa前後，得到最高之氧化速度，在由133.3開始至667 Pa程度，成為比較高之氧化速度。在超過667 Pa而還成為高壓時，逐漸地降低氧化速度。在綜合該第8圖和前述第6圖之結果時，作為氧化處理之壓力係最好是由66.7 Pa程度開始至超過1200 Pa之壓力範圍(例如1333 Pa程度為止)，在考慮氧化速度比較高、側壁之氧化膜厚度之均勻性之方面，理想之處理壓力範圍係133.3~800 Pa之範圍、最好是266.7 Pa~700 Pa程度、更加理想是400 Pa~700 Pa程度。
第9圖係顯示：在藉由電漿處理裝置100而在Si基板上進行氧化來使得閘極電極之多結晶矽之露出面成為6nm之氧化膜厚度後，藉由XPS分析裝置(X－Ray Photoelectron Spectroscopy Analysis(X射線光電子光譜分析))，對於位處在晶圓W之中間(中心)和邊緣(周邊)之閘極電極之鎢層66，進行表面分析之結果。此外，在同一圖，分別使得曲線A表示未處理(並無進行氧化之狀態)，曲線B表示中心，曲線C表示邊緣之測定結果。該試驗之Ar/O2 /H2 流量係1000/100/200mL/min(sccm)，處理壓力係400 Pa，處理溫度(作為晶圓溫度)係250℃，對於電漿之供應功率係3.4 kW。
由第9圖來看的話，則藉由鎢之氧化而產生之WOz (WO3 等)之波峰強度係在藉由曲線A所示之未處理時，成為最高。由此而得知：藉由在電漿處理裝置100，以本發明之氧化製程條件，對於基板進行電漿處理，則並非僅抑制WO3 之生成，即使是就在蝕刻處理中或蝕刻處理後而自然氧化表面所形成之氧化鎢而言，也進行還原。因此，如果藉由本發明之氧化製程條件的話，則確認可以防止鎢層66等之金屬之氧化同時呈選擇性地僅氧化多結晶矽層63。
接著，就鳥嘴物之控制而言，參考第10圖~第14圖，同時，進行說明。第10A圖~第10C圖係呈示意地顯示在氧化處理後之多結晶矽層63之邊緣部(角落部)70之形狀。首先，第10A圖係在邊緣部70並無形成鳥嘴物71之狀態，在該狀態，邊緣部70之形狀係成為銳角，因此，有由於電場集中而導致閘極漏電流之增加之狀態發生。
另一方面，第10B圖係形成鳥嘴物71之狀態，在多結晶矽層63和矽基板61之界面，擴散氧自由基(O＊ )或氧離子(O－ )等之活性氧化劑而進行氧化，成長氧化膜(閘極絕緣膜62)。此種鳥嘴物71係特別在熱氧化處理，容易顯著地形成。在本發明之理想之實施形態，正如第10C圖所示，可以成為多結晶矽層63之邊緣部70帶有些微之圓形之狀態、也就是形成小鳥嘴物72之狀態。如果是該狀態的話，則可以防止來自邊緣部70之漏電流之增加，同時，並無閘極氧化膜之增膜，得到也能夠對應於微細化之高可靠性之閘極電極。
正如前面之敘述，在藉由使用第1圖所示之電漿處理裝置100而進行之RLSA微波電漿所造成之氧化之狀態下，具有所謂能夠抑制在熱氧化處理來成為大問題之鳥嘴物之優點，但是，正如第10A圖所示，在完全沒有鳥嘴物時，容易集中電場之多結晶矽層63之邊緣部70之形狀變得銳利，相反地，有所謂增大漏電流之問題發生。因此，正如第10C圖所示，就用以控制多結晶矽層63之邊緣部70之形狀成為具有小鳥嘴物72之形狀之氧化條件而言，進行以下之檢討。
首先，對於第5A圖、第5B圖之測試圖案TP，使用第1圖所示之電漿處理裝置100，改變處理壓力，實施氧化處理。處理壓力係67 Pa(0.5 mTorr)、133.3 Pa(1 Torr)、400 Pa(3 Torr)、667 Pa(5 Torr)。設定在電漿氧化處理之處理氣體之流量係Ar/O2 /H2 ＝10o0/100/200 mL/min(sccm)，處理溫度(基板處理溫度)係600℃，對於電漿之供應功率係3.4 kW，處理時間係氧化膜厚度成為6 nm之時間。
在氧化處理後，按照常法而形成閘極電極，測定來自在施加－4V之電壓之狀態下之邊緣部70之漏電流。將該結果顯示在第11圖。此外，第11圖係在橫軸，得到處理壓力，在縱軸，得到邊緣部漏電流值。
由第11圖來看的話，則在處理壓力成為67 Pa之狀態下，顯示高漏電流值，但是，在處理壓力超過133.3 Pa時，漏電流係概略一定。由該結果而得知：為了抑制漏電流，因此，133.3 Pa以上之處理壓力係變得有效。
接著，使用第1圖所示之電漿處理裝置100，將處理壓力固定於400 Pa(3 Torr)，改變處理溫度(基板處理溫度)而進行處理，觀察多結晶矽層63之邊緣部70之形狀。設定在電漿氧化處理之處理氣體之流量係Ar/O2 /H2 ＝1000/100/200 mL/min(sccm)，對於電漿之供應功率係3.4 kW，處理時間係氧化膜厚度成為6nm之時間。
第12A圖係顯示未處理(也就是電漿氧化處理前之狀態)之閘極電極之剖面構造之TEM相片，第12B圖係顯示藉由在處理溫度250℃進行電漿氧化處理而形成氧化膜之閘極電極之剖面構造之TEM相片，第12C圖係顯示藉由在處理溫度400℃進行電漿氧化處理而形成氧化膜之閘極電極之剖面構造之TEM相片，第12D圖係顯示藉由在處理溫度500℃進行電漿氧化處理而形成氧化膜之閘極電極之剖面構造之TEM相片，以及第12E圖係顯示藉由在處理溫度600℃進行電漿氧化處理而形成氧化膜之閘極電極之剖面構造之TEM相片。得知在第12A圖之未處理，多結晶矽層63之邊緣部70之形狀係成為銳角，相對地，第12C圖之處理溫度成為400℃，因此，在多結晶矽層63之邊緣部70，僅有些微之鳥嘴物，第12E圖之處理溫度600℃，在邊緣部70，形成小鳥嘴物72。
此外，在前述之各種處理溫度來進行氧化後，按照常法而製作閘極電極，測定來自在施加－4V之電壓之狀態下之邊緣部70之漏電流。將該結果顯示在第13圖。由該第13圖而顯示：閘極漏電流係隨著處理溫度之升高而降低之傾向。
由以上之結果、也由鳥嘴物控制之觀點而顯示：最好是處理壓力133.3 Pa以上並且處理溫度400℃以上之條件，此外，藉由處理壓力400 Pa以上並且處理溫度400℃以上之條件而抑制活性氧化劑之擴散，形成適當之鳥嘴物，可以達到閘極漏電流之減低。
此外，也可以藉由使用第1圖之電漿處理裝置100，以例如133.3 Pa~1333 Pa、最好是400~700 Pa之高壓並且400~800℃之高溫條件，來對於多結晶矽層63進行電漿處理，將在側壁實施例如形成3~5 nm程度之氧化膜之第1氧化製程後、以1.3~13.3 Pa程度之比較低壓條件並且250~800℃之低溫溫度、在多結晶矽層63之側壁實施例如更加形成10~15 nm程度之氧化膜之第2氧化製程之2步驟處理予以進行，而抑制過剩之鳥嘴物之形成，同時，以充分之膜厚，來形成氧化膜。在2步驟處理之第2氧化製程，作為處理氣體係最好是使用例如Ar氣體：0~2000 mL/min、H2 氣體：10~500 mL/min、O2 氣體：10~500 mL/min之流量，此時之H2 和O2 之流量比(H2 /O2 )係可以成為1以上、最好是2以上、例如是2~8。
在此種2步驟處理，在進行於高壓之第1氧化處理製程，氧化速度比較遲緩，進行等方性之氧化處理，因此，能夠在多結晶矽層63之邊緣部70形成短的鳥嘴物。接著，在進行於低壓之第2氧化處理製程，氧化速度係更加快於第1氧化處理製程，容易進行至深度方向之氧化，因此，在第2氧化處理製程，也可以充分地確保閘極絕緣膜之氧化膜厚度。因此，可以藉由組合及實施這些條件呈不同之氧化步驟，而控制多結晶矽層63之邊緣部70之形狀，並且，也提高閘極絕緣膜之膜厚之均勻性。
但是，在具有藉由電漿氧化處理而在400℃程度之低溫來進行多結晶矽之氧化處理之閘極電極之高電壓電晶體，有所謂截止漏電流發生之問題。該現象係也發生在400℃程度之低溫之電漿氧化處理後而在850℃進行氮退火之狀態下。因此，本發明人們係調查該截止漏電流之原因。第14圖係顯示在處理溫度400℃裝入進行電漿氧化處理之閘極電極之電晶體之汲極電流－電壓曲線。正如該曲線所顯示的，得知：在低電壓區域，發生彎曲，結果，產生截止漏電流。
在更調查該彎曲之發生原因時，在發生彎曲之元件，正如第15A圖所示，確認沿著元件分離用之埋入絕緣膜80和不純物擴散區域81間之境界，存在偏在有硼之區域。在正常之狀態，正如第15B圖所示，硼係集中及存在於不純物擴散區域81，在和埋入絕緣膜80間之境界部分，幾乎不存在硼。
認為由於此種硼之移動而使得閘極電極之邊緣部附近之硼濃度變小，產生截止漏電流。推測此種硼之偏在化現象係因為在發生STI(Shallow Trench Isolation(淺槽隔離))之溝槽蝕刻時之蝕刻損傷或者是埋入絕緣膜80之密度不足之狀態，以來自後面之熱處理，加入高溫，而使得不純物擴散區域81之硼，沿著元件分離用之埋入絕緣膜80和不純物擴散區域81間之境界，進行移動所產生。
第16圖係顯示將具有改變電漿氧化處理條件而在多結晶矽電極形成氧化矽膜之閘極電極之電晶體之截止漏電流(Ido f f )予以測定之試驗結果之圖形。在該試驗，設定作為處理氣體係使用Ar/O2 /H2 ，其流量比Ar/O2 /H2 成為1000/100/200 mL/min(sccm)[H2 /O2 比＝2]或者是1000/50/400 mL/min(sccm)[H2 /O2 比＝8]，處理壓力成為6.7 Pa或399 Pa，處理溫度(晶圓溫度)成為400~800℃，對於電漿之供應功率成為3.4kW，處理時間係60~180秒鐘。
此外，為了進行比較，因此，也顯示在900℃進行濕式氧化處理之狀態下之截止漏電流之測定結果。
正如第16圖所示，確認在以高壓及氫氣氛之條件來進行電漿氧化處理時，比起以6.7 Pa之低壓來增加氫流量比之狀態，還能夠更加有效果地抑制汲極截止漏電流之發生。認為這個係由於藉著電漿氧化處理而抑制硼沿著元件分離用之埋入絕緣膜80來移動之現象之緣故。
正如以上，藉由使用第1圖之電漿處理裝置100，在高壓(例如133.3~1333 Pa)並且氫存在下(例如氫/氧比值(H2 /O2 )＝0.5~4程度)，對於多結晶矽層，進行氧化處理，而也得到能夠抑制截止漏電流之產生之效果。
在以上，敘述本發明之實施形態，但是，本發明係並非限制在前述之實施形態。也就是說，前述之實施形態係僅表示本發明之技術內容變得明確，而並非將本發明僅限定在此種之具體例而進行解釋，可以在本發明之精神和申請專利範圍之所敘述之範圍，進行各種之變更及實施。
例如作為閘極電極係並無限定在多結晶矽來層積鎢或鎢矽化物者，也可以適用在層積其他之高熔點電極材料或這些矽化物之構造之閘極電極。此外，作為電漿源係也可以使用ICP(感應結合型電漿)、反射波電漿、ECR電漿、磁控管電漿等。
此外，本發明之方法係除了電晶體之閘極電極以外，例如也可以適用在必須抑制金屬材料之氧化並且呈選擇性地氧化包含矽之材料之各種之半導體裝置之製造。
[產業上之可利用性]
本發明係可以適當地利用在電晶體等之各種半導體裝置之製造。
W(Wd)．．．晶圓
1．．．處理室
1a．．．底壁
2．．．感受器
3．．．支持構件
4．．．導引環圈
5．．．加熱器
6．．．加熱器電源
6a．．．TC(熱電偶)
7‧‧‧襯墊
8‧‧‧擋板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
11a‧‧‧空間
15‧‧‧氣體導入構件
15a‧‧‧氣體噴出孔
16‧‧‧氣體供應系統
17‧‧‧Ar氣體供應源
18‧‧‧H2 氣體供應源
19‧‧‧O2 氣體供應源
20‧‧‧氣體線
21‧‧‧質量流控制器
22‧‧‧開關閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬出入口
26‧‧‧閘閥
27‧‧‧支持部
28‧‧‧微波透過板
29‧‧‧密封構件
31‧‧‧平面天線構件
32．．．微波放射孔
33．．．延遲波材
34．．．屏蔽蓋體
34a．．．冷卻水流路
35．．．密封構件
36．．．開口部
37．．．導波管
37a．．．同軸導波管
37b．．．矩形導波管
38．．．匹配電路
39．．．微波產生裝置
40．．．模式轉換器
41．．．內導體
50．．．製程控制器
51．．．使用者介面
52．．．記憶部
61．．．Si－Sub(Si基板)
62．．．閘極絕緣膜
63．．．Poly－Si
64．．．Wsi
65．．．WN
66．．．W
67．．．SiN
68．．．氧化膜
70．．．邊緣部
71．．．鳥嘴物
72．．．小鳥嘴物
80．．．埋入絕緣膜
81．．．不純物擴散區域
100．．．電漿處理裝置
200．．．閘極電極
210．．．閘極電極
第1圖係顯示適合於本發明方法之實施之電漿處理裝置之某一例子之概略剖面圖。
第2圖係顯示平面天線構件之構造之圖面。
第3A圖係顯示由多結晶矽所構成之閘極電極之構造之圖面。
第3B圖係顯示包含W系膜之閘極電極之某一例子之構造之圖面。
第3C圖係顯示包含W系膜之閘極電極之其他例子之構造之圖面。
第4A圖係呈示意地顯示在電漿氧化處理前之閘極電極之圖面。
第4B圖係呈示意地顯示在電漿氧化處理中之閘極電極之圖面。
第4C圖係呈示意地顯示在電漿氧化處理後之閘極電極之圖面。
第5A圖係顯示擴大之測試圖案之概略構造之俯視圖。
第5B圖係第5A圖之A－A’線箭視之剖面圖。
第6圖係顯示氧化處理之壓力和氧化膜厚度之關係之圖形圖。
第7圖係顯示氧化處理之溫度和氧化膜厚度之關係之圖形圖。
第8圖係顯示氧化處理之氧化速度之圖面而顯示壓力和氧化膜厚度之關係之圖形圖。
第9圖係藉由使用XPS裝置之表面分析之所造成之鎢2p光譜之圖形圖。
第10A圖係顯示閘極電極多結晶矽層之邊緣部之形狀之示意圖而顯示並無形成鳥嘴物之狀態。
第10B圖係顯示閘極電極多結晶矽層之邊緣部之形狀之示意圖而顯示呈過剩地形成鳥嘴物之狀態。
第10C圖係顯示閘極電極多結晶矽層之邊緣部之形狀之示意圖而顯示呈適度地形成短鳥嘴物之狀態。
第11圖係顯示氧化處理壓力相對於來自多結晶矽層之邊緣部之漏電流之影響之圖形圖。
第12A圖係未作電漿氧化處理之多結晶矽層之邊緣部之TEM相片。
第12B圖係在250℃進行電漿氧化處理後之多結晶矽層之邊緣部之TEM相片。
第12C圖係在400℃進行電漿氧化處理後之多結晶矽層之邊緣部之TEM相片。
第12D圖係在500℃進行電漿氧化處理後之多結晶矽層之邊緣部之TEM相片。
第12E圖係在600℃進行電漿氧化處理後之多結晶矽層之邊緣部之TEM相片。
第13圖係顯示氧化處理溫度相對於來自多結晶矽層之邊緣部之漏電流之影響之圖形圖。
第14圖係顯示電晶體之汲極電流－電壓曲線之圖形圖。
第15A圖係電晶體之要部剖面圖而顯示在埋入絕緣膜之境界部分偏在有硼之狀態。
第15B圖係電晶體之要部剖面圖而顯示正常之狀態。
第16圖係顯示閘極電極之截止漏電流之測定結果之圖形圖。
W(Wd)．．．晶圓
1．．．處理室
1a．．．底壁
2．．．感受器
3．．．支持構件
4．．．導引環圈
5．．．加熱器
6．．．加熱器電源
6a．．．TC(熱電偶)
7．．．襯墊
8．．．擋板
8a．．．排氣孔
9．．．支柱
10．．．開口部
11．．．排氣室
11a．．．空間
15．．．氣體導入構件
15a．．．氣體噴出系
16．．．氣體供應系
17．．．Ar氣體供應源
18．．．H2 氣體供應源
19．．．O2 氣體供應源
20．．．氣體線
21．．．質量流控制器
22．．．開關閥
23．．．排氣管
24．．．排氣裝置
25．．．搬出入口
26．．．閘閥
27．．．支持部
28．．．微波透過板
29．．．密封構件
31．．．平面天線構件
32．．．微波放射孔
33．．．延遲波材
34．．．屏蔽蓋體
34a．．．冷卻水流路
35．．．密封構件
36．．．開口部
37．．．導波管
37a．．．同軸導波管
37b．．．矩形導波管
38．．．匹配電路
39．．．微波產生裝置
40．．．模式轉換器
41．．．內導體
50．．．製程控制器
51．．．使用者介面
52．．．記憶部
100．．．電漿處理裝置

Claims (19)

  1. 一種半導體裝置的製造方法，其特徵為：對於至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體，藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理，氧化前述之多結晶矽層。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具備：在半導體基板上，形成閘極絕緣膜之製程；在該閘極絕緣膜上，形成前述層積體之製程；及對於前述之層積體進行蝕刻處理而形成閘極電極之製程，然後，進行電漿處理，選擇性地氧化前述閘極電極中之多結晶矽層。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，處理壓力係400~1333 Pa，處理溫度係400~600℃。
  4. 一種半導體裝置的製造方法，其特徵為：包含：在半導體基板上，形成閘極絕緣膜之製程； 在該閘極絕緣膜上，形成至少將多結晶矽層和包含高熔點金屬之金屬層予以含有之層積體之製程；對於前述之層積體進行蝕刻處理而形成閘極電極之製程；藉由在具有複數個溝槽之平面天線來導入微波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度400~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之閘極電極，進行電漿處理之第1氧化處理製程；以及，藉由前述之電漿處理裝置，在處理壓力1.3~13.3 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之閘極電極，進行電漿處理之第2氧化處理製程。
  5. 如申請專利範圍第1，2，3或4項中任一項所記載之半導體裝置的製造方法，其中，在前述之第1氧化處理製程和前述之第2氧化處理製程，處理氣體中之氫氣流量係10~500 ml/min，氧氣流量係10~500 ml/min以及稀有氣體流量係0~2000 ml/min，來進行處理。
  6. 如申請專利範圍第4項所記載之半導體裝置的製造方法，其中，在前述之第1氧化處理製程，氧化前述多結晶矽層之側壁而形成氧化膜，同時，增加前述多結晶矽層之邊緣部之氧化膜厚度，在前述之第2氧化處理製程，更增加前述多結晶矽層之側壁之氧化膜之膜厚度。
  7. 如申請專利範圍第6項所記載之半導體裝置的製造 方法，其中，在前述第1氧化處理製程所形成之氧化膜之膜厚度係3~5 nm，在前述第2氧化處理製程之所形成之氧化膜之膜厚度係10~15 nm。
  8. 如申請專利範圍第1，2，3，4，6或7項中任一項所記載之半導體裝置的製造方法，其中，前述金屬層係鎢層或鎢矽化物層。
  9. 一種電漿氧化處理方法，係藉由電漿而呈選擇性地氧化：至少露出多結晶矽層和包含高熔點金屬之金屬層之被處理體中之前述多結晶矽層的電漿氧化處理方法，其特徵為：藉由以天線導入電磁波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理。
  10. 如申請專利範圍第9項之電漿氧化處理方法，其中，以前述處理氣體中之氫氣流量10~500 ml/min、氧氣流量10~500 ml/min及稀有氣體流量0~2000 ml/min，來進行前述電漿處理。
  11. 如申請專利範圍第9項所記載之電漿氧化處理方法，其中，處理壓力係400~1333 Pa，處理溫度係400~600℃。
  12. 一種電漿氧化處理方法，係藉由電漿而呈選擇性地氧化：至少露出以矽作為主成分之矽層和包含高熔點金屬之金屬層之被處理體中之前述矽層的電漿氧化處理方法，其特徵為：包含： 藉由以天線導入電磁波至處理室內而產生電漿之電漿處理裝置，在處理壓力133.3~1333 Pa、處理溫度400~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之被處理體，進行電漿處理之第1氧化處理製程；以及，藉由前述之電漿處理裝置，在處理壓力1.3~13.3 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，在前述之被處理體，進行電漿處理之第2氧化處理製程。
  13. 如申請專利範圍第12項所記載之電漿氧化處理方法，其中，前述之矽層係藉由多結晶矽、非結晶矽或摻雜有導電體之矽而構成。
  14. 如申請專利範圍第12項所記載之電漿氧化處理方法，其中，在前述之第1氧化處理製程和前述之第2氧化處理製程，處理氣體中之氫氣流量係10~500 ml/min，氧氣流量係10~500 ml/min以及稀有氣體流量係0~2000 ml/min，來進行處理。
  15. 如申請專利範圍第12項所記載之電漿氧化處理方法，其中，在前述之第1氧化處理製程，氧化前述多結晶矽層之側壁而形成氧化膜，同時，增加前述多結晶矽層之邊緣部之氧化膜厚度，在前述之第2氧化處理製程，更增加前述多結晶矽層之側壁之氧化膜之膜厚度。
  16. 如申請專利範圍第15項所記載之電漿氧化處理方法，其中，在前述第1氧化處理製程之所形成之氧化膜之膜厚度係3~5 nm，在前述第2氧化處理製程之所形成之氧 化膜之膜厚度係10~15 nm。
  17. 一種電漿處理裝置，其特徵為：具備：用以處理被處理體之可真空排氣之處理室；具有複數個溝槽而導入微波至前述處理室內來產生電漿之平面天線；以及，在前述之處理室內，進行控制，而進行對於至少露出多結晶矽層和包含高熔點金屬之金屬層之被處理體中之前述多結晶矽層，在處理壓力133.3~1333 Pa、處理溫度250~800℃，來使用至少包含氫氣和氧氣之處理氣體，進行電漿處理，呈選擇性地氧化前述之多結晶矽層之電漿氧化處理方法的控制部。
  18. 如申請專利範圍第9~16項中任何一項所記載之電漿氧化處理方法，其中，在前述處理氣體中，前述氫氣對氧氣的比為1~8。
  19. 如申請專利範圍第9~16項中任何一項所記載之電漿氧化處理方法，其中，前述金屬層係鎢層或鎢矽化物層。
TW095103481A 2005-02-01 2006-01-27 A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus TWI388004B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005024894 2005-02-01

Publications (2)

Publication Number Publication Date
TW200727346A TW200727346A (en) 2007-07-16
TWI388004B true TWI388004B (zh) 2013-03-01

Family

ID=36777119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103481A TWI388004B (zh) 2005-02-01 2006-01-27 A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus

Country Status (6)

Country Link
US (1) US7906440B2 (zh)
JP (1) JP5252913B2 (zh)
KR (1) KR100914542B1 (zh)
CN (1) CN101053083B (zh)
TW (1) TWI388004B (zh)
WO (1) WO2006082730A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
US20100029093A1 (en) * 2006-09-29 2010-02-04 Tokyo Electron Limited Plasma oxidizing method, plasma processing apparatus, and storage medium
KR101070568B1 (ko) * 2006-09-29 2011-10-05 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101089988B1 (ko) * 2006-09-29 2011-12-05 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체
US8043979B2 (en) * 2006-09-29 2011-10-25 Tokyo Electron Limited Plasma oxidizing method, storage medium, and plasma processing apparatus
KR100866935B1 (ko) * 2007-02-26 2008-11-04 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리장치 및 플라즈마처리방법
US8093157B2 (en) * 2007-07-03 2012-01-10 Mattson Technology, Inc. Advanced processing technique and system for preserving tungsten in a device structure
KR100942960B1 (ko) * 2007-11-01 2010-02-17 주식회사 하이닉스반도체 리닝 방지를 위한 반도체소자 및 그 제조 방법
KR102001228B1 (ko) * 2012-07-12 2019-10-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20140034632A1 (en) 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
CN103871859A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种形成侧墙氧化硅保护层的方法
JP6046757B2 (ja) * 2014-09-30 2016-12-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
US9698020B2 (en) * 2014-10-20 2017-07-04 Tokyo Electron Limited CMOS Vt control integration by modification of metal-containing gate electrodes
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置
JP7465979B2 (ja) * 2020-03-10 2024-04-11 アプライド マテリアルズ インコーポレイテッド 選択的な酸化および簡略化された前洗浄

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
JP2624736B2 (ja) * 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JP3136054B2 (ja) * 1994-08-16 2001-02-19 東京エレクトロン株式会社 プラズマ処理装置
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
JP2000269496A (ja) 1999-03-18 2000-09-29 Toshiba Corp 半導体装置の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP3505493B2 (ja) 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
JP3501715B2 (ja) * 2000-03-21 2004-03-02 シャープ株式会社 プラズマプロセス装置
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
KR20050004924A (ko) * 2001-03-12 2005-01-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
WO2004073073A1 (ja) * 2003-02-13 2004-08-26 Tokyo Electron Limited 半導体装置の製造方法および半導体製造装置
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
CN101053083A (zh) 2007-10-10
JPWO2006082730A1 (ja) 2008-06-26
TW200727346A (en) 2007-07-16
KR100914542B1 (ko) 2009-09-02
JP5252913B2 (ja) 2013-07-31
CN101053083B (zh) 2011-01-12
US20080146041A1 (en) 2008-06-19
WO2006082730A1 (ja) 2006-08-10
US7906440B2 (en) 2011-03-15
KR20070083509A (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US7825018B2 (en) Plasma oxidation method and method for manufacturing semiconductor device
US8006640B2 (en) Plasma processing apparatus and plasma processing method
TWI487027B (zh) Plasma oxidation treatment method
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP4906659B2 (ja) シリコン酸化膜の形成方法
JP2008091409A (ja) シリコン酸化膜の形成方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TW201303999A (zh) 電漿處理方法及元件分離方法
TWI482220B (zh) Method and device for forming silicon oxide film

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees