KR101089988B1 - 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 - Google Patents

플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 Download PDF

Info

Publication number
KR101089988B1
KR101089988B1 KR1020097006327A KR20097006327A KR101089988B1 KR 101089988 B1 KR101089988 B1 KR 101089988B1 KR 1020097006327 A KR1020097006327 A KR 1020097006327A KR 20097006327 A KR20097006327 A KR 20097006327A KR 101089988 B1 KR101089988 B1 KR 101089988B1
Authority
KR
South Korea
Prior art keywords
plasma
high frequency
processing
oxide film
silicon
Prior art date
Application number
KR1020097006327A
Other languages
English (en)
Other versions
KR20090058000A (ko
Inventor
도시히코 시오자와
요시로 가베
다카시 고바야시
히카루 아다치
주니치 기타가와
노부히코 야마모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090058000A publication Critical patent/KR20090058000A/ko
Application granted granted Critical
Publication of KR101089988B1 publication Critical patent/KR101089988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

플라즈마 산화 처리 방법은 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함한다.

Description

플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체{PLASMA OXIDIZING METHOD, PLASMA PROCESSING APPARATUS, AND STORAGE MEDIUM}
본 발명은 플라즈마 산화 처리 방법에 관한 것으로서, 상세하게는 예를 들면, 각종 반도체 장치의 제조 과정에서 절연막으로서의 실리콘 산화막을 형성하는 경우 등에 적용 가능한 플라즈마 산화 처리 방법에 관한 것이다．
각종 반도체 장치의 제조 과정에서는 예를 들면 트랜지스터의 게이트 절연막 등의 절연막으로서 SiO2 등의 실리콘 산화막의 형성이 실행되고 있다. 이러한 실리콘 산화막을 형성하는 방법으로서는 산화로(酸化爐)나 RTP(Rapid Thermal Process) 장치를 이용하는 열산화 처리가 이용되고 있다. 예를 들면, 열산화 처리의 하나인 산화로에 의한 웨트 산화 처리에서는 800℃ 초과의 온도로 실리콘 기판을 가열하고, 산소와 수소를 연소시켜 수증기(H2O)를 생성하는 WVG(Water Vapor Generator) 장치를 이용하여 수증기(H2O)의 산화 분위기에 노출시키는 것에 의해 실리콘 표면을 산화시켜 실리콘 산화막을 형성한다.
열산화 처리는 양질의 실리콘 산화막을 형성할 수 있는 방법이라고 고려되고 있다. 그러나, 800℃ 초과의 고온에 의한 처리가 필요하기 때문에, 서멀 버짓(thermal budget)이 증대하고, 열응력에 의해서 실리콘 기판에 왜곡 등을 발생시켜 버린다는 문제가 있다.
이에 대해, 처리온도가 400℃ 전후이기 때문에, 열산화 처리에 있어서의 서멀 버짓의 증대나 기판의 왜곡 등의 문제를 회피할 수 있는 기술로서, 아르곤 가스와 산소 가스를 포함하고, 산소의 유량비율이 약 1%의 처리 가스를 이용하고, 133.3 Pa의 챔버내 압력에서 형성된 마이크로파 여기 플라즈마를 이용하여, 실리콘을 주성분으로 하는 전자 디바이스의 표면에 작용시켜 산화 처리를 실행하는 것에 의해, 막두께의 컨트롤이 용이하고 양질의 실리콘 산화막을 형성할 수 있는 산화막 형성 방법이 제안되어 있다(예를 들면, WO2001/69673호).
처리압력 133.3 Pa 정도, 처리 가스중의 O2유량 1%의 조건(설명의 편의상, 「저압력, 저산소 농도 조건」이라 함)으로 플라즈마 처리를 실행한 경우, 예를 들면, 피처리체 표면에 형성된 홈, 라인 및 스페이스 등의 패턴에 소밀(疎密)이 있는 경우에는 패턴이 소한 부위와 밀한 부위에서 실리콘 산화막의 형성 속도에 차가 생겨 버려, 균일한 막두께로 실리콘 산화막을 형성할 수 없는 경우가 있다. 실리콘 산화막의 막두께가 부위에 따라 다르면, 이것을 절연막으로서 이용하는 반도체 장치의 신뢰성을 저하시키는 하나의 원인이 된다.
이것을 피하기 위해, 처리압력 667 Pa 정도, 처리 가스중의 O2유량 25% 정도 의 조건(설명의 편의상,「고압력, 고산소 농도 조건」이라 함)에서 플라즈마 산화 처리를 실행한 경우, 요철을 갖는 표면에 실리콘 산화막을 형성하면, 밀한 부분의 산화 레이트가 저하할 뿐만 아니라, 볼록부 상단의 코너부가 충분히 라운딩(rounding)되지 않고, 그 부위로부터의 전계 집중에 의한 리크 전류의 발생이나, 실리콘 산화막의 응력에 의한 크랙의 발생이 염려된다.
즉, 플라즈마 산화 처리에 의해서 실리콘 산화막을 형성하는 경우에, 패턴의 소밀에 관계없이 균일한 막두께를 얻는 동시에, 볼록부 상단의 코너부를 라운딩시키는 것이 요망되고 있다.
또한, 산화막에 요구되는 전기 특성으로서, TZDB(순간 절연 파괴) 특성과, TDDB(경시 절연 파괴) 특성의 2개가 있지만, 이들 2개의 절연 특성의 양쪽에 대해 양호한 것이 요망되고 있다.
본 발명의 목적은 패턴의 소밀에 의한 막두께차를 발생시키지 않고, 패턴의 볼록부의 상단부의 코너부를 라운딩하고, 균일한 막두께로 실리콘 산화막을 형성하는 것이 가능한 플라즈마 산화 처리 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 TZDB(순간 절연 파괴) 특성과 TDDB(경시 절연 파괴) 특성이 모두 우수한 실리콘 산화막을 형성하는 것이 가능한 플라즈마 산화 처리 방법을 제공하는 것에 있다.
본 발명의 제 1 관점에 의하면, 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 제공된다.
상기 제 1 관점에 있어서, 처리 가스중의 산소의 비율이 10%이상이고 또한 처리압력이 266 Pa이상 1333 Pa이하의 조건에서 플라즈마를 형성하는 것이 바람직하다.
상기 고주파 전력의 출력은 피처리체의 면적당 0.015 ~ 5 W/㎠로 할 수 있다. 또한, 상기 고주파 전력의 주파수는 300 ㎑ ~ 60 ㎒로 할 수 있다.
또한, 상기 플라즈마로서, 상기 처리 가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 상기 처리실내에 도입되는 마이크로파에 의해서 형성되는 마이크로파 여기 플라즈마를 적용할 수 있다.
본 발명의 제 2 관점에 의하면, 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과, 복수의 슬롯을 갖는 평면 안테나로부터 상기 처리실내에 마이크로파를 방사하는 동시에, 상기 처리실내에 산소를 포함하는 처리 가스를 도입하여, 처리 가스중의 산소의 비율이 10% 이상이고 또한 처리압력이 266 Pa 이상 1333 Pa 이하의 조건에서 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 바이어스를 공급하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 제공된다.
상기 제 2 관점에 있어서, 형성된 실리콘 산화막의 TZDB(순간 절연 파괴) 특성 및 TDDB(경시 절연 파괴) 특성이 모두 원하는 값으로 되도록 상기 고주파 바이어스를 제어할 수 있다.
또한, 상기 고주파 전력의 출력은 피처리체의 면적당 0.015 ~ 5 W/㎠로 할 수 있다. 또한, 상기 고주파 전력의 주파수는 300 ㎑ ~ 60 ㎒로 할 수 있다.
상기 제 1, 제 2 관점에 있어서, 피처리체의 표면에 요철 패턴을 갖는 경우에 바람직하다. 또한, 상기 처리 가스중의 산소의 비율이 10 ~ 50%인 것이 바람직하다. 또한, 상기 처리 가스는 수소를 0.1 ~ 10%의 비율로 포함하는 것이 바람직하다. 또한, 처리온도가 200 ~ 800℃인 것이 바람직하다.
또한, 피처리체의 표면에, 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 경우에 유효하다.
또한, 상기 요철 패턴의 볼록부 상단의 코너에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.9이상으로 되도록 실리콘 산화막을 형성하는 것이 바람직하다.
본 발명의 제 3 관점에 의하면, 표면에 실리콘이 노출되는 피처리체에 고주파 바이어스를 인가하는 것과, 상기 고주파 바이어스를 인가하면서 산소를 포함하는 처리 가스의 플라즈마를 생성하여, 해당 플라즈마에 의해 피처리체의 실리콘을 산화해서 실리콘 산화막으로 하는 것을 포함하고, 피처리체에 고주파 바이어스를 인가할 때에, 고주파 바이어스의 파워 밀도를 0.015 ~ 5 W/㎠로 하는 플라즈마 산화 처리 방법이 제공된다.
본 발명의 제 4 관점에 의하면, 피처리체가 수용되는 처리용기와, 상기 처리용기내에 산소를 포함하는 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리용기내를 진공 배기하는 배기 기구와, 상기 처리용기에 상기 처리 가스의 플라즈마를 생성시키는 플라즈마 생성 기구와, 상기 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재한 상태에서, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것이 실행되도록 제어하는 제어부를 구비하는 플라즈마 처리 장치가 제공된다.
본 발명의 제 5 관점에 의하면, 컴퓨터상에서 동작하고, 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 실행되도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 따르면, 피처리체를 탑재하는 탑재대에 고주파 전력을 공급하고, 피처리체에 바이어스 전압을 인가하면서 플라즈마를 형성하여, 예를 들면 요철 패턴을 갖는 피처리체 표면의 실리콘을 산화하는 것에 의해, 패턴의 소밀에 의한 막두께차를 억제하고 볼록부 상단의 코너부를 라운딩시켜, 챠지업 데미지(charge-up damage)를 억제하면서, 높은 산화 레이트로 요철 패턴을 갖는 실리콘 표면에 균일한 막두께의 실리콘 산화막을 형성할 수 있다.
또한, 본 발명에 따르면, 탑재대에 고주파 바이어스를 공급하면서, 복수의 슬롯을 갖는 평면 안테나로부터 상기 처리실내에 마이크로파를 방사하는 동시에, 상기 처리실내에 산소를 포함하는 처리 가스를 도입하여, 처리 가스중의 산소의 비율이 10%이상이고 또한 처리압력이 266 Pa 이상 1333 Pa 이하의 조건에서 플라즈마를 형성하고, 그 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것에 의해, TZDB(순간 절연 파괴) 특성과, TDDB(경시 절연 파괴) 특성을 모두 양립시킬 수 있고, 전기적 신뢰성이 높은 실리콘 산화막을 형성할 수 있다.
따라서, 본 발명의 방법에 의해 얻어지는 실리콘 산화막을 절연막으로서 사용하는 반도체 장치에 양호한 전기적 특성을 부여할 수 있는 동시에, 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명 방법의 실시에 적합한 플라즈마 처리 장치의 일예를 나타내 는 개략 단면도.
도 2는 평면 안테나판의 구조를 나타내는 도면.
도 3은 플라즈마에 랭뮤어 프로브(Langmuir probe)를 삽입해서 인가 전압을 스위핑(sweeping)한 경우의 일반적인 전류-전압 특성을 나타내는 도면.
도 4는 바이어스 파워를 변화시킨 경우의 전류-전압 특성을 나타내는 도면.
도 5는 바이어스 파워 밀도와 플라즈마의 전자 온도의 관계를 나타내는 도면.
도 6은 본 발명을 STI에 의한 소자분리에 적용한 경우의 공정을 나타내는 도면.
도 7은 패턴이 형성된 웨이퍼 표면 부근의 종단면을 나타내는 모식도.
도 8은 실리콘 산화막의 막두께비와 고주파 파워 밀도의 관계를 나타내는 그래프.
도 9는 실리콘 산화막의 막두께비와 고주파 파워 밀도의 관계를 나타내는 그래프.
도 10은 바이어스의 주파수가 400 ㎑, 13.56 M㎐의 경우의 소부에 있어서의 고주파 바이어스 파워와 코너 막두께비의 관계를 나타내는 도면.
도 11은 바이어스의 주파수가 400 ㎑, 13.56 M㎐의 경우의 밀부에 있어서의 고주파 바이어스 파워와 코너 막두께비의 관계를 나타내는 도면.
도 12는 바이어스의 주파수가 400 ㎑인 경우의 소부와 밀부에 있어서의 고주파 바이어스 파워와 코너 막두께비의 관계를 나타내는 도면.
도 13은 바이어스의 주파수가 13.56 ㎒인 경우의 소부와 밀부에 있어서의 고주파 바이어스 파워와 코너 막두께비의 관계를 나타내는 도면.
도 14는 TZDB시험의 결과를 나타내는 도면.
도 15는 고주파 바이어스의 파워와 Qbd의 값의 관계를 주파수마다 나타내는 도면.
도 16은 고주파 바이어스의 파워와 △Ege의 값의 관계를 주파수마다 나타내는 도면.
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대해 설명한다. 도 1은 본 발명의 실리콘 산화막의 형성 방법의 실시에 적합한 플라즈마 처리 장치의 일예를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치는 복수의 슬롯을 갖는 평면 안테나, 특히 래디얼 라인 슬롯 안테나(Radial Line S1ot Antenna; RLSA)로 처리실내에 마이크로파를 도입해서 플라즈마를 발생시키는 것에 의해, 고밀도이고 또한 저전자 온도의 마이크로파 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있고, 예를 들면, 트랜지스터의 게이트 절연막을 비롯한 각종 반도체 장치에 있어서의 절연막의 형성에 바람직하게 이용된다.
이 플라즈마 처리 장치(100)는 기밀하게 구성되고, 접지된 대략 원통형상의 챔버(1)를 갖고 있다. 챔버(1)의 바닥벽(1a)의 대략 중앙부에는 원형의 개구부(10) 가 형성되어 있고, 바닥벽(1a)에는 이 개구부(10)와 연통하고, 아래쪽을 향해 돌출된 배기실(11)이 마련되어 있다.
챔버(1)내에는 피처리 기판인 반도체 웨이퍼(이하,「웨이퍼」라 함)(W)를 수평으로 지지하기 위한 AlN 등의 세라믹스로 이루어지는 서셉터(탑재대)(2)가 마련되어 있다. 이 서셉터(2)는 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장하는 원통형상의 AlN 등의 세라믹스로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 서셉터(2)의 바깥가장자리부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(4)이 마련되어 있다. 또한, 서셉터(2)에는 저항 가열형의 히터(5)가 매립되어 있고, 이 히터(5)는 히터 전원(6)으로부터 급전되는 것에 의해 서셉터(2)를 가열하고, 그 열로 피처리체인 웨이퍼(W)를 가열한다. 이 때, 예를 들면 실온에서 800℃까지의 범위에서 처리 온도가 제어 가능하게 되어 있다.
또한, 서셉터(2)에는 매칭 회로(60)를 거쳐서 바이어스용의 고주파 전원(61)이 접속되어 있다. 구체적으로는 서셉터(2)에 전극(62)이 매설되어 있고, 이 전극(62)에 고주파 전원(61)이 접속되어 고주파 전력을 공급할 수 있도록 구성되어 있다. 이 전극(62)은 AlN 세라믹스재의 열팽창 계수와 동등 또는 그것에 가까운 값을 갖는 도전체, 예를 들면 몰리브덴, 텅스텐 등의 도전성 재료에 의해, 예를 들면 그물코형상, 격자형상, 소용돌이형상 등으로 형성되어 있다.
이 고주파 전원(61)으로부터 소정의 주파수, 예를 들면 300 ㎑ ~ 60 ㎒, 바람직하게는 400 ㎑ ~ 27 ㎒, 웨이퍼의 면적당 예를 들면 0.015 ~ 11.5 W/㎠, 바람직하게는 0.015 ~ 5 W/㎠의 파워 밀도, 5 ~ 3600 W의 파워의 고주파 전력이 인가된 다.
서셉터(2)에는 웨이퍼(W)를 지지해서 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 서셉터(2)의 표면에 대해 돌출 함몰 가능하게 마련되어 있다.
챔버(1)의 내주에는 석영으로 이루어지는 원통형상의 라이너(7)가 마련되어 있다. 또한, 서셉터(2)의 외주측에는 챔버(1)내를 균일하게 배기하기 위해, 다수의 배기 구멍(8a)을 갖는 석영제의 배플 플레이트(8)가 환상으로 마련되고, 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.
챔버(1)의 측벽에는 환상을 이루는 가스 도입 부재(15)가 마련되어 있고, 균등하게 가스 방사 구멍이 형성되어 있다. 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 가스 도입 부재는 샤워 형상으로 배치해도 좋다. 이 가스 공급계(16)는 예를 들면, Ar 가스 공급원(17), O2 가스 공급원(18), H2 가스 공급원(19)을 갖고 있으며, 이들 가스가 각각 가스 라인(20)을 거쳐서 가스 도입 부재(15)에 이르고, 가스 도입 부재(15)의 가스 방사 구멍으로부터 챔버(1)내에 균일하게 도입된다. 가스 라인(20)의 각각에는 매스플로 컨트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 또, Ar 가스 대신에 다른 희가스, 예를 들면 Kr, He, Ne, Xe 등의 가스를 이용해도 좋고, 또한 후술하는 바와 같이 산화 가스 100%의 경우에는 희가스는 포함하지 않아도 좋다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그리고, 이 배기 장치(24)를 작동시키는 것에 의해 챔버(1)내의 가스가 배기실(11)의 공간(11a)내로 균일하게 배출되고, 배기관(23)을 거쳐서 배기된다. 이것에 의해, 챔버(1)내를 예를 들면 0.133 Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입 반출을 실행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부의 둘레가장자리부를 따라 링형상의 지지부(27)가 마련되어 있다. 이 지지부(27)에 유전체, 예를 들면 석영이나 Al2O3 등의 세라믹스로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(28)이 시일 부재(29)를 거쳐서 기밀하게 마련되어 있다. 따라서, 챔버(1)내는 기밀하게 유지된다.
마이크로파 투과판(28)의 위쪽에는 서셉터(2)와 대향하도록, 원판형상의 평면 안테나판(31)이 마련되어 있다. 이 평면 안테나판(31)은 챔버(1)의 측벽 상단에 걸어 고정되어 있다. 평면 안테나판(31)은 예를 들면 8인치 사이즈의 웨이퍼(W)에 대응하는 경우에는 직경이 300 ~ 400 ㎜, 두께가 0.1 ~ 수 ㎜(예를 들면 1 ㎜)의 도전성 재료로 이루어지는 원판이다. 구체적으로는 예를 들면 표면이 은 또는 금 도금된 동판 또는 알루미늄판으로 이루어지고, 다수의 마이크로파 방사 구멍(슬롯)(32)이 소정의 패턴으로 관통해서 형성된 구성으로 되어 있다. 니켈판이나 스테인리스 강판이어도 좋다. 마이크로파 방사 구멍(32)은 예를 들면 도 2에 나타내는 바와 같이, 긴 형상을 이루는 것이 쌍을 이루고, 전형적으로는 쌍을 이루는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되고, 이들 쌍이 복수, 동심원형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라 결정되고, 예를 들면 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg로 되도록 배치된다. 또, 도 2에 있어서는 동심원형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 △r로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은 원형상, 원호형상 등의 다른 형상이어도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특히 한정되지 않으며, 동심원형상 이외에, 예를 들면, 나선형상, 방사상으로 배치할 수도 있다.
이 평면 안테나판(31)의 상면에는 진공보다도 큰 1이상의 유전율을 갖는 유전체 재료, 예를 들면 석영으로 이루어지는 지파재(遲波材)(33)가 마련되어 있다. 지파재(33)는 폴리데트라플루오로에틸렌, 폴리이미드 등의 수지로 구성되어 있어도 좋다. 이 지파재(33)는 진공중에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 해서 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나판(31)과 마이크로파 투과판(28)의 사이, 또한 지파재(33)와 평면 안테나판(31)의 사이는 각각 밀착시켜서 배치할 수도 있지만, 이간시켜서 배치해도 좋다.
챔버(1)의 상면에는 이들 평면 안테나판(31) 및 지파재(33)를 덮도록, 예를 들면 알루미늄이나 스테인리스강, 구리 등의 금속재로 이루어지는 실드 덮개(34)가 마련되어 있다. 실드 덮개(34)는 도파로의 일부로서 기능하고, 마이크로파를 방사상으로 균일하게 전파시킨다. 챔버(1)의 상면과 실드 덮개(34)는 시일 부재(35)에 의해 시일되어 있다. 실드 덮개(34)에는 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통류시키는 것에 의해, 실드 덮개(34), 지파재(33), 평면 안테나판(31), 마이크로파 투과판(28)을 냉각하여, 변형이나 파손을 방지해서 플라즈마를 안정하게 생성할 수 있도록 되어 있다. 또, 실드 덮개(34)는 접지되어 있다.
실드 덮개(34)의 상부벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는 매칭 회로(38)를 거쳐서 마이크로파 발생 장치(39)가 접속되어 있다. 이것에 의해, 마이크로파 발생 장치(39)에서 발생한 예를 들면 주파수 2.45 ㎓의 마이크로파가 도파관(37)을 거쳐서 상기 평면 안테나판(31)에 전파되도록 되어 있다. 또, 마이크로파의 주파수로서는 8.35 ㎓, 1.98 ㎓ 등을 이용할 수도 있다.
도파관(37)은 상기 실드 덮개(34)의 개구부(36)로부터 위쪽으로 연장하는 단면 원형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평 방향으로 연장하는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a) 사이의 모드 변환기(40)는 직사각형 도파관(37b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내부도체(41)가 연장되어 있고, 이 내부도체(41)의 하단부는 평면 안테나판(31)의 중심에 접속 고정되어 있다. 이것에 의해, 마이크로파는 동축 도파관(37a)의 내부도체(41)를 거쳐서 평면 안테나판(31)에 균일하게 효율 좋게 전파된다.
플라즈마 처리 장치(100)의 각 구성부는 마이크로 프로세서(컴퓨터)를 구비 한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(50)에는 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(52)가 접속되어 있다. 레시피는 기억부(52)내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크나 반도체 메모리라도 좋고, CDROM, DVD, 플래시메모리 등의 가반성의 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출해서 프로세스 컨트롤러(50)에 실행시킴으로써, 프로세스 컨트롤러(50)의 제어 하에서 플라즈마 처리 장치(100)에서의 원하는 처리가 실행된다.
이와 같이 구성된 플라즈마 처리 장치(100)는 800℃이하 바람직하게는 500℃이하의 낮은 온도에서도 데미지 없는 플라즈마 처리에 의해, 양질의 막을 형성할 수 있는 동시에, 플라즈마 균일성이 우수하고, 프로세스의 균일성을 실현할 수 있다.
이 플라즈마 처리 장치(100)는 예를 들면, 트랜지스터의 게이트 절연막으로서의 실리콘 산화막을 형성하는 경우나, 반도체 장치의 제조 과정에서 소자 분리 기술로서 이용되고 있는 셸로우 트렌치 아이솔레이션(Shallow Trench Isolation; STI)에 있어서 트렌치내에 산화막을 형성하는 경우(라이너 산화) 등에 바람직하게 이용 가능한 것이다.
플라즈마 처리 장치(100)에 의한 트렌치(오목부)의 산화 처리에 대해 설명한다. 우선, 게이트밸브(26)를 열림으로 해서 반입출구(25)로부터 트렌치(오목부)가 형성된 웨이퍼(W)를 챔버(1)내에 반입하고, 서셉터(2)상에 탑재한다.
그리고, 가스 공급계(16)의 Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터, Ar 가스 및 O2 가스를 소정의 유량으로 가스 도입 부재(15)를 거쳐서 챔버(1)내에 도입하고, 소정의 처리압력으로 유지한다. 이 때의 처리 조건으로서는 처리 가스중의 산소의 비율이 10%이상 예를 들면 10 ~ 50%가 바람직하고, 20 ~ 30%가 더욱 바람직하다. 이와 같이, 처리 가스중의 산소의 비율을 조절하는 것에 의해, 플라즈마중의 산소 이온이나 산소 래디컬의 양을 제어할 수 있다. 따라서, 실리콘 표면에 예를 들면 요철(패턴)이 존재하는 경우에도, 산소 가스의 분압을 조절함으로써, 오목부의 안쪽에 도달하는 산소 이온이나 산소 래디컬의 양을 조절할 수 있으므로, 균일한 막두께로 실리콘 산화막을 형성할 수 있다.
처리 가스의 유량은 Ar 가스: 0 ~ 5000 mL/min, O2 가스: 10 ~ 1500 mL/min의 범위로부터, 전체 가스 유량에 관한 산소의 비율이 상기 값으로 되도록 선택할 수 있다.
또한, Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터의 Ar 가스 및 O2 가스에 부가해서, H2 가스 공급원(19)으로부터 H2 가스를 소정 비율로 도입할 수도 있다. H2 가스를 공급하는 것에 의해, 플라즈마 산화 처리에 있어서의 산화 레이트를 향상시킬 수 있다. 이것은 H2 가스를 공급함으로써 OH 래디컬이 생성되고, 이것이 산화 레이트 향상에 기여하기 때문이다. 이 경우, H2의 비율은 처리 가스 전체의 양에 대해 0.1 ~ 10%로 되도록 하는 것이 바람직하고, 0.1 ~ 5%가 더욱 바람직하며, 0.1 ~ 2%가 바람직하다. H2 가스의 유량은 1 ~ 650 mL/min(sccm)이 바람직하다.
또한, 챔버내 처리 압력은 예를 들면 266 ~ 1333 Pa이하가 바람직하고, 533 ~ 733 Pa가 더욱 바람직하다.
또한, 처리온도는 200 ~ 800℃의 범위로 할 수 있고, 400 ~ 500℃가 더욱 바람직하다.
다음에, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 경유해서 도파관(37)에 보낸다. 마이크로파는 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차 통과하여 평면 안테나판(31)에 공급된다. 마이크로파는 직사각형 도파관(37b)내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a)내를 평면 안테나판(31)을 향해 전파되며, 평면 안테나판(31)으로부터 마이크로파 투과판(28) 을 경유해서 챔버(1)내에 있어서의 웨이퍼(W)의 위쪽 공간으로 방사된다. 이 때, 마이크로파 발생 장치(39)의 파워 밀도는 0.41 ~ 4.19 W/㎠, 파워는 0.5 ~ 5 ㎾로 하는 것이 바람직하다.
또한, 플라즈마 산화 처리를 실행하고 있는 동안, 서셉터(2)에 고주파 전원(61)으로부터 소정의 주파수 및 파워로 고주파 바이어스(고주파 전력)를 공급한다. 이 고주파 전원(61)으로부터 공급되는 고주파 바이어스는 플라즈마가 낮은 전자 온도(웨이퍼(W)의 근방에서 1.2 eV이하)를 유지하면서, 챠지업 데미지를 억제하는 동시에, 요철 형상의 실리콘 표면의 볼록부 상단의 코너 부분의 실리콘 산화막에 라운드형상을 효과적으로 형성하기 위해 공급된다. 또한, 형성된 실리콘 산화막의 절연성의 신뢰성, 구체적으로는 TZDB(순간 절연 파괴) 특성과 TDDB(경시 절연 파괴) 특성을 양호하게 하기 위해 공급된다.
이러한 관점으로부터, 고주파 전력의 주파수로서 예를 들면 300 ㎑ ~ 60 ㎒를 이용할 수 있고, 볼록부의 코너 부분의 실리콘 산화막에 라운드를 형성하는 관점으로부터는 450 ㎑ ~ 13.56 ㎒가 더욱 바람직하다. 또한, TZDB(순간 절연 파괴) 특성과 TDDB(경시 절연 파괴) 특성을 양호하게 하는 관점으로부터는 300 ㎑ ~ 27 ㎒가 바람직하다. 고주파 전력의 파워는 5 ~ 3600 W가 바람직하고, 10 ~ 1000 W가 더욱 바람직하며, 10 ~ 600 W가 바람직하다. 또한, 웨이퍼 면적당 파워 밀도로서는 0.015 ~ 5 W/㎠가 바람직하고, 0.03 ~ 3.2 W/㎠가 더욱 바람직하며, 0.03 ~ 0.65 W/㎠가 더욱 바람직하다.
평면 안테나판(31)으로부터 마이크로파 투과판(28)을 경유해서 챔버(1)에 방 사된 마이크로파에 의해 챔버(1)내에서 전자계가 형성되고, Ar 가스, O2 가스 등이 플라즈마화되고, 이 플라즈마에 의해 웨이퍼(W)에 형성된 오목부내에 노출된 실리콘 표면을 산화한다. 이 마이크로파 플라즈마는 마이크로파가 평면 안테나판(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1×1010 ~ 5×1012/㎤ 혹은 그 이상의 고밀도의 플라즈마로 되고, 그 전자 온도는 0.5 ~ 2 eV 정도, 플라즈마 밀도의 균일성은 ±5% 이하이다. 그리고, 플라즈마 처리 장치(100)는 서셉터(2)에 고주파 전원(61)으로부터 고주파 전력을 공급하는 것에 의해서 웨이퍼(W)에 바이어스를 인가해도, 플라즈마의 저전자 온도를 유지할 수 있다고 하는 특징을 갖고 있다.
이것을 데이터에 의거하여 설명한다.
플라즈마의 전자 온도는 플라즈마에 랭뮤어 프로브를 삽입하고, 인가 전압을 스위프하는 것에 의해 얻어지는 도 3에 나타내는 전압-전류 특성으로부터 구하였다. 구체적으로는 도 3의 지수함수 영역의 임의인 위치에 있어서 전류값 I1을 취하고, 그 전류가 e배(약 2.7배)로 되는 전압의 변화 △V가 전자 온도(Te)로 된다. 따라서, 지수함수 영역의 기울기가 동일하면 전자 온도는 동일하다.
그래서, 도 1의 플라즈마 처리 장치(100)에 있어서, 서셉터에 인가하는 고주파 바이어스를 변화시켜 플라즈마를 생성했을 때의 전압-전류 특성을 랭뮤어 프로브에 의해 측정하였다. 여기서는 200 ㎜ 웨이퍼를 이용하여, Ar 가스를 250 mL/min(sccm)의 유량으로 공급하고, 압력: 7.3 Pa, 마이크로파 파워: 1000 W로 하 고, 바이어스 파워를 0, 10, 30, 50 W(파워 밀도는 각각 0.0, 0.014, 0.042, 0.071 W/㎠)로 변화시켰다. 또, 서셉터에 배치된 전극의 면적은 706.5 ㎠이다. 그 결과를 도 4에 나타낸다. 이 도면에 나타내는 바와 같이, 지수함수 영역의 기울기는 바이어스 파워에 관계없이 대략 일정하고, 따라서 전자 온도도 도 5에 나타내는 바와 같이 바이어스 파워(도 5는 바이어스 파워 밀도로 나타내고 있음)에 의존하지 않고 대략 일정한 값으로 되었다. 즉, 웨이퍼(W)에 0.015 ~ 1 W/㎠의 파워 밀도로 고주파 바이어스를 인가해도 플라즈마의 저전자 온도 특성을 유지할 수 있다. 즉, 미소한 바이어스를 인가해도, 플라즈마의 전자 온도는 상승하지 않는다.
따라서, 본 실시형태와 같이 웨이퍼(W)에의 고주파 바이어스를 인가해도, 저온이고 또한 단시간에 산화 처리를 실행하여 얇고 균일한 산화막을 형성할 수 있고, 또한 웨이퍼 및 산화막에의 플라즈마중의 이온 등에 의한 데미지가 실질적으로 존재하지 않고, 양질의 실리콘 산화막을 형성할 수 있다고 하는 장점이 있다.
또한, 266 Pa이상 1333 Pa 이하의 처리압력, 처리 가스중의 산소의 비율이 10%이상 예를 들면 10 ~ 50%의 조건에서 플라즈마 산화 처리를 실행하는 것에 의해, 피처리체 표면에 형성된 패턴의 소밀에 영향을 받는 일 없이, 균일한 막두께로 실리콘 산화막을 형성할 수 있다.
또한, 플라즈마 산화 처리를 실행하는 동안, 서셉터(2)에 고주파 전원(61)으로부터 고주파 바이어스(고주파 전력)를 인가하여, 웨이퍼(W)를 향해 플라즈마중의 이온을 인입하는 것에 의해, 요철을 갖는 실리콘 표면에 실리콘 산화막을 균일한 막두께로 형성할 수 있고, 또한 볼록부 상단의 코너부를 라운드형상으로 형성할 수 있다.
이와 같이, 본 발명에 있어서는 서셉터(2)에 고주파 전력을 공급하면서 플라즈마 산화 처리를 실행하는 것에 의해, 후술하는 바와 같이, 트렌치등 요철을 갖는 실리콘의 볼록부 상단의 코너부를 라운드형상으로 형성할 수 있는 동시에, 피처리체 표면에 형성된 패턴의 소밀에 영향을 받는 일 없이, 요철을 갖는 표면에 균일한 막두께로 실리콘 산화막을 형성할 수 있다.
상기 「저압력, 저산소 농도 조건」의 경우, 플라즈마중의 활성종으로서 이온 성분이 지배적으로 되고, 산화가 성장하기 어려운 코너부(모서리부)에 플라즈마에 의한 전계가 집중하고, 활성종이 인입되어 적극적인 래디컬 산화가 촉진되므로, 패턴의 소밀차에 의해 산화 레이트에 차가 생겨 균일한 산화막이 형성되기 어렵다.
한편, 상술한 바와 같이, 상기 「고압력, 고산소 농도 조건」의 경우, 소밀차는 작아 양호하지만, 활성종의 래디컬이 주로 산화에 기여하므로 이온 어시스트가 불충분하게 되어 코너 부분에 충분한 라운드를 형성할 수 없다. 그래서, 본 발명에서는 상기 「고압력, 고산소 농도 조건」에 부가해서 서셉터(2)에 고주파 바이어스를 인가하는 것에 의해, 코너 부분에 활성종을 효과적으로 인입하여, 산화 반응을 촉진시키며, 코너 부분에 충분한 라운드를 형성한다. 따라서, 소밀차에 관계없이 균일한 산화막을 형성하는 것과 코너 부분에 충분히 라운드를 형성하는 것의 양쪽을 달성할 수 있다.
또한, 이와 같이 「고압력, 고산소 농도 조건」에 있어서, 적절한 고주파 바이어스를 기판에 인가해서 형성된 산화막은 바이어스를 인가해도 플라즈마의 전자 온도가 낮게 유지되므로, 산화막 및 기판에 데미지가 발생하기 어렵다. 또한, 실리콘과 산화막의 계면의 평탄성이 향상하여, 산화막에 국소적으로 약한 개소가 없어진다. 그 결과, TZDB(순간 절연 파괴) 특성과 TDDB(경시 절연 파괴) 특성의 양쪽을 양호한 것으로 할 수 있다. 즉, 절연성이 양호한 실리콘 산화막을 얻을 수 있다.
이상과 같이, 본 실시형태에서는 패턴의 소밀에 영향을 받는 일 없이, 균일한 막두께로 실리콘 산화막을 형성할 수 있는 동시에, 코너 부분에 충분한 라운드를 형성할 수 있으며, 또한 TZDB(순간 절연 파괴) 특성과 TDDB(경시 절연 파괴) 특성의 양쪽을 양호한 것으로 할 수 있으므로, 실리콘 산화막의 신뢰성을 높일 수 있다. 그리고, 이와 같이 해서 얻어진 실리콘 산화막을 절연막으로서 사용함으로써, 양호한 전기 특성을 갖는 반도체 장치를 제조할 수 있다.
다음에, 도 6을 참조하면서, 본 발명의 실리콘 산화막의 형성 방법을 STI에 있어서의 트렌치 내부의 산화막 형성에 적용한 예에 대해 설명한다. 도 6은 STI에 있어서의 트렌치의 형성과 그 후에 실행되는 산화막 형성까지의 공정을 나타내고 있다.
우선, 도 6의 (a) 및 (b)에 있어서, 실리콘 기판(101)에 예를 들면 열산화 등의 방법에 의해 SiO2 등의 실리콘 산화막(102)을 형성한다. 다음에, 도 6의 (c)에서는 실리콘 산화막(102)상에 예를 들면 CVD(Chemical Vapor Deposition)에 의해 Si3N4 등의 실리콘 질화막(103)을 형성한다. 또한, 도 6의 (d)에서는 실리콘 질화막(103)의 상에, 포토 레지스트를 도포한 후, 포토리소그래피 기술에 의해 패터닝 해서 레지스트층(104)을 형성한다.
다음에, 도 6의 (e)에 나타내는 바와 같이 레지스트층(104)을 에칭 마스크로 하고, 예를 들면 플루오로카본계의 에칭 가스를 이용하여 실리콘 질화막(103)과 실리콘 산화막(102)을 선택적으로 에칭하는 것에 의해, 레지스트층(104)의 패턴에 대응해서 실리콘 기판(101)을 노출시킨다. 즉, 실리콘 질화막(103)에 의해, 트렌치를 위한 마스크 패턴이 형성된다. 도 6의 (f)는 예를 들면 산소 등을 포함하는 처리 가스를 이용한 산소함유 플라즈마에 의해, 소위 애싱 처리를 실시하고, 레지스트층(104)을 제거한 상태를 나타낸다.
도 6의 (g)에서는 실리콘 질화막(103) 및 실리콘 산화막(102)을 마스크로 해서, 실리콘 기판(101)에 대해 선택적으로 에칭을 실시하는 것에 의해, 트렌치(105)를 형성한다. 이 에칭은 예를 들면 Cl2, HBr, SF6, CF4 등의 할로겐 또는 할로겐 화합물이나, O2 등을 포함하는 에칭 가스를 사용해서 실행할 수 있다.
도 6의 (h)는 STI에 있어서의 에칭후의 웨이퍼(W)의 트렌치(105)의 내표면에 대해, 실리콘 산화막을 형성하는 공정을 나타내고 있다. 여기서는 서셉터(2)에 소정의 주파수 및 출력으로 고주파 전력을 공급하면서, 처리 가스중의 산소의 비율이 10% 이상 100% 이하, 더욱 바람직하게는 20 ~ 50%이고 또한 처리압력이 266 ~ 1333 Pa, 바람직하게는 266 ~ 667 Pa의 조건에서 트렌치(105) 내표면을 산화하는 플라즈마 산화 처리가 실행된다. 이와 같은 조건에서 도 6의 (i)에 나타내는 바와 같이 플라즈마 산화 처리를 실행하는 것에 의해, 트렌치(105)의 라인 및 스페이스의 패 턴에 소밀이 있는 경우에도, 소한 부위와 밀한 부위의 표면에 형성되는 절연막과의 막두께차를 발생시키지 않고 균일한 실리콘 산화막을 형성할 수 있다. 또한, 트렌치(105)의 어깨부(105a)에 대응하는 실리콘의 어깨부(101a) 및 트렌치(105)의 바닥부 코너부(105b)에 대응하는 실리콘의 코너부(101b)에 충분히 라운드를 형성할 수 있다. 이것에 의해, 이 부위가 예각으로 형성되어 있는 경우에 비해, 리크 전류의 발생을 억제할 수 있다.
또, 본 발명의 플라즈마 산화 처리 방법에 의해서 실리콘 산화막(111)을 형성한 후에는 도시하지는 않았지만, 이하와 같은 수순에 의해서 소정의 반도체 장치가 제조된다. 우선, STI에 의한 소자 분리 영역 형성의 수순에 따라, 예를 들면 CVD법에 의해 트렌치(105)내에 SiO2 등의 절연막을 매립한 후, 실리콘 질화막(103)을 스토퍼층으로 해서 CMP(Chemical Mechanical Polishing)에 의해서 연마를 실행하고 평탄화한다. 평탄화한 후는 에칭 또는 CMP에 의해서 실리콘 질화막(103) 및 매립 절연막의 상부를 제거하는 것에 의해, 소자 분리 구조가 형성된다. 그리고, 그 후에 상법에 따라 다른 공정을 실시하는 것에 의해, 소정의 반도체 장치가 제조된다.
다음에, 본 발명의 효과를 확인한 시험 결과에 대해 설명한다.
본 발명의 플라즈마 산화 처리 방법을, 소밀을 갖는 라인 및 스페이스의 요철 패턴이 형성된 실리콘 표면의 산화막 형성에 적용하였다. 도 7은 요철 패턴(110)을 갖는 실리콘 기판(101)의 표면을 본 발명의 플라즈마 산화 처리 방법에 의해 산화해서 실리콘 산화막(111)을 형성한 후의 웨이퍼(W)의 주요부의 단면 구조를 모식적으로 나타낸 것이다.
본 시험에서는 도 1의 플라즈마 처리 장치(100)를 이용하고, 요철 패턴에 대해 하기의 조건 A ~ C에서 요철을 갖는 실리콘 표면을 플라즈마 산화 처리에 의해 산화해서 실리콘 산화막을 형성하고, 그 패턴(110)의 단면을 작성하여, 패턴(110)의 볼록부의 정상부 막두께 a, 패턴(110)이 소한 부분(소부)에 있어서의 측부 막두께 b, 바닥부 막두께 c 및 어깨부(112)의 코너 막두께 d, 및 패턴이 밀한 부분(밀부)에 있어서의 측부 막두께 b′, 바닥부 막두께 c′ 및 어깨부(112)의 코너 막두께 d′에 대해, 각각 측정을 실행하였다. 또, 이 요철 패턴(110)에 있어서, 패턴이 소한 영역의 오목부의 개구폭 L1과, 밀한 영역의 오목부의 개구폭 L2의 비 (L1/L2)는 50이다. 또한, 패턴(110)의 오목부의 깊이와 개구폭의 비(애스펙트비)는 소부가 0.005이고, 밀부가 2이다.
표 1 및 도 8, 도 9에, 형성된 실리콘 산화막에 대해, 패턴(110)의 볼록부의 코너 막두께비(막두께 d′/막두께 b′), 패턴(요철)(110)의 바닥부와 정상부의 막두께비(막두께 c′/막두께 a), 및 패턴(110)의 소밀에 의한 막두께비[(막두께 c′/막두께 c)×100]를 측정한 결과를 나타낸다.
코너 막두께비(막두께 d′/막두께 b′)는 패턴의 어깨부(112)의 라운드형성의 정도를 나타내고 있고, 0.9 이상, 바람직하게는 1 ~ 1.3이면 어깨부(112)의 실리콘 산화막(111)이 박막화되어 있지 않고, 실리콘(101)의 각이 둥글게 형성되어 있다. 반대로, 이 코너 막두께비가 0.9 미만에서는 코너 부분의 실리콘(101)의 각이 예각인 채의 형상으로 된다. 이 때의 바이어스의 전력 밀도는 0.015 W/㎠ 이상이 바람직하고, 0.03 W/㎠ 이상이 더욱 바람직하다.
또한, 바닥부와 정상부의 막두께비(막두께 c′/막두께 a)는 1에 가까울수록 양호하다.
또한, 소밀에 의한 막두께비[(막두께 c′/막두께 c)×100]는 패턴(110)의 소부와 밀부의 막두께차의 지표이며, 90% 이상이 바람직하고, 95% 이상이 바람직하다. 이 때의 바이어스의 전력 밀도는 0.03 W/㎠ 이상이 바람직하고, 0.15 W/㎠ 이상이 더욱 바람직하다.
<조건 A; 비교예 1>
Ar 유량: 1200 mL/min(sccm)
O2 유량: 370 mL/min(sccm)
H2 유량: 30 mL/min(sccm)
O2 가스 비율: 약 23%
처리압력: 667 Pa(5 Torr)
마이크로파 파워 밀도: 1.87 W/㎠
고주파 파워: 0 W
처리온도: 500℃
처리 시간: 710 초
형성 막두께: 6.3 ㎚
웨이퍼 직경: 200 ㎜
<조건 B; 본 발명>
Ar 유량: 1200 mL/min(sccm)
O2 유량: 370 mL/min(sccm)
H2유량: 30 mL/min(sccm)
O2 가스 비율: 약 23%
처리압력: 667 Pa(5 Torr)
마이크로파 파워 밀도: 1.87 W/㎠
고주파 바이어스 파워(13.56 ㎒): 50 W(파워 밀도 0.15 W/㎠)
처리온도: 500℃
처리 시간: 105 초
형성 막두께: 6.0 ㎚
웨이퍼 직경: 200 ㎜
<조건 C; 본 발명>
Ar 유량: 1200 mL/min(sccm)
O2 유량: 370 mL/min(sccm)
H2 유량: 30 mL/min(sccm)
O2 가스 비율: 약 23%
처리압력: 667 Pa(5 Torr)
마이크로파 파워 밀도: 1.87 W/㎠
고주파 바이어스 파워(13.56 ㎒): 200 W(파워 밀도 0.637 W/㎠)
처리온도: 500℃
처리 시간: 45 초
형성 막두께: 6.0 ㎚
웨이퍼 직경: 200 ㎜
조건 A
(비교예 1)		 조건 B
(본 발명)		 조건 C
(본 발명)
코너 막두께비
(막두께 d′/막두께 b′)		 0.81 1.20 1.27
바닥부와 정상부의 막두께비
(막두께 c′/막두께 a)		 0.84 0.92 0.91
소밀에 의한 막두께비
(막두께 c′/막두께 c)×100 [%]		 90.0 95.3 95.5
표 1 및 도 8, 도 9로부터, 조건 B 및 조건 C(본 발명)에 의해 실리콘 산화막을 형성한 경우의 코너 막두께비는 모두 1.2 이상이고, 후막화되어 있다. 즉, 서셉터(2)에 고주파 바이어스를 인가하는 것에 의해서, 어깨부(112)의 실리콘에 라운드형상이 형성되어 있는 것을 알 수 있다. 그러나, 서셉터(2)에 고주파 바이어스를 인가하지 않는 조건 A(비교예 1)에서는 코너 막두께비가 0.81이고, 어깨부(112)의 실리콘에의 라운드형상의 형성이 불충분하였다.
또한, 바닥부와 정상부의 막두께비는 서셉터(2)에 고주파 바이어스를 인가한 조건 B 및 조건 C(본 발명)에서는 모두 0.9 이상으로 우수하지만, 서셉터(2)에 고주파 바이어스를 인가하지 않는 조건 A(비교예 1)에서는 뒤떨어졌다.
또한, 소밀에 의한 막두께비는 서셉터(2)에 고주파 바이어스를 인가한 조건 B 및 조건 C(본 발명)가 95% 이상의 우수한 값을 나타내고 있고, 서셉터(2)에 고주파 바이어스를 인가하지 않는 조건 A(비교예 1)에 비해, 더욱 우수하였다.
상기 시험 결과로부터, 처리압력이나 가스 유량 등의 조건이 동일해도, 서셉터(2)에 고주파 바이어스를 인가하는 것에 의해서, 코너 막두께비와 소밀에 의한 막두께비, 더 나아가서는 커버리지 성능을 제어할 수 있는 것이 나타났다. 더욱 구체적으로는 서셉터(2)에 고주파 바이어스를 인가하는 것에 의해, 코너 막두께비를 1 이상으로 하는 것 및 소밀에 의한 막두께비를 90% 이상으로 소밀차가 작아 막두께의 균일성을 양호하게 하는 것의 양쪽을 실현할 수 있고, 또한 소밀간에서 균일하고 양호한 커버리지 성능이 얻어지는 것이 확인되었다. 이들 효과는 도 7에 있어서, 요철 패턴(110)의 소한 영역의 오목부의 개구폭 L1과, 밀한 영역의 오목부의 개구폭 L2의 비(L1/L2)가 2 ~ 100이어도 충분히 얻어지고, 또한, 패턴(110)의 오목부의 깊이와 개구폭의 비(애스펙트비)가 소부에서 0.02 이상 1 이하, 밀부에서 2 이상 10 이하 바람직하게는 5 이상 10 이하인 요철 패턴에 대해서도 상술한 각 효과가 얻어진다.
다음에, 고주파 바이어스의 주파수와 파워를 변화시킨 경우의 소부와 밀부에 있어서의 코너 막두께비를 측정한 결과에 대해 설명한다.
여기서는 200 ㎜ 웨이퍼를 이용하고, 기본 조건을 아래와 같이 하고, 고주파 바이어스의 주파수를 400 ㎑ 및 13.56 ㎒로 하며, 바이어스 파워를 0, 10, 50, 100, 200 W(각각의 파워 밀도는 0, 0.031, 0.095, 0.159, 0.318, 0.639 W/㎠)로 변화시키고, 도 7의 요철 패턴의 표면에 산화막을 형성하고, 밀부의 코너 막두께비(막두께 d'/막두께 b') 및 소부의 코너 막두께비(막두께 d/막두께 b)를 측정하였다. 이들 결과를 도 10 내지 13에 나타낸다. 도 10 내지 13은 모두 횡축에 고주파 바이어스의 파워 밀도를 취하고, 종축에 코너부 막두께비를 취한 것이며, 도 10은 바이어스의 주파수가 400 ㎑, 13.56 ㎒의 경우의 소부의 코너 막두께비를 나타내는 것, 도 11은 바이어스의 주파수가 400 ㎑, 13.56 ㎒의 경우의 밀부의 코너 막두께비를 나타내고, 도 12는 바이어스의 주파수가 400 ㎑인 경우의 소부와 밀부의 코너 막두께비를 나타내며, 도 13은 바이어스의 주파수가 13.56 ㎒의 경우의 소부와 밀부의 코너 막두께비를 나타낸다. 이들 도면으로부터 알 수 있는 바와 같이, 400 ㎑도 13.56 ㎒도 파워가 상승함에 따라 코너 막두께비가 상승하고, 바이어스 인가에 의한 코너 라운딩 효과가 고려되고, 그 효과는 400 ㎑와 13.56 ㎒에서 큰 차는 보이지 않는 것을 알 수 있었다. 또한, 바이어스 파워 밀도가 상승함에 따라, 소밀에 의한 막두께비가 상승하고 있는(즉, 소밀차가 작아지는) 것을 알 수 있었다. 바이어스의 주파수가 높은 쪽이 이온성이 낮고, 프로세스 마진이 넓어지는 것이 알려져 있으며, 이러한 관점으로부터는 400 ㎑보다도 13.56 ㎒ 쪽이 바람직하다. 또한, 고주파 바이어스는 미소 파워라도 효과가 얻어지지만, 바이어스 파워 밀도는 0.015 W/㎠이상 4.78 W/㎠ 이하가 바람직하고, 0.159 W/㎠ 이상 3.18 W/㎠ 이하가 더욱 바람직하다.
다음에, 실리콘 산화막의 전기 특성(절연 특성에 대해 시험한 결과에 대해 설명한다.
여기서는 기판으로서 200 ㎜ 실리콘 웨이퍼를 이용하고, 본 발명에 따라,「고압력, 고산소 조건」에서, 실리콘 웨이퍼에 400 ㎑ 또는 13.56 ㎒의 주파수에서 파워를 0 ~ 200 W(파워 밀도: 0 ~ 0.64 W/㎠)로 변화시켜 고주파 바이어스를 인가하여, 기판(실리콘 웨이퍼)상에 실리콘 산화막으로 이루어지는 게이트 산화막을 형성하고, MOS-Capacitor를 제작하였다.
구체적으로는 실리콘 기판(P-EPI)상에 두께 6 ㎚의 실리콘 산화막으로 이루어지는 게이트 산화막을 형성하고, 그 위에 게이트 전극으로 되는 두께 300 ㎚의 폴리 실리콘막을 형성하고, 상법에 따라 NMOS로 이루어지는 MOS-Capacitor를 제작하였다.
이 때의 기본적인 실리콘 산화막 형성 조건은 다음과 같이 하였다.
Ar 유량: 1200 mL/min(sccm)
O2 유량: 370 mL/min(sccm)
H2 유량: 30 mL/min(sccm)
전체 가스에 대한 O2 가스 비율: 약 23%
전체 가스에 대한 H2 가스 비율: 약 1.9%
처리압력: 667 Pa(5 Torr)
마이크로파 파워 밀도: 2.05 W/㎠
서셉터 온도: 465℃
또, 비교를 위해, 「저압력, 저산소 농도」 조건에서 바이어스를 인가하지 않고 마찬가지로 게이트 산화막을 형성한 MOS-Capacitor, 및 열산화에 의해 게이트 산화막을 형성한 MOS-Capacitor도 제작하였다. 「저압력, 저산소 농도」 조건 및 열산화시의 조건은 다음과 같이 하였다.
(a) 저압력, 저산소 조건
Ar 유량: 990 mL/min(sccm)
O2 유량: 10 mL/min(sccm)
전체 가스에 대한 O2 가스 비율: 1%
처리압력: 133 Pa(1 Torr)
마이크로파 파워 밀도: 2.05 W/㎠
서셉터 온도: 465℃
(b) 열산화 조건(WVG(Water Vapor Generation)법에 의함)
O2 유량: 900 mL/min(sccm)
H2 유량: 450 mL/min(sccm)
처리압력: 15000 Pa(112.5 Torr)
처리온도: 950℃
이상과 같이 제작한 MOS-Capacitor에 대해, TZDB(순간 절연 파괴) 시험과 TDDB(경시 절연 파괴) 시험을 실행하였다. TZDB 시험은 셀 사이즈S = 25 ㎟, 셀수 N = 112 pts로 해서, 전압을 인가하고, 15 MV/㎠이상을 OK로 하고, 15 MV/㎠ 이상의 것이 95% 이상을 합격으로 하였다. 또한, TDDB 시험은 S = 0.01 ㎟, CCS = -0.1 A/㎠, 온도 = 120℃로 하고, Qbd 특성 및 △Ege를 측정하였다. Qbd 특성은 신뢰성의 지표이며, 산화막이 하드 브레이크(hard break)할 때까지 산화막을 통과하는 총 전하량을 나타내는 것이다. 또한, △Ege는 전자 트랩의 지표이며, 정전류 인가 50sec 후의 전계 시프트량을 나타내는 것이다. 또, TDDB 시험은 TZDB 시험에서 합격한 것에 대해 실시하였다.
도 14는 TZDB 시험의 결과를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 고압력, 고산소 농도(「고압·고산소」로 표기) 조건에서는 고주파 바이어스 인가에 의존하지 않고, 95% 이상으로 합격 라인을 넘고 있으며, 열산화의 경우와 동등한 양호한 결과로 되었다. 또, 저압력, 저산소 농도(「저압·저산소」로 표기) 조건에서는 95% 이하로 합격 라인에는 도달하지 않았다. 고압·고산소 조건에서는 고주파 바이어스의 파워 밀도는 0.015 W/㎠ 이상이 바람직하다.
도 15는 횡축에 고주파 바이어스의 파워를 취하고, 종축에 Qbd의 값을 취하여, 이들 관계를 주파수마다 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 400 ㎑, 13.56 ㎒ 모두 Qbd의 값은 바이어스 파워의 인가에 의해 바이어스를 인가하고 있지 않은 경우보다도 Qbd의 값이 향상하고, 신뢰성이 향상하고 있다. 또한, Qbd의 값은 고주파 바이어스의 파워가 증가함에 따라 상승하는 경향이 관찰되었다. 그리고, 고주파 바이어스의 파워를 적절히 선택하는 것에 의해, Qbd가 양호한「저압력, 저산소 농도」 조건과 동등 이상까지 향상시키는 것이 확인되었다. 또한, 고주파 바이어스의 주파수에 대해서는 Qbd에 관해서는 400 ㎑ 쪽이 13.56 ㎒보다도 효과적이지만, 어느 쪽도 충분히 사용할 수 있는 범위이다. 고주파 바이어스의 파워 밀도는 0.015 W/㎠ 이상이 바람직하고, 0.3 W/㎠ 이상이 더욱 바람직하며, 0.6 W/㎠ 이상이 바람직하다.
도 16은 횡축에 고주파 바이어스의 파워를 취하고, 종축에 △Ege의 값을 취하여, 이들 관계를 주파수마다 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 400 ㎑, 13.56 ㎒의 고주파 바이어스를 인가하는 것에 의해서 전자 트랩이 작아지는 것이 확인되었다. 어느 쪽의 주파수도 충분히 사용할 수 있는 범위이지만, 13.56 ㎒ 쪽이 바이어스 파워 밀도가 커짐에 따라 △Ege의 절대값이 작아지므로 바람직하다.
이들 결과를 정리해서 표 2에 나타낸다. 이 표에 나타내는 바와 같이, 고압력, 고산소 농도 + 고주파 바이어스의 조건에서, 종래 양립이 곤란하였던 TZDB(순간 절연 파괴) 특성 및 TDDB(경시 절연 파괴) 특성의 양쪽이 양호하게 되고, 전기 특성이 우수한 산화막을 형성할 수 있는 것이 확인되었다.
조건 TZDB TDDB
Qbd △Ege
저압력 저산소 농도 × ○ △
고압력 고산소 농도 ○ × ×
열산화 ○ △ ○
고압력 고산소 농도+바이어스 ○ ○ △~○
이상으로부터, 본 발명의 방법에 의해 형성된 산화막은 고산화 레이트가 얻어지고, 코너 라운딩 효과가 크며, 면방위차, 소밀차가 작고, TZDB(순간 절연 파괴) 특성 및 TDDB(경시 절연 파괴) 특성이 우수하고, 또한 치밀한 막질 및 양호한 표면 상태가 얻어져, 본 발명의 플라즈마 산화 처리 방법이 극히 우수한 것이 확인되었다.
또, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 각종 변형이 가능하다. 예를 들면 상기 실시형태에서는 본 발명의 방법을 실시하는 장치로서 RLSA방식의 플라즈마 처리 장치를 예로 들었지만, 예를 들면 리모트 플라즈마 방식, ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 다른 플라즈마 처리 장치라도 좋다.
또한, 상기 실시형태에서는 도 7에 예시되는 바와 같은 단결정 실리콘인 실리콘 기판의 요철 패턴의 표면에 고품질의 산화막 형성을 할 필요성이 높은 STI에 있어서의 트렌치 내부의 산화막 형성을 예시했지만, 트랜지스터의 폴리실리콘 게이트 전극 측벽의 산화막 형성 등 그 밖의 요철 패턴의 표면에 고품질의 산화막 형성의 필요성이 높은 어플리케이션에도 적용할 수 있고, 또한 요철이 형성되어 부위에 따라 결정면 방위가 다른 실리콘 표면 예를 들면 핀(fin) 구조나 홈 게이트 구조의 3차원 트랜지스터의 제조 과정에서 게이트 절연막 등으로서의 실리콘 산화막을 형성하는 경우에도 적용 가능하다. 또한, 이러한 요철 패턴을 따른 산화막에 한정되지 않고, 게이트 전극의 게이트 산화막이나 플래시 메모리의 터널 산화막의 형성 등에도 적용 가능하다.
또한, 상기 실시형태에서는 절연막으로서 실리콘 산화막을 형성하는 방법에 관해 기술했지만, 본 발명 방법에 의해 형성된 실리콘 산화막을 또한 질화 처리해서 실리콘 산질화막(SiON막)을 형성할 수도 있다. 이 경우, 질화 처리의 방법은 불문이지만, 예를 들면 Ar 가스와 N2 가스를 포함하는 혼합 가스를 이용하여 플라즈마 질화 처리를 하는 것이 바람직하다.
또한, 상기 실시형태에서는 피처리체로서 반도체 기판인 실리콘 기판을 이용한 예에 대해 나타냈지만, 화합물 반도체 기판과 같은 다른 반도체 기판이어도 좋고, 또한 LCD 기판, 유기 EL 기판 등의 FPD용의 기판이어도 좋다.
본 발명은 각종 반도체 장치의 제조에 있어서, 실리콘 산화막을 형성하는 경우에 바람직하게 이용할 수 있다.

Claims (25)

  1. 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과,
    복수의 슬롯을 갖는 평면 안테나로부터 파워 밀도가 0.41 ~ 4.19 W/㎠의 마이크로파를 방사함으로써, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과,
    상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과,
    상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하며,
    처리압력이 266 Pa 이상 1333 Pa 이하의 조건에서 플라즈마를 형성하고,
    상기 고주파 전력의 출력은 피처리체의 단위면적당 0.015 ~ 5 W/㎠이고,
    피처리체 표면에 요철 패턴을 갖고,
    상기 처리 가스중의 산소의 비율이 10 ~ 50%이고,
    처리온도가 200 ~ 800℃인 플라즈마 산화 처리 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 고주파 전력의 주파수는 300 ㎑ ~ 60 ㎒인 플라즈마 산화 처리 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 처리 가스는 수소를 0.1 ~ 10%의 비율로 포함하는 플라즈마 산화 처리 방법.
  9. 삭제
  10. 제 1 항에 있어서,
    피처리체의 표면에는 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 플라즈마 산화 처리 방법.
  11. 제 1 항에 있어서,
    상기 요철 패턴의 볼록부 상단의 코너에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.9이상으로 되도록 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  12. 플라즈마 처리 장치의 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재하는 것과,
    복수의 슬롯을 갖는 평면 안테나로부터 상기 처리용기내에 파워 밀도가 0.41 ~ 4.19 W/㎠의 마이크로파를 방사하는 동시에, 상기 처리용기내에 산소를 포함하는 처리 가스를 도입하여, 처리 가스중의 산소의 비율이 10% 이상이고 또한 처리압력이 266 Pa이상 1333 Pa 이하의 조건에서 플라즈마를 형성하는 것과,
    상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과,
    상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하며,
    상기 고주파 전력의 출력은 피처리체의 단위면적당 0.015 ~ 5 W/㎠이고,
    피처리체 표면에 요철 패턴을 갖고,
    상기 처리 가스중의 산소의 비율이 10 ~ 50%이고,
    처리온도가 200 ~ 800℃인 플라즈마 산화 처리 방법.
  13. 제 12 항에 있어서,
    형성된 실리콘 산화막의 TZDB(순간 절연 파괴) 특성 및 TDDB(경시 절연 파괴) 특성이 모두 원하는 값으로 되도록 상기 고주파 바이어스를 제어하는 플라즈마 산화 처리 방법.
  14. 삭제
  15. 제 12 항에 있어서,
    상기 고주파 전력의 주파수는 300 ㎑ ~ 60 ㎒인 플라즈마 산화 처리 방법.
  16. 삭제
  17. 삭제
  18. 제 12 항에 있어서,
    상기 처리 가스는 수소를 0.1 ~ 10%의 비율로 포함하는 플라즈마 산화 처리 방법.
  19. 삭제
  20. 제 12 항에 있어서,
    피처리체의 표면에는 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 플라즈마 산화 처리 방법.
  21. 제 12 항에 있어서,
    상기 요철 패턴의 볼록부 상단의 코너에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.9이상으로 되도록 실리콘 산화막을 형성하는 것을 특징으로 하는 플라즈마 산화 처리 방법.
  22. 표면에 요철의 실리콘이 노출되는 피처리체에 고주파 바이어스를 인가하는 것과,
    상기 고주파 바이어스를 인가하면서 복수의 슬롯을 갖는 평면 안테나로부터 파워 밀도가 0.41 ~ 4.19 W/㎠의 마이크로파를 방사함으로써, 산소를 포함하는 처리 가스의 플라즈마를 생성하여, 해당 플라즈마에 의해 피처리체의 실리콘을 산화해서 실리콘 산화막으로 하는 것을 포함하고,
    피처리체에 고주파 바이어스를 인가할 때에, 고주파 바이어스의 파워 밀도를 0.015 ~ 5 W/㎠로 하고,
    처리압력이 266 Pa 이상 1333 Pa 이하의 조건에서 플라즈마를 형성하는 플라즈마 산화 처리 방법.
  23. 피처리체가 수용되는 처리용기와,
    복수의 슬롯을 갖는 평면 안테나로부터 파워 밀도가 0.41 ~ 4.19 W/㎠의 마이크로파를 방사함으로써, 상기 처리용기내에 산소를 포함하는 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리용기내를 진공 배기하는 배기 기구와,
    상기 처리용기에 상기 처리 가스의 플라즈마를 생성시키는 플라즈마 생성 기구와,
    상기 처리용기내에 배치된 탑재대에 표면에 실리콘을 갖는 피처리체를 탑재한 상태에서, 상기 처리용기내에 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마의 형성시에, 상기 탑재대에 고주파 전력을 공급하여, 피처리체에 고주파 바이어스를 인가하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것이 실행되도록 제어하는 제어부를 구비하며,
    처리압력이 266 Pa 이상 1333 Pa 이하의 조건에서 플라즈마를 형성하고,
    상기 고주파 전력의 출력은 피처리체의 단위면적당 0.015 ~ 5 W/㎠이고,
    피처리체 표면에 요철 패턴을 갖고,
    상기 처리 가스중의 산소의 비율이 10 ~ 50%이고,
    처리온도가 200 ~ 800℃인 플라즈마 처리 장치.
  24. 삭제
  25. 제 23 항에 있어서,
    상기 플라즈마 생성 기구는 복수의 슬롯을 갖는 평면 안테나를 구비하는 플라즈마 처리 장치.
KR1020097006327A 2006-09-29 2007-09-27 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 KR101089988B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006267744 2006-09-29
JPJP-P-2006-267744 2006-09-29
JPJP-P-2007-091701 2007-03-30
JP2007091701 2007-03-30
PCT/JP2007/068755 WO2008041600A1 (fr) 2006-09-29 2007-09-27 Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage

Publications (2)

Publication Number Publication Date
KR20090058000A KR20090058000A (ko) 2009-06-08
KR101089988B1 true KR101089988B1 (ko) 2011-12-05

Family

ID=39268461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006327A KR101089988B1 (ko) 2006-09-29 2007-09-27 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체

Country Status (6)

Country Link
US (1) US7910495B2 (ko)
JP (1) JP5231232B2 (ko)
KR (1) KR101089988B1 (ko)
CN (1) CN101523575B (ko)
TW (1) TWI416627B (ko)
WO (1) WO2008041600A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
TW200946714A (en) * 2008-02-18 2009-11-16 Mitsui Engineering & Shipbuilding Co Ltd Atomic layer deposition apparatus and atomic layer deposition method
JP5357487B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
CN105430862A (zh) * 2014-09-23 2016-03-23 北京北方微电子基地设备工艺研究中心有限责任公司 一种表面波等离子体设备
JP6919350B2 (ja) 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
EP3588560A1 (en) * 2018-06-21 2020-01-01 Murata Manufacturing Co., Ltd. Semiconductor structure enhanced for high voltage applications
CN113488383B (zh) * 2021-06-30 2022-11-01 北京屹唐半导体科技股份有限公司 用于处理工件的方法、等离子体处理设备及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
US6800512B1 (en) 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
US7816188B2 (en) * 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
CN100380610C (zh) * 2002-08-14 2008-04-09 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法

Also Published As

Publication number Publication date
CN101523575A (zh) 2009-09-02
US7910495B2 (en) 2011-03-22
JP5231232B2 (ja) 2013-07-10
KR20090058000A (ko) 2009-06-08
CN101523575B (zh) 2011-02-16
US20100015815A1 (en) 2010-01-21
JPWO2008041600A1 (ja) 2010-02-04
TW200830411A (en) 2008-07-16
WO2008041600A1 (fr) 2008-04-10
TWI416627B (zh) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR101188553B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
KR101089988B1 (ko) 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20120184107A1 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8