CN101523575B - 等离子体氧化处理方法和等离子体处理装置 - Google Patents

等离子体氧化处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN101523575B
CN101523575B CN2007800361972A CN200780036197A CN101523575B CN 101523575 B CN101523575 B CN 101523575B CN 2007800361972 A CN2007800361972 A CN 2007800361972A CN 200780036197 A CN200780036197 A CN 200780036197A CN 101523575 B CN101523575 B CN 101523575B
Authority
CN
China
Prior art keywords
plasma
high frequency
oxide layer
silicon oxide
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800361972A
Other languages
English (en)
Other versions
CN101523575A (zh
Inventor
盐泽俊彦
壁义郎
小林岳志
足立光
北川淳一
山本伸彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101523575A publication Critical patent/CN101523575A/zh
Application granted granted Critical
Publication of CN101523575B publication Critical patent/CN101523575B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供等离子体氧化处理方法、等离子体处理装置和存储介质。该等离子体氧化处理方法包括：在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；在处理容器内形成含氧的处理气体的等离子体的工序；在形成等离子体时，向载置台供给高频电力，向被处理体施加高频偏压的工序；和利用等离子体，氧化被处理体表面的硅，形成硅氧化膜的工序。

Description

等离子体氧化处理方法和等离子体处理装置
技术领域
本发明涉及等离子体氧化处理方法，详细地说，涉及例如在各种半导体装置的制造过程中形成作为绝缘膜的硅氧化膜等的情况下能够应用的等离子体氧化处理方法。 
背景技术
在各种半导体装置的制造过程中，例如作为晶体管的栅极绝缘膜等绝缘膜进行SiO2等硅氧化膜的形成。作为这样的形成硅氧化膜的方法，采用使用氧化炉、RTP(Rapid Thermal Process)装置的热氧化处理。例如，在作为一种热氧化处理的利用氧化炉的湿氧化处理中，将硅基板加热至超过800℃的温度，使用使氧和氢燃烧而生成水蒸汽(H2O)的WVG(Water Vapor Generator)装置，使硅基板曝露在水蒸汽(H2O)的氧化气氛中，从而使硅表面氧化，形成硅氧化膜。 
热氧化处理被认为是能够形成优质的硅氧化膜的方法。但是，因为必须进行超过800℃的高温下的处理，所以存在热预算增大、由于热应力而在硅基板上产生变形等问题。 
对此，作为处理温度在400℃前后，因此能够回避热氧化处理中的热预算的增大和基板的变形等问题的技术，提出了以下所述的氧化膜形成方法(例如WO2001/69673号)，使用包括氩气和氧气、氧的流量比率为约1％的处理气体，以133.3Pa的腔室内压力形成的微波激励等离子体，使其与以硅为主要成分的电子器件的表面作用进行氧化处理，从而能够容易地进行膜厚的控制，形成优质的硅氧化膜。 
在处理压力133.3Pa左右、处理气体中的O2流量为1％的条件(为了说明的方便，称为“低压力、低氧浓度条件”)下进行等离子体处理的情况下，例如，在被处理体表面形成的槽、线&空间等的图案存在疏密的情况下，在图案稀疏的部位和密集的部位，硅氧化膜的形成速度产生差异，存在不能够以均匀的膜厚形成硅氧化膜的情况。当硅氧化膜的膜厚根据部位而有不同时，成为将其用作绝缘膜的半导体装置的可靠性下降的原因之一。 
为了避免该问题，在处理压力667Pa左右、处理气体中的O2流量为25％左右的条件(为了说明的方便，称为“高压力、高氧浓度条件”)下进行等离子体氧化处理的情况下，当在凹凸的表面上形成硅氧化膜时，不仅是密集的部分的氧化率下降，还担心在凸部上端的角部不能够充分导入圆角形状，由于从该部位开始的电场集中而产生漏电流、由于硅氧化膜的应力而产生裂纹。 
即，在利用等离子体氧化处理形成硅氧化膜的情况下，希望与图案的疏密无关地获得均匀的膜厚以及向凸部上端的角部导入圆角形状这两者能够并存。 
此外，作为要求氧化膜具有的电特性，存在TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性这两个，希望这两个绝缘特性都良好。 
发明内容
本发明的目的是提供一种等离子体氧化处理方法，其不会产生由图案的疏密引起的膜厚差，能够向图案的凸部的上端部的角部导入圆角形状，能够以均匀的膜厚形成硅氧化膜。 
此外，本发明的另一目的是提供一种等离子体氧化处理方法，其能够形成TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性均优异的硅氧化膜。 
根据本发明的第一观点，提供一种等离子体氧化处理方法，其包括：在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；在上述处理容器内形成含氧的处理气体的等离子体的工序；在形成上述等离子体时，向上述载置台供给高频电力，向被处理体施加高频偏压的工序；和利用上述等离子体氧化被处理体表面的硅，形成硅氧化膜的工序。 
在上述第一观点中，优选以处理气体中的氧的比例为10％以上、且处理压力为266Pa以上1333Pa以下的条件形成等离子体。 
上述高频电力的输出为被处理体的单位面积0.015～5W/cm2。此 外，上述高频电力的频率能够为300kHz～60MHz。 
进而，作为上述等离子体，能够应用利用上述处理气体、和通过具有多个隙缝的平面天线向上述处理室内导入的微波而形成的微波激励等离子体。 
根据本发明的第二观点，提供一种等离子体氧化处理方法，其包括：在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；从具有多个隙缝的平面天线向上述处理室内发射微波，并且向上述处理室内导入含氧的处理气体，以处理气体中的氧的比例为10％以上、且处理压力为266Pa以上1333Pa以下的条件形成等离子体的工序；在形成上述等离子体时，向上述载置台供给高频偏压，向被处理体施加高频偏压的工序；和利用上述等离子体氧化被处理体表面的硅，形成硅氧化膜的工序。 
在上述第二观点中，能够控制上述高频偏压，使得形成的硅氧化膜的TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性均成为所希望的值。 
此外，上述高频电力的输出为被处理体的单位面积0.015～5W/cm2。而且，上述高频电力的频率能够为300kHz～60MHz。 
上述第一、第二观点，适于在被处理体的表面上具有凹凸图案的情况。此外，优选上述处理气体中的氧的比例为10～50％。进一步，上述处理气体优选以0.1～10％的比例包含氢。再进一步，优选处理温度为200～800℃。 
此外，在被处理体的表面上形成有上述凹凸图案稀疏的区域和该凹凸图案密集的区域的情况下是有效的。 
此外，优选形成硅氧化膜，使得形成在上述凹凸图案的凸部上端的角的硅氧化膜的的膜厚tc和形成在上述凸部的侧面的硅氧化膜的膜厚ts的比(tc/ts)为0.9以上。 
根据本发明的第三观点，提供一种等离子体氧化处理方法，其包括：向硅露出在表面的被处理体施加高频偏压的工序；和在施加上述高频偏压的同时生成含氧的处理气体的等离子体，利用该等离子体氧化被处理体的硅，形成硅氧化膜的工序，在向被处理体施加高频偏压时，高频偏压的功率密度为0.015～5W/cm2。 
根据本发明的第四观点，提供一种等离子体处理装置，其包括：收容被处理体的处理容器；向上述处理容器内供给含氧的处理气体的处理气体供给机构；对上述处理容器内进行真空排气的排气机构；在上述处理容器内生成上述处理气体的等离子体的等离子体生成机构；和控制部，其进行控制，使得以在配置在上述处理容器内的载置台上载置有表面具有硅的被处理体的状态，进行在上述处理容器内形成含氧的处理气体的等离子体的工序；在形成上述等离子体时，向上述载置台供给高频电力，向被处理体施加高频偏压的工序；和通过上述等离子体氧化被处理体表面的硅而形成硅氧化膜的工序。 
根据本发明的第五观点，提供一种存储介质，其在计算机上动作，存储有控制等离子体处理装置的程序，上述程序在执行时以进行等离子体氧化处理方法的方式使计算机控制上述等离子体处理装置，该等离子体氧化处理方法包括：在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；在上述处理容器内形成含氧的处理气体的等离子体的工序；在形成上述等离子体时，向上述载置台供给高频电力，向被处理体施加高频偏压的工序；和利用上述等离子体氧化被处理体表面的硅，形成硅氧化膜的工序。 
根据本发明，向载置被处理体的载置台供给高频电力，在向被处理体施加偏置电压的同时形成等离子体，氧化例如具有凹凸图案的被处理体表面的硅，从而使得抑制由图案的疏密引起的膜厚差和向凸部上端的角部的圆角形状的导入这两者并存，能够抑制充电损伤，并且能够以高氧化率在具有凹凸图案的硅表面上形成均匀的膜厚的硅氧化膜。 
此外，根据本发明，向载置台供给高频偏压，同时从具有多个隙缝的平面天线向上述处理室内发射微波，并且向上述处理室内导入含氧的处理气体，以处理气体中的氧的比例为10％以上、且处理压力为266Pa以上1333Pa以上的条件形成等离子体，利用该等离子体氧化被处理体表面的硅，形成硅氧化膜，从而能够使得TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性并存，能够形成电可靠性高的硅氧化膜。 
从而，对于使用由本发明的方法得到的硅氧化膜作为绝缘膜的半 导体装置能够赋予良好的电特性，并且能够提高半导体装置的可靠性。 
附图说明
图1是表示适于本发明方法的实施的等离子体处理装置的一个例子的概要截面图。 
图2是表示平面天线板的构造的图。 
图3是表示在等离子体中插入朗缪尔探针并扫描施加电压的情况下的一般的电流-电压特性的图。 
图4是表示使偏压功率(bias power)变化的情况下的电流-电压特性的图。 
图5是表示偏压功率密度与等离子体的电子温度的关系的图。 
图6是表示将本发明应用于STI的元件分离的情况下的工序的图。 
图7是表示形成有图案的晶片表面附近的纵截面的示意图。 
图8是表示硅氧化膜的膜厚比与高频功率密度的关系的图表。 
图9是表示硅氧化膜的膜厚比与高频功率密度的关系的图表。 
图10是表示偏压的频率为400kH、13.56Hz的情况下的疏部的高频偏压功率与角膜厚比的关系的图。 
图11是表示偏压的频率为400kH、13.56Hz的情况下的密部的高频偏压功率与角膜厚比的关系的图。 
图12是表示偏压的频率为400kHz的情况下的疏部和密部的高频偏压功率与角膜厚比的关系的图。 
图13是表示表示偏压的频率为13.56MHz的情况下的400kHz的情况下的疏部和密部的高频偏压功率与角膜厚比的关系的图。 
图14是表示TZDB试验的结果的图。 
图15是表示每个频率中的高频偏压的功率与Qbd的值的关系的图。 
图16是表示每个频率中的高频偏压的功率与ΔEge的值的关系的图。 
具体实施方式
以下，参照附图说明本发明的优选方式。图1是表示适于本发明 的硅氧化膜的形成方法的实施的等离子体处理装置的一个例子的示意的截面图。该等离子体处理装置通过具有多个隙缝的平面天线特别是RLSA(Radial Line Slot Antenna：径向线隙缝天线)向处理容器内导入微波，产生等离子体，从而构成为能够产生高密度且低电子温度的微波等离子体的RLSA微波等离子体处理装置，例如能够应用于以晶体管的栅极绝缘膜为代表的各种半导体装置中的绝缘膜的形成。 
该等离子体处理装置100构成为气密，具有被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通且向下方突出的排气室11。 
在腔室1内为了水平支撑作为被处理基板的半导体晶片(以下简称为“晶片”)W，设置有由AlN等陶瓷构成的基座2(载置台)。该基座2被从排气室11的底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支撑部件3支撑。在基座2的外缘部设置有用于引导晶片W的引导环4。此外，在基座2上埋入有电阻加热型的加热器5，该加热器5通过从加热器电源6被供电而加热基座2，利用该热加热作为被处理体的晶片W。此时，能够将处理温度控制在例如从室温到800℃的范围内。 
此外，在基座2上通过匹配电路60连接有偏压用的高频电源61。具体地说，构成为在基座2中埋设有电极62，在该电极62上连接高频电源61从而能够供给高频电力。该电极62利用热膨胀系数与AlN陶瓷材料同等或为与其相近的值的导电体，例如钼、钨等导电性材料，形成为例如网眼状、格子状、旋涡状等。 
从该高频电源61施加高频电力，该高频电力的规定频率例如为300kHz～60MHz、优选为400～27MHz，功率密度在晶片的单位面积上例如为0.015～11.5W/cm2、优选为0.015～5W/cm2，功率为5～3600W。 
在基座2上，用于支撑晶片W并使其升降的晶片支撑销(未图示)以相对于基座2的表面能够突出没入的方式被设置。 
在腔室1的内周设置有由石英构成的圆筒状的衬里7。此外，在基座2的外周侧，具有用于对腔室1内进行均匀排气的多个排气孔8a的石英制的挡板8环状设置，该挡板8被多个支柱9支撑。 
在腔室1的侧壁上设置有呈环状的气体导入部件15，均等地形成有气体辐射孔。在该气体导入部件15上连接有气体供给系统16。气体导入部件也可以配置为喷淋状。该气体供给系统16例如具有Ar气体供给源17、O2气体供给源18、H2气体供给源19，这些气体分别通过气体线20到达气体导入部件15，从气体导入部件15的气体辐射孔向腔室1内均匀地导入。在各个气体线20上设置有质量流量控制器21和设置在其前后的开关阀22。另外，也可以代替Ar气体使用其它稀有气体例如Kr、He、Ne、Xe等气体，此外，在后述的氧化气体100％的情况下也可以不包括稀有气体。 
在上述排气室11的侧面连接有排气管23，在该排气管23上连接有包括高速真空泵的排气装置24。而且，通过使该排气装置24动作，腔室1内的气体向排气室11的空间11a内均匀地排出，通过排气管23被排气。由此，腔室1内能够高速地减压至例如0.133Pa。 
在腔室1的侧壁，设置有用于在与邻接于等离子体处理装置100的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。 
腔室1的上部为开口部，沿着该开口部的周缘部设置有环状的支撑部27。在该支撑部27上，由电介质例如石英、Al2O3等陶瓷构成的透过微波的微波透过板28通过密封部件29被气密地设置。从而，腔室1内被气密地保持。 
在微波透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线板31。该平面天线板31卡止在腔室1的侧壁上端。平面天线板31，在例如与8英寸尺寸的晶片W对应的情况下，是由直径为300～400mm、厚度为0.1～数mm(例如1mm)的导电性材料构成的圆板。具体地说，由例如表面镀有金或银的铜板或铝板构成，为多个微波发射孔32(隙缝)以规定的图案贯通而形成的结构。也可以是镍板、不锈钢板。如图2所示，微波发射孔32例如是呈长形状的孔成对，典型的成对的微波发射孔32彼此配置为“T”字状，多个这些对配置为同心圆状。微波发射孔32的长度、排列间隔根据微波的波长(λg)决定，例如微波发射孔32的间隔以成为λg/4、λg/2或λg的方式配置。另外，在图2中，形成为同心圆状的邻接的微波发射孔32彼此的间隔 以Δr表示。此外，微波发射孔32也可以为圆形、圆弧形等其它形状。而且，微波发射孔32的配置方式并无特别限定，在同心圆状以外，例如还能够配置为螺旋状、辐射状。 
在该平面天线板31的上表面上，设置有由具有大于真空的1以上的电介质常数的电介质材料例如石英构成的滞波件33。滞波件33可以由聚四氟乙烯、聚酰亚胺等树脂构成。因为在真空中微波的波长变长，所以该滞波件33具有使微波的波长变短，调整等离子体的功能。另外，平面天线板31与微波透过板28之间，以及，滞波件33与平面天线板31之间，分别能够紧贴配置，也能够分开配置。 
在腔室1的上表面，以覆盖这些平面天线板31和滞波件33的方式，设置有例如由铝、不锈钢、铜等金属材料构成的屏蔽盖体34。屏蔽盖体34作为波导的一部分起作用，辐射状地均匀地传播微波。腔室1的上表面与屏蔽盖体34通过密封部件35被密封。在屏蔽盖体34中形成有冷却水流路34a，通过在此通流冷却水，能够冷却屏蔽盖体34、滞波件33、平面天线板31、微波透过板28，能够防止变形和破损，稳定地生成等离子体。另外，屏蔽盖体34被接地。 
在屏蔽盖体34的上壁的中央形成有开口部36，在该开口部36上连接有波导管37。在该波导管37的端部通过匹配电路38连接有微波产生装置39。由此，由微波产生装置39产生的例如频率2.45GHz的微波通过波导管37向上述平面天线板31传播。另外，作为微波的频率，也能够使用8.35GHz、1.98GHz等。 
波导管37具有从上述屏蔽盖体34的开口部36向上方延伸的截面圆形状的同轴波导管37a；和通过模式变换器40与该同轴波导管37a的上端部连接的向水平方向延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式变换器40具有将在矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。内导体41在同轴波导管37a的中心延伸，内导体41在其下端部与平面天线板31的中心连接固定。由此，微波通过同轴波导管37a的内导体41向平面天线板31均匀且高效地传播。 
等离子体处理装置100的各结构部构成为与具有微处理器(计算机)的工艺控制器50连接并被控制。工艺控制器50上连接有：工程 管理者为了管理等离子体处理装置100而进行命令的输入操作等的键盘；由可视化地显示等离子体处理装置100的运行状况的显示器等构成的用户界面51。 
此外，在工艺控制器50上连接有存储有方案的存储部72，该方案是用于通过工艺控制器50的控制实现在等离子体处理装置10中执行的各种处理的控制程序、用于根据处理条件使等离子体处理装置10的各结构部实施处理的程序。方案存储于存储部72中的存储介质。存储介质可以是硬盘、半导体存储器，也可以是CD-ROM、DVD、闪存器等便携性的存储介质。此外，也可以从其它装置例如通过专用回线适当地传送方案。 
而且，根据需要，依据来自用户界面51的指示等将任意的方案从存储部52读出并使工艺控制器50执行，从而在工艺控制器50的控制下，在等离子体处理装置10中进行所希望的处理。 
这样构成的等离子体处理装置100在800℃以下优选500℃以下的低温下也能够进行无损伤的等离子体处理，从而能够形成优质的膜，并且等离子体均匀性优异，能够实现工艺的均匀性。 
该等离子体处理装置100，例如能够适用于形成作为晶体管的栅极绝缘膜的硅氧化膜的情况、在半导体装置的制造过程中在用作元件分离技术的浅沟槽隔离(Shallow Trench Isolation：STI)中在沟槽内形成氧化膜的情况(线氧化：liner oxide)等。 
说明利用等离子体处理装置100的沟槽(凹部)的氧化处理。首先，打开闸阀26从搬入搬出口25将形成有沟槽(凹部)的晶片W搬入腔室1内，并载置在基座2上。 
然后，从气体供给系统16的Ar气体供给源17和O2气体供给源18以规定的流量通过气体导入部件15将Ar气体和O2气体导入腔室1内，并维持为规定的处理压力。作为此时的处理条件，优选处理气体中的氧的比例为10％以上例如10～50％，更优选为20～30％。这样，通过调节处理气体中的氧的比例，能够控制等离子体中的氧离子、氧自由基的量。从而，在硅表面存在例如凹凸(图案)的情况下，也能够通过调节氧气的比例，调节到达凹部的深处的氧离子、氧自由基的量，能够以均匀的膜厚形成硅氧化膜。 
处理气体的流量能够从Ar气体：0～5000mL/min、O2气体：10～1500mL/min的范围中以使得氧相对于全部气体流量的比例为上述值的方式进行选择。 
此外，在来自Ar气体供给源17和O2气体供给源18的Ar气体和O2气体之外，也能够以规定比率导入来自H2气体供给源19的H2气体。通过供给H2气体，能够提高等离子体氧化处理中的氧化率。这是因为，通过供给H2气体而生成OH自由基，这有利于氧化率提高。在该情况下，H2的比例优选相对于处理气体整体的量为0.1～10％，更优选为0.1～5％，进一步优选为0.1～2％。H2气体的流量优选为1～650mL/min(sccm)。 
此外，腔室内处理压力例如优选为266～1333Pa，更优选533～733Pa。 
此外，处理温度能够为200～800℃的范围，优选400～500℃。 
接着，来自微波产生装置39的微波经由匹配电路38在波导管37中传导。微波依次通过矩形波导管37b、模式变换器40和同轴波导管37a被供给至平面天线板31。微波在矩形波导管37b内以TE模式传播，该TE模式的微波由模式变换器40变换为TEM模式，在同轴波导管37a内向平面天线板31传播，从平面天线板31通过微波透过板28被发射至腔室1内的晶片W的上方空间。此时，微波产生装置39的功率密度优选为0.41～4.19W/cm2，功率优选为0.5～5kW。 
此外，在进行等离子体氧化处理的过程中，从高频电源61以规定的频率和功率向基座2供给高频偏压(高频电力)。从该高频电源61供给的高频偏压是为了下述目的而被供给的：维持等离子体的低电子温度(在晶片W的附近1.2eV以下)，抑制充电损伤，并且向凹凸状的硅表面的凸部上端的角部分的硅氧化膜有效地导入圆角形状。此外，也是为了使得形成的硅氧化膜的绝缘性的可靠性，具体而言，TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性良好而供给的。 
从该观点出发，作为高频电力的频率，例如能够使用300kHz～60MHz，从在凸部的角部分的硅氧化膜上形成圆角的观点出发，更优选450kHz～13.56MHz。此外，从使TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性良好的观点发出，优选300kHz～27MHz。 高频电力的功率优选5～3600W，更优选10～1000W，所希望是10～600W。此外，作为晶片单位面积的功率密度，优选0.015～5W/cm2，更优选0.03～3.2W/cm2，进一步优选0.03～0.65W/cm2。 
通过从平面天线板31通过微波透过板28发射至腔室1的微波在腔室1内形成电磁场，Ar气体、O2气体等等离子体化，利用该等离子体氧化从形成在晶片W上的凹部内露出的硅表面。微波从平面天线板31的多个微波发射孔32被发射，因此，该微波等离子体为约1×1010～5×1012/cm3或该值以上的高密度的等离子体，其电子温度为0.5～2eV左右，等离子体密度的均匀性为±5％以下。而且，等离子体处理装置100具有即使从高频电源61向基座2供给高频电力而在晶片W上施加偏压，也能够维持等离子体的低电子温度的特长。 
基于数据说明该情况。 
等离子体的电子温度根据在等离子体中插入朗缪尔探针并扫描施加电压而得到的图3所示的电流-电压特性而求得。具体地说，在图3的指数函数区域的任意的位置取得电流值I1，其电流为e倍(约2.7倍)的电压的变化ΔV为电子温度(Te)。从而，如果指数函数区域的倾斜度相同则电子温度相同。 
于是，在图1的等离子体处理装置100中，使施加在基座上的高频偏压变化，通过朗缪尔探针测定生成等离子体时的电压-电流特性。此处，使用200mm晶片，以250mL/min(sccm)的流量供给Ar气体，压力：7.3Pa，微波功率：1000W，偏压功率变化为0、10、30、50W(功率密度分别为0.0、0.014、0.042、0.071W/cm2)。另外，配置在基座上的电极的面积为706.5cm2。其结果表示在图4。如该图所示，指数函数区域的倾斜度与偏压功率无关，大致一定，从而电子温度也如图5所示不依赖于偏压功率(图5以偏压功率密度表示)，为大致一定的值。也就是说，即使向晶片W以0.015～1W/cm2的功率密度施加高频偏压，也能够维持等离子体的低电子温度特性。也就是说，即使施加微小的偏压，等离子体的电子温度也不会上升。 
从而，具有即使如本实施方式这样向晶片W施加高频偏压，也能够在低温下且以短时间进行氧化处理，形成薄且均匀的氧化膜，而且由等离子体中的离子等引起的对晶片和氧化膜的损伤实质上不存在， 能够形成优质的硅氧化膜的优点。 
此外，通过在266Pa以上1333Pa以下的处理压力、处理气体中的氧的比例为10％以上例如10～50％的条件下进行等离子体氧化处理，不会受到形成在被处理体表面的图案的疏密的影响，能够以均匀的膜厚形成硅氧化膜。 
进一步，在进行等离子体氧化处理的过程中，从高频电源61向基座2施加高频偏压(高频电力)，朝向晶片W引入等离子体中的离子，从而能够在凹凸的硅表面上以均匀的膜厚形成硅氧化膜，并且能够在凸部上端的角部形成圆角形状。 
在这样的本发明中，通过在向基座2供给高频电力的同时进行等离子体氧化处理，如后所述，能够向具有沟槽等凹凸的硅的凸部上端的角部导入圆角形状，并且能够不受形成在被处理体表面的图案的疏密的影响，在凹凸表面上以均匀的膜厚形成硅氧化膜。 
在上述“低压力、低氧浓度条件”的情况下，作为等离子体中的活性种，离子成分是支配性的，由于等离子体电场集中在氧化的成长困难的角部(corner)，活性种被引入，积极的自由基氧化被促进，因此，由于图案的疏密差而产生氧化率的差异，难以形成均匀的氧化膜。 
另一方面，如上所述，在上述“高压力、高氧浓度条件”的情况下，疏密差较小，是良好的，但主要是活性种的自由基对氧化作贡献，因此离子辅助不充分，不能够在角部分形成充分的圆角。于是，在本发明中，通过在上述“高压力、高氧浓度条件”之外向基座2施加高频偏压，能够有效地向角部分引入活性种，从而能够促进氧化反应，在角部分形成充分的圆角。从而，能够做到与疏密差无关地形成均匀的氧化膜和在角部分形成充分的圆角这两者。 
此外，在这样的“高压力、高氧浓度条件”下，向将适当的高频偏压施加在基板上而形成的氧化膜，由于即使施加偏压等离子体的电子温度也能够维持得较低，因此在氧化膜和基板上难以产生损伤。此外，能够提高硅与氧化膜的界面的平坦性，氧化膜上局部的薄弱位置消失。结果，能够使TZDB(瞬时绝缘击穿)和TDDB(经时绝缘击穿)特性这两者良好。即，能够得到绝缘性良好的硅氧化膜。 
如上所述，在本实施方式中，能够不受图案的疏密影响地以均匀 的膜厚形成硅氧化膜，并且能够在角部分形成充分的圆角，而且能够使得TZDB(瞬时绝缘击穿)和TDDB(经时绝缘击穿)特性这两者良好，因此，能够提高硅氧化膜的可靠性。而且，通过将这样得到的硅氧化膜用作绝缘膜，能够制造具有良好的电特性的半导体装置。 
接着，参照图6说明将本发明的硅氧化膜的形成方法应用于STI的沟槽内部的氧化膜形成的例子。图6表示了STI的沟槽的形成和之后进行的氧化膜形成的工序。 
首先，在图6(a)和(b)中，在硅基板101上通过例如热氧化等方法形成SiO2等硅氧化膜102。接着，在(c)中，在硅氧化膜102上，例如通过CVD(Chemical Vapor Deposition)形成Si3N4等硅氮化膜103。进而，在(d)中，在硅氮化膜103之上，涂敷光致抗蚀剂，之后通过光刻技术进行图案形成，形成抗蚀剂层104。 
接着，如(e)所示以抗蚀剂层104作为蚀刻掩模，例如使用氟烃类的蚀刻气体有选择地蚀刻硅氮化膜103和硅氧化膜102，由此与抗蚀剂层104的图案相对应地使硅基板101露出。即，利用硅氮化膜103，形成用于形成沟槽的掩模图案。(f)表示了利用使用例如含氧等的处理气体的氧含有等离子体，实施所谓的灰化处理，已除去抗蚀剂层104的状态。 
在(g)中，以硅氮化膜103和硅氧化膜102作为掩模，对硅基板101实施有选择的蚀刻，从而形成沟槽105。该蚀刻能够使用包括例如Cl2、HBr、SF6、CF4等卤素或卤化合物、O2等的蚀刻气体而进行。 
(h)表示相对于STI的蚀刻后的晶片W的沟槽105的内表面，形成硅氧化膜的工序。此处，向基座2以规定的频率和功率供给高频电力，同时在处理气体中的氧的比例为10％以上100％以下，更优选为20～50％，并且处理压力为266～1333Pa，优选为266～667Pa的条件下氧化沟槽105内表面，进行等离子体氧化处理。通过在这样的条件下进行(i)所示的等离子体氧化处理，即使在沟槽105的线&空间案存在疏密的情况下，也能够使得在稀疏的部位和密集的部位的表面上形成的绝缘膜不产生膜厚差地形成均匀的硅氧化膜。进一步，能够在与沟槽105的肩部105a相对应的硅的肩部101a和与沟槽105的底部角部105b相对应的硅的角部101b形成充分的圆角。由此，与该部位 形成为锐角的情况相比，能够抑制漏电流的产生。 
另外，在通过本发明的等离子体氧化处理方法形成硅氧化膜111之后，虽然没有图示，但通过以下所示的顺序制造规定的半导体装置。首先，依据STI的元件分离区域形成的顺序，例如通过CVD法在沟槽105内埋入SiO2等绝缘膜之后，以硅氮化膜103作为阻止层通过CMP(Chemical Mechanical Polishing：化学机械抛光)进行研磨使其平坦化。在平坦化之后，通过蚀刻或CMP除去硅氮化膜103和埋入的绝缘膜的上部，从而形成元件分离构造。之后依据常用方法实施其它工序，从而制造规定的半导体装置。 
接着，说明对本发明的效果进行确认而得到的试验结果。 
将本发明的等离子体氧化处理方法应用于形成有具有疏密的线&空间的凹凸图案硅表面的氧化膜形成。图7示意性地表示对具有凹凸图案110的硅基板101的表面通过本发明的等离子体氧化处理方法进行氧化，形成硅氧化膜111之后的晶片W的主要部分的截面构造。 
在本试验中，使用图1的等离子体处理装置100，相对于凹凸图案以下述的条件A～C通过等离子体氧化处理氧化凹凸的硅表面，形成硅氧化膜，制作其图案110的截面，针对图案110的凸部的顶部膜厚a、图案110稀疏的部分(疏部)的侧部膜厚b、底部膜厚c和肩部112的角膜厚d，以及图案密集的部分(密部)的侧部膜厚b’、底部膜厚c’和肩部112的角膜厚d’，分别进行测定。另外，在该凹凸图案110中，图案稀疏的区域的凹部的开口宽度L1和密集的区域的凹部的开口宽度L2的比(L1/L2)是50。此外，图案110的凹部的深度和开口宽度的比(深宽比)在疏部是0.005，在密部是2。 
在表1和图8、图9中，针对形成的硅氧化膜，表示了测定图案110的凸部的角膜厚比(膜厚d’/膜厚b’)、图案110(凹凸)的底部与顶部的膜厚比(膜厚c’/膜厚a)、和图案110的疏密的膜厚比[(膜厚c’/膜厚c)×100]所得的结果。 
角膜厚比(膜厚d’/膜厚b’)表示图案的肩部112的圆角形成的程度，如果是0.9以上，优选是1～1.3，则肩部112的硅氧化膜111没有薄膜化，硅101的角形成有圆角。相反地，如果该角膜厚比不足0.9，则角部分的硅101的角保持为锐角的形状。此时的偏压的电力密度优 选为0.015W/cm2，更优选0.03W/cm2以上。 
此外，底部与顶部的膜厚比(膜厚c’/膜厚a)越接近1越好。 
进一步，疏密的膜厚比[(膜厚c’/膜厚c)×100]是图案110的疏部与密部的膜厚差的指标，优选在90％以上，希望在95％以上。此时的偏压的电力密度优选为0.03W/cm2，更优选0.15W/cm2以上。 
<条件A；比较例1> 
Ar流量：1200mL/min(sccm) 
O2流量：370mL/min(sccm) 
H2流量：30mL/min(sccm) 
O2气体比率：约23％ 
处理压力：667Pa(5Torr) 
微波功率密度：1.87W/cm2
高频功率：0W 
处理温度：500℃ 
处理时间：710秒 
形成膜厚：6.3nm 
晶片直径：200mm 
<条件B；本发明> 
Ar流量：1200mL/min(sccm) 
O2流量：370mL/min(sccm) 
H2流量：30mL/min(sccm) 
O2气体比率：约23％ 
处理压力：667Pa(5Torr) 
微波偏压密度：1.87W/cm2
微波偏压功率(13.56MHz)：50W(功率密度0.15W/cm2) 
处理温度：500℃ 
处理时间：105秒 
形成膜厚：6.0nm 
晶片直径：200mm 
<条件C；本发明> 
Ar流量：1200mL/min(sccm) 
O2流量：370mL/min(sccm) 
H2流量：30mL/min(sccm) 
O2气体比率：约23％ 
处理压力：667Pa(5Torr) 
微波功率密度：1.87W/cm2
微波偏压功率(13.56MHz)：200W(功率密度0.637W/cm2) 
处理温度：500℃ 
处理时间：45秒 
形成膜厚：6.0nm 
晶片直径：200mm 
[表1] 
  条件A  (比较例1)   条件B  (本发明)   条件C  (本发明)
  角膜厚比   (膜厚d’/膜厚b’)   0.81   1.20   1.27
  底部与顶部的膜厚比  (膜厚c’/膜厚a)   0.84   0.92   0.91
  疏密的膜厚比  (膜厚c’/膜厚c)×100[％]   90.0   95.3   95.5
根据表1和图8、图9，根据条件B和条件C(本发明)形成硅氧化膜的情况下的角膜厚比均为1.2以上，被厚膜化。即，可知通过向基座2施加高频偏压，能够在肩部112的硅中导入圆角形状。但是，在不向基座2施加高频偏压的条件A(比较例1)中，角膜厚比为0.81，向肩部112的硅的圆角形状的导入不充分。 
此外，底部与顶部的膜厚比，在向基座2施加高频偏压的条件B和条件C(本发明)中匀为0.9以上，是优异的，但在不向基座2施加高频偏压的条件A(比较例1)中较差。 
进一步，疏密的膜厚比，在向基座2施加高频偏压的条件B和条件C(本发明)中表示为95％以上的优异的值，相比于不向基座2施加高频偏压的条件A(比较例1)，更为优异。 
根据上述试验结果，即使处理压力和气体流量等条件相同，通过向基座2施加高频偏压，能够控制角膜厚比和疏密的膜密比，以及覆盖范围(coverage)性能。更具体地说，通过向基座2施加高频偏压，确认能够实现使角膜厚比为1以上，以及使疏密的膜厚比为90％以上，疏密差较小、膜厚的均匀性良好这两者，进而在疏密间能够得到均匀且良好的覆盖范围性能。在图7中，即使凹凸图案110的稀疏的区域的凹部的开口宽度L1与密集的区域的凹部的开口宽度L2的比(L1/L2)是2～100，也都能够充分地得到这些效果，此外，相对于图案110的凹部的深度与开口宽度的比(深宽比)在疏部为0.02以上1以下、在密部为2以上10以下优选5以上10以下的凹凸图案，也能够得到上述的各效果。 
接着，说明对在使高频偏压的频率和功率改变的情况下的疏部和密部的角膜厚比进行测定而得到的结果。 
此处，使用200mm晶片，使基本条件如以下所述：高频偏压的频率为400kHz和13.56MHz，使偏压功率变化为0、10、50、100、200W(各自的功率密度为0、0.031、0.095、0.159、0.318、0.639W/cm2)，在图7的凹凸图案的表面形成氧化膜，测定密部的角膜厚比(膜厚d’/膜厚b’)和疏部的角膜厚比(膜厚d/膜厚b)。它们的结果表示在图10～图13中。图10～13中，横轴均是高频偏压的功率密度，纵轴均是角部膜厚比，图10表示偏压的频率为400kHz、13.56MHz的情况下的疏部的角膜厚比，图11表示偏压的频率为400kHz、13.56MHz的情况下的密部的角膜厚比，图12表示偏压的频率为400kHz的情况下的疏部与密部的角膜厚比，图13表示偏压的频率为13.56MHz的情况下的疏部与密部的角膜厚比。从这些图可知，不论是400kHz还是13.56MHz，随着功率上升角膜厚比上升，能够观察到由偏压施加带来的角部圆滑的效果，该效果在400kHz和13.56MHz没有观察到很大的差异。此外，可知随着偏压功率密度上升，疏密的膜厚比上升(即疏密差较小)。可知，偏压的频率较高时离子性较低，工艺裕度较宽，从该观点出发，相比于400kHz，13.56MHz更为优选。此外，虽然高频偏压为微小功率也能够得到效果，但优选偏压功率密度为0.015W/cm2以上4.78W/cm2以下，更优选0.159W/cm2以上3.18W/cm2以下。 
接着，说明对硅氧化膜的电特性(绝缘特性)进行试验所得的结果。 
此处，作为基板使用200mm硅晶片，根据本发明，在“高压力、高氧条件”下，以400kHz或13.56MHz的频率使功率在0～200W(功率密度：0～0.64W/cm2)变化，在硅晶片上施加高频偏压，在基板(硅晶片)上形成由硅氧化膜构成的栅极氧化膜，制作MOS-Capacitor。 
具体地说，在硅基板(P-EPI)上形成由厚度6nm的硅氧化膜构成的栅极氧化膜，在其上形成作为栅极电极的厚度300nm的多晶硅膜，依据常用方法制作由NMOS构成的MOS-Capacitor。 
此时的基本的硅氧化膜形成条件如下所述。 
Ar流量：1200mL/min(sccm) 
O2流量：370mL/min(sccm) 
H2流量：30mL/min(sccm) 
O2气体相对于全部气体的比率：约23％ 
H2气体相对于全部气体的比率：约1.9％ 
处理压力：667Pa(5Torr) 
微波功率密度：2.05W/cm2
基座温度：465℃ 
另外，为了比较，也制作了在“低压力、低氧浓度”条件下不施加偏压地同样形成有栅极氧化膜的MOS-Cap、和通过热氧化形成有栅极氧化膜的MOS-Cap。“低压力、低氧浓度”条件和热氧化时的条件如以下所述。 
(a)低压力、低氧条件 
Ar流量：990mL/min(sccm) 
O2流量：10mL/min(sccm) 
O2气体相对于全部气体的比率：1％ 
处理压力：133Pa(1Torr) 
微波功率密度：2.05W/cm2
基座温度：465℃ 
(b)热氧化条件(利用WVG：Wator Vapor Generation法) 
O2流量：900mL/min(sccm) 
H2流量：450mL/min(sccm) 
处理压力：15000Pa(112.5Torr) 
处理温度：950℃ 
对以上述方式制作的MOS-Capacitor进行TZDB(瞬时绝缘击穿)试验和TDDB(经时绝缘击穿)试验。TZDB试验是，单元尺寸S＝25mm2、单元数N＝112pts，施加电压，设15MV/cm2以上为OK，15MV/cm2以上的元件为95％以上是合格。此外，TDDB试验是，设S＝0.01mm2、CCS＝-0.1A/cm2、温度＝120℃，测定Qbd特性和ΔEge。Qbd特性是可靠性的指标，表示直到氧化膜硬击穿(hard break)的通过氧化膜的总电荷量。此外，ΔEge是电子陷阱的指标，表示定电流施加50sec后的电场偏移量。另外，TDDB试验是对TZDB试验合格的元件实施的。 
图14是表示TZDB试验的结果的图。如该图所示，在高压力、高氧浓度(记为“高压/高氧”)的条件下，不依赖于高频偏压施加，为95％以上，超过了合格线，得到与热氧化的情况同等的良好的结果。另外，在低压力、低氧浓度(记为“低压/低氧”)的条件下为95％以下，没有达到合格线。在高压/高氧条件下，优选高频偏压的功率密度为0.015w/cm2以上。 
图15是横轴为高频偏压的功率、纵轴为Qbd的值，表示每个频率中的它们的关系的图。如该图所示，在400kHz、13.56MHz下，Qbd的值均是通过偏压功率的施加而比不施加偏压的情况下的Qbd的值高，可靠性提高。此外，能够观察到Qbd的值随着高频偏压的功率增加而上升的倾向。而且能够确认，通过适当选择高频偏压的功率，能够提高至与Qbd良好的“低压、低氧浓度”条件下的同等以上。此外，高频偏压的频率，就Qbd而言400kHz比13.56MHz更有效，但两者均在能够充分使用的范围。优选高频偏压的功率密度为0.015w/cm2以上，更优选为0.3w/cm2以上，希望为0.6w/cm2以上。 
图16是横轴为高频偏压的功率、纵轴为ΔEge的值，表示每个频率中的它们的关系的图。如该图所示，能够确认，通过施加400kHz、13.56MHz的高频偏压，电子陷阱变小。两个频率均在能够充分使用的范围，但在13.56MHz的条件下随着偏压功率密度变大，ΔEge的绝对 值变小，因此优选。 
总结上述结果表示在表2中。如该表所示，在高压力、高氧浓度+高频偏压的条件下，现在难以并存的TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性这两者变得良好，确认能够形成电特性优异的氧化膜。 
[表2] 
Figure RE-G2007800361972D00201
备注：○良好、△允许范围、×不良 
从上述可知，通过本发明的方法形成的氧化膜能够得到高氧化率，角圆滑效果大，面方位差、疏密差小、TZDB(瞬时绝缘击穿)特性和TDDB(经时绝缘击穿)特性优异，而且得到致密的膜质和良好的表面状态，能够确认本发明的等离子体氧化处理方法极为优异。 
另外，本发明并不限定于上述实施方式，能够有各种变形。例如，在上述实施方式中，作为实施本发明的方法的装置，举出了RLSA方式的等离子体处理装置为例，但也可以例如为远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等其它的等离子体处理装置。 
此外，在上述实施方式中，举例表示了如图7所示的在作为单晶硅的硅基板的凹凸图案的表面形成高品质的氧化膜的必要性高的STI的沟槽内部的氧化膜形成，但也能够应用于晶体管的多晶硅栅极电极侧壁的氧化膜形成等在其它的凹凸图案的表面上形成高品质的氧化膜的必要性高的应用中，此外，也能够应用于根据形成凹凸的部位而结晶面方位不同的硅表面例如翼构造、槽栅构造的三维晶体管的制造过程中形成作为栅极绝缘膜等的硅氧化膜的情况。 
进一步，在上述实施方式中，叙述了作为绝缘膜形成硅氧化膜的方法，但也能够对通过本发明方法形成的硅氧化膜进一步进行氮化处理而形成硅氧氮化膜(SiON膜)。在该情况下，虽然不要求氮化处理的方法，但优选例如使用包括Ar气体和N2气体的混合气体，进行等离子体氮化处理。 
而且，在上述实施方式中举例表示了作为被处理体使用作为半导体基板的硅基板的情况，但也可以是化合物半导体基板这样的其它的半导体基板，此外，也可以是LCD基板、有机EL基板等FPD用的基板。 
产业上的可利用性 
本发明能够适用于在各种半导体装置的制造中形成硅氧化膜的情况。 

Claims (10)

1.一种等离子体氧化处理方法，其特征在于，包括：
在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；
在所述处理容器内通过等离子体生成用的等离子体生成机构形成含有Ar气体和氧气的处理气体的等离子体的工序；
在形成所述等离子体时，向所述载置台供给高频电力，向被处理体施加高频偏压的工序；和
利用所述等离子体氧化被处理体表面的硅，形成硅氧化膜的工序；
其中，以所述处理气体中的所述氧的比例为10～50％、且处理压力为266Pa以上1333Pa以下的条件形成等离子体；
所述高频电力的输出为被处理体的单位面积0.03～3.2W/cm2；
处理温度为200～800℃；
在被处理体表面上具有凹凸图案；
形成硅氧化膜，使得形成在所述凹凸图案的凸部上端的角的硅氧化膜的的膜厚tc和形成在所述凸部的侧面的硅氧化膜的膜厚ts的比(tc/ts)为0.9以上。
2.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述高频电力的频率为300kHz～60MHz。
3.如权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理气体以0.1～10％的比例包含氢。
4.如权利要求1所述的等离子体氧化处理方法，其特征在于：
在被处理体的表面形成有所述凹凸图案稀疏的区域和该凹凸图案密集的区域。
5.一种等离子体氧化处理方法，其特征在于，包括：
在配置在等离子体处理装置的处理容器内的载置台上载置表面具有硅的被处理体的工序；
通过具有多个隙缝的平面天线向所述处理室内发射来自微波产生装置、功率密度为0.41～4.19W/cm2的微波，并且向所述处理室内导入包含Ar气体和氧气的处理气体，以处理气体中的氧的比例为10～50％、且处理压力为266Pa以上1333Pa以下的条件形成等离子体的工序；
在形成所述等离子体时，向所述载置台供给高频偏压，向被处理体施加高频偏压的工序；和
利用所述等离子体氧化被处理体表面的硅，形成硅氧化膜的工序；其中，
在被处理体表面上具有凹凸图案；
所述高频电力的输出为被处理体的单位面积0.03～3.2W/cm2；
形成硅氧化膜，形成在所述凹凸图案的凸部上端的角的硅氧化膜的的膜厚tc和形成在所述凸部的侧面的硅氧化膜的膜厚ts的比(tc/ts)为0.9以上。
6.如权利要求5所述的等离子体氧化处理方法，其特征在于：
控制所述高频偏压，使得形成的硅氧化膜的TZDB特性和TDDB特性均成为所希望的值，其中，TZDB特性是瞬时绝缘击穿特性，TDDB特性是经时绝缘击穿特性。
7.如权利要求5所述的等离子体氧化处理方法，其特征在于：
所述高频电力的频率为300kHz～60MHz。
8.如权利要求5所述的等离子体氧化处理方法，其特征在于：
所述处理气体以0.1～10％的比例包含氢。
9.如权利要求5所述的等离子体氧化处理方法，其特征在于：
处理温度为200～800℃。
10.如权利要求5所述的等离子体氧化处理方法，其特征在于：在被处理体的表面形成有所述凹凸图案稀疏的区域和该凹凸图案密集的区域。
CN2007800361972A 2006-09-29 2007-09-27 等离子体氧化处理方法和等离子体处理装置 Expired - Fee Related CN101523575B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP267744/2006 2006-09-29
JP2006267744 2006-09-29
JP2007091701 2007-03-30
JP091701/2007 2007-03-30
PCT/JP2007/068755 WO2008041600A1 (fr) 2006-09-29 2007-09-27 Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage

Publications (2)

Publication Number Publication Date
CN101523575A CN101523575A (zh) 2009-09-02
CN101523575B true CN101523575B (zh) 2011-02-16

Family

ID=39268461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800361972A Expired - Fee Related CN101523575B (zh) 2006-09-29 2007-09-27 等离子体氧化处理方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US7910495B2 (zh)
JP (1) JP5231232B2 (zh)
KR (1) KR101089988B1 (zh)
CN (1) CN101523575B (zh)
TW (1) TWI416627B (zh)
WO (1) WO2008041600A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
US8607733B2 (en) * 2008-02-18 2013-12-17 Mitsui Engineering & Shipbuilding Co., Ltd. Atomic layer deposition apparatus and atomic layer deposition method
JP5357487B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
CN105430862A (zh) * 2014-09-23 2016-03-23 北京北方微电子基地设备工艺研究中心有限责任公司 一种表面波等离子体设备
JP6919350B2 (ja) 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
EP3588560A1 (en) * 2018-06-21 2020-01-01 Murata Manufacturing Co., Ltd. Semiconductor structure enhanced for high voltage applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
CN1682357A (zh) * 2002-08-14 2005-10-12 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
US7816188B2 (en) * 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
KR100914542B1 (ko) * 2005-02-01 2009-09-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
CN1682357A (zh) * 2002-08-14 2005-10-12 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-280369A 2002.09.27

Also Published As

Publication number Publication date
US7910495B2 (en) 2011-03-22
TWI416627B (zh) 2013-11-21
CN101523575A (zh) 2009-09-02
WO2008041600A1 (fr) 2008-04-10
JPWO2008041600A1 (ja) 2010-02-04
KR20090058000A (ko) 2009-06-08
JP5231232B2 (ja) 2013-07-10
KR101089988B1 (ko) 2011-12-05
TW200830411A (en) 2008-07-16
US20100015815A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
CN101523575B (zh) 等离子体氧化处理方法和等离子体处理装置
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JPWO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110216

Termination date: 20140927

EXPY Termination of patent right or utility model