JP5231233B2 - プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 - Google Patents

プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 Download PDF

Info

Publication number
JP5231233B2
JP5231233B2 JP2008537497A JP2008537497A JP5231233B2 JP 5231233 B2 JP5231233 B2 JP 5231233B2 JP 2008537497 A JP2008537497 A JP 2008537497A JP 2008537497 A JP2008537497 A JP 2008537497A JP 5231233 B2 JP5231233 B2 JP 5231233B2
Authority
JP
Japan
Prior art keywords
plasma
processing
gas
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008537497A
Other languages
English (en)
Other versions
JPWO2008041601A1 (ja
Inventor
俊彦 塩澤
義郎 壁
岳志 小林
淳一 北川
和裕 伊佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008537497A priority Critical patent/JP5231233B2/ja
Publication of JPWO2008041601A1 publication Critical patent/JPWO2008041601A1/ja
Application granted granted Critical
Publication of JP5231233B2 publication Critical patent/JP5231233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Description

本発明は、プラズマ酸化処理方法に関し、詳細には、例えば、各種半導体装置の製造過程で絶縁膜としてのシリコン酸化膜を形成する場合などに適用可能なプラズマ酸化処理方法に関する。
各種半導体装置の製造過程では、例えばトランジスタのゲート絶縁膜等の絶縁膜としてＳｉＯ２などのシリコン酸化膜の形成が行なわれている。このようなシリコン酸化膜を形成する方法としては、酸化炉やＲＴＰ（Rapid Thermal Process）装置を用いる熱酸化処理が用いられている。例えば、熱酸化処理の一つである酸化炉によるウエット酸化処理では、８００℃超の温度にシリコン基板を加熱し、酸素と水素を燃焼させて水蒸気（Ｈ２Ｏ）を生成するＷＶＧ（Water Vapor Generator）装置を用いて水蒸気（Ｈ２Ｏ）の酸化雰囲気に曝すことによりシリコン表面を酸化させてシリコン酸化膜を形成する。
熱酸化処理は、良質なシリコン酸化膜を形成できる方法であると考えられている。しかし、８００℃超の高温による処理が必要であることから、サーマルバジェットが増大し、熱応力によってシリコン基板に歪みなどを生じさせてしまうという問題がある。
これに対し、処理温度が４００℃前後であるため、熱酸化処理におけるサーマルバジェットの増大や基板の歪みなどの問題を回避することができる技術として、アルゴンガスと酸素ガスを含み、酸素の流量比率が約１％の処理ガスを用い、１３３．３Ｐａのチャンバー内圧力で形成されたマイクロ波励起プラズマを用いて、シリコンを主成分とする電子デバイスの表面に作用させて酸化処理を行なうことにより、膜厚のコントロールが容易で良質なシリコン酸化膜を形成できる酸化膜形成方法が提案されている（例えば、ＷＯ２００１／６９６７３号）。
処理圧力１３３．３Ｐａ程度、処理ガス中のＯ２流量１％の条件（説明の便宜上、「低圧力、低酸素濃度条件」という）でプラズマ処理を行なった場合、例えば、被処理体表面に形成された溝、ライン＆スペースなどのパターンに疎密がある場合には、パターンが疎の部位と密の部位とでシリコン酸化膜の形成速度に差が生じてしまい、均一な膜厚でシリコン酸化膜を形成することができないことがある。シリコン酸化膜の膜厚が部位により異なると、これを絶縁膜として用いる半導体装置の信頼性を低下させる一因になる。
これを避けるために、処理圧力６６７Ｐａ程度、処理ガス中のＯ２流量２５％程度の条件（説明の便宜上、「高圧力、高酸素濃度条件」という）でプラズマ酸化処理を行なった場合、凹凸の表面にシリコン酸化膜を形成すると、密の部分の酸化レートが低下するだけでなく、凸部上端のコーナー部に丸み形状が十分に導入されず、その部位からの電界集中によるリーク電流の発生や、シリコン酸化膜の応力によるクラックの発生が懸念される。
つまり、プラズマ酸化処理によってシリコン酸化膜を形成する場合に、パターンの疎密に関係なく均一な膜厚を得るとともに、凸部上端のコーナー部への丸み形状の導入を両立させることが望まれている。また、このようなシリコン酸化膜の形成は、極力高いスループットで形成することが望まれる。
本発明の目的は、パターンの疎密による膜厚差を生じさせることなく、パターンの凸部上端のシリコンのコーナーを丸み形状に形成し、均一な膜厚でシリコン酸化膜を形成することが可能なプラズマ酸化処理を提供することにある。
また、本発明の他の目的は、このようなシリコン酸化膜を極力高いスループットで形成することができるプラズマ酸化処理方法を提供することにある。
本発明の第１の観点によれば、プラズマ処理装置の処理容器内に、表面がシリコンで構成され表面に凹凸形状のパターンを有する被処理体を配置することと、前記処理容器内に、酸素の割合が５〜２０％、水素の割合が０．１〜１０％の範囲の処理ガスを供給し、かつ前記処理容器内の処理圧力を２６７Ｐａ以上４００Ｐａ以下の範囲として、前記処理容器内にプラズマを形成することと、前記プラズマにより、前記被処理体の表面のシリコンを酸化してシリコン酸化膜を形成することと、を含み、前記プラズマは、前記処理ガスが、複数のスロットを有する平面アンテナにより前記処理容器内に導入されるマイクロ波によって励起されて形成されるマイクロ波励起プラズマである、プラズマ酸化処理方法が提供される。
また、被処理体表面に凹凸パターンを有する場合において、特に前記凹凸パターンが疎な領域と、該凹凸パターンが密な領域とが形成されている場合に有効である。
また、前記凹凸パターンの凸部上端のコーナーに形成されるシリコン酸化膜の膜厚ｔｃと、前記凸部の側面に形成されるシリコン酸化膜の膜厚ｔｓとの比（ｔｃ／ｔｓ）が、０．９５以上１．５以下となるようにシリコン酸化膜を形成することが好ましい。
さらに、前記凹凸パターンが疎な領域の凹部の底のシリコン酸化膜の膜厚に対し、前記凹凸パターンが密な領域の凹部の底のシリコン酸化膜の膜厚の比率が８５％以上となるようにすることが好ましい。
また、前記処理ガス中の酸素の割合が１０〜１８％であることが好ましい。また、前記処理圧力が、３００Ｐａ以上３５０Ｐａ以下であることが好ましい。
さらに、処理温度が２００〜８００℃であることが好ましい。
さらにまた、前記処理ガスを、前記処理容器内で実効的にプラズマ処理が施されるプラズマ処理空間の容積１ｍＬあたり０．１２８ｍＬ／ｍｉｎ以上の流量で前記処理容器内に供給することが好ましい。
本発明の第２の観点によれば、表面がシリコンで構成され表面に凹凸形状のパターンを有する被処理体が収容される処理容器と、前記処理容器内に希ガスと酸素と水素を含む処理ガスを供給する処理ガス供給機構と、前記処理容器内を真空排気する排気機構と、前記処理容器に前記処理ガスのプラズマを生成させるプラズマ生成機構と、前記処理容器内に、前記被処理体が配置された状態で、上記第１の観点のプラズマ酸化処理方法に規定する条件により前記被処理体の表面のシリコンを酸化してシリコン酸化膜を形成するように制御する制御部とを具備する、プラズマ処理装置が提供される。
本発明の第３の観点によれば、コンピュータ上で動作し、プラズマ処理装置を制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のプラズマ酸化処理方法が行われるように、コンピュータに前記プラズマ処理装置を制御させる、記憶媒体が提供される。
本発明によれば、処理ガス中の酸素の割合が５〜２０％で、かつ２６７Ｐａ以上４００Ｐａ以下の処理圧力の条件で形成されたプラズマにより、凹凸パターンを有する被処理体表面のシリコンを酸化してシリコン酸化膜を形成することにより、パターンの疎密による膜厚差の抑制と凸部上端のシリコンのコーナーへの丸み形状の導入とを両立させ、凹凸パターンを有するシリコン表面に均一な膜厚でシリコン酸化膜を形成することができる。従って、この方法により得られたシリコン酸化膜を絶縁膜として使用する半導体装置に良好な電気的特性を付与できるとともに、半導体装置の信頼性を向上させることができる。
しかし、その後の本発明者らの検討結果においては、このような条件を用いて複数のスロットを有する平面アンテナから前記処理容器内にマイクロ波を放射する方式でプラズマを形成してシリコン酸化膜を形成する場合には、スループットが低くなる傾向にあることが判明した。
そこで、このような点も解決すべく検討を重ねた結果、処理ガス中の酸素の割合が５〜２０％で、かつ２６７Ｐａ以上４００Ｐａ以下の処理圧力とし、処理容器内で実効的にプラズマ処理が施されるプラズマ処理空間の容積が１５〜１６Ｌである場合に、処理ガスの流量を２０００ｍＬ／ｍｉｎ以上とすることにより酸化レートが増大し、スループットが向上することを見出した。また、酸化レートの増大効果は、処理容器内で実効的にプラズマ処理が施されるプラズマ処理空間の単位容積当たりの処理ガス流量が所定値以上であれば処理容器の容積によらず発揮することができ、具体的には、容積１ｍＬあたり０．１２８ｍＬ／ｍｉｎ以上の処理ガス流量であれば酸化レートが増大し、スループットが向上する。
本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。 平面アンテナ板の構造を示す図面。 図１のプラズマ処理装置によるトレンチ形状の酸化処理を説明するフローチャート。 「高圧力、高酸素濃度条件」と「中圧力、中酸素濃度条件」において、処理時間を変化させてシリコン酸化膜を形成した結果を示す図。 チャンバー内で実効的にプラズマ処理が施されるプラズマ処理空間を説明するための図。 「中圧力、中酸素濃度条件」において、処理ガスのトータル流量を変化させて膜厚の変化を把握した図。 横軸に温度の逆数をとり、縦軸に酸化処理の際の拡散速度定数をとったアレニウスプロットを、「低圧力、低酸素濃度条件」、「高圧力、高酸素濃度条件」、「中圧力、中酸素濃度条件」について示す図。 「中圧力、中酸素濃度条件」におけるシリコン酸化膜の作製において、予備加熱時間を従来の３５ｓｅｃとしたものと、１０ｓｅｃにしたものについて、処理時間と膜厚および膜厚のばらつきとの関係を把握した結果を示す図。 ＳＴＩによる素子分離への適用例を示すウエハ断面の模式図。 パターンが形成されたウエハ表面付近の縦断面を示す模式図。 シリコン酸化膜の膜厚比と処理圧力との関係を示すグラフ。 シリコン酸化膜の膜厚比と処理ガス中の酸素比率との関係を示すグラフ。 シリコン酸化膜のパターン疎密による膜厚比と処理圧力との関係を示すグラフ。 シリコン酸化膜のパターン疎密による膜厚比と処理ガス中の酸素比率との関係を示すグラフ。 シリコン酸化膜の面方位による膜厚比と処理圧力との関係を示すグラフ。 シリコン酸化膜の面方位による膜厚比と処理ガス中の酸素比率との関係を示すグラフ。 従来のシーケンスを示すタイミングチャート。 処理ガス流量を多くして酸化処理時間を短くしたシーケンスを示すタイミングチャート。 処理ガス流量を多くして酸化処理時間を短くすることに加えてプリヒート時間を短くしたシーケンスを示すタイミングチャート。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のシリコン酸化膜の形成方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、例えば、トランジスタのゲート絶縁膜をはじめとする各種半導体装置における絶縁膜の形成に好適に用いられる。
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理基板である半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理体であるウエハＷを加熱する。このとき、例えば室温から８００℃までの範囲で処理温度が制御可能となっている。なお、チャンバー１の内周には、石英からなる円筒状のライナー７が設けられている。また、サセプタ２の外周側には、チャンバー１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、均等にガス放射孔が形成されている。このガス導入部材１５にはガス供給系１６が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、例えばＡｒガス供給源１７、Ｏ２ガス供給源１８、Ｈ２ガス供給源１９を有しており、これらのガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５のガス放射孔からチャンバー１内に均一に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。なお、Ａｒガスに代えて他の希ガス、例えばＫｒ、Ｈｅ、Ｎｅ、Ｘｅなどのガスを用いてもよく、また、後述するように希ガスは含まなくてもよい。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内を例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が設けられている。この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ板３１が設けられている。この平面アンテナ板３１はチャンバー１の側壁上端に係止されている。平面アンテナ板３１は、例えば８インチサイズのウエハＷに対応する場合には、直径が３００〜４００ｍｍ、厚みが１〜数ｍｍ（例えば５ｍｍ）の導電性材料からなる円板である。具体的には、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２（スロット）が所定のパターンで貫通して形成された構成となっている。ニッケル板やステンレス鋼板であってもよい。マイクロ波放射孔３２は、例えば図２に示すように長い形状をなすものが対をなし、典型的には対をなすマイクロ波放射孔３２同士が「Ｔ」字状に配置され、これらの対が複数、同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λg）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、λg／４、λg／２またはλgとなるように配置される。なお、図２においては、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ板３１の上面には、真空よりも大きい１以上の誘電率を有する誘電体材料、例えば石英からなる遅波材３３が設けられている。遅波材３３は、ポリテトラフルオロエチレン、ポリイミドなどの樹脂で構成されていてもよい。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ板３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ板３１との間は、それぞれ密着または離間させて配置することができる。
チャンバー１の上面には、これら平面アンテナ板３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなる導波管機能を有するシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ板３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ板３１へ伝播されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、この内導体４１の下端部は、平面アンテナ板３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ板３１へ均一に効率よく伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。
このように構成されたプラズマ処理装置１００は、８００℃以下好ましくは５００℃以下の低い温度でもダメージフリーなプラズマ処理により、良質な膜を形成できるとともに、プラズマ均一性に優れており、プロセスの均一性を実現することができる。
このプラズマ処理装置１００は、例えば、トランジスタのゲート絶縁膜としてのシリコン酸化膜を形成する場合や、半導体装置の製造過程で素子分離技術として利用されているシャロートレンチアイソレーション（Shallow Trench Isolation；ＳＴＩ）においてトレンチ形状の表面を酸化処理（ライナー酸化）して酸化膜を形成する場合などに、好適に利用可能なものである。
以下、プラズマ処理装置１００によるトレンチ形状（凹部）の酸化処理について、図３のフローチャートを参照しながら説明する。まず、ゲートバルブ２６を開にして搬入出口２５からトレンチが形成されたウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する（ステップ１）。
そして、チャンバー１内を密閉して高真空まで真空排気し（ステップ２）、その後、ガス供給系１６のＡｒガス供給源１７およびＯ２ガス供給源１８から、ＡｒガスおよびＯ２ガスを所定の流量で、またはこれにＨ２ガス供給源１９からの所定流量のＨ２ガスを加えて、ガス導入部材１５を介してチャンバー１内に導入するとともにサセプタ２に埋設されたヒーター５によりサセプタを所定の温度で加熱を開始する（予備加熱；ステップ３）。このようにして所定時間予備加熱を行った後、チャンバー１内を所定圧力および所定温度に保った状態でチャンバー１内にマイクロ波を導入して処理ガスをプラズマ化しプラズマ酸化処理を行う（ステップ４）。
このプラズマ酸化処理の際には、予備加熱の際から引き続いて、ＡｒガスおよびＯ２ガス、またはこれらにＨ２ガスを加えた処理ガスをチャンバー１内に導入し、その状態で、マイクロ波発生装置３９からマイクロ波がマッチング回路３８、導波管３７、平面アンテナ板３１およびマイクロ波透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射され、このマイクロ波によりチャンバー１内の処理ガスがプラズマ化し、このプラズマによりウエハＷにプラズマ酸化処理が施される。
具体的には、マイクロ波発生装置３９からのマイクロ波がマッチング回路３８を経て導波管３７に至り、導波管３７では、マイクロ波が矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通って平面アンテナ板３１に供給され、平面アンテナ板３１からマイクロ波透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射される。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝播し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ板３１に向けて伝播されていく。この際、マイクロ波発生装置３９のパワー密度は０．４１〜４．１９Ｗ／ｃｍ２、パワーは０．５〜５ｋＷとすることが好ましい。
平面アンテナ板３１からマイクロ波透過板２８を介してチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、Ａｒガス、Ｏ２ガス等がプラズマ化し、このプラズマによりウエハＷに形成された凹部内に露出したシリコン表面を酸化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ板３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３あるいはそれ以上の高密度のプラズマとなり、その電子温度は、０．５〜２ｅＶ程度と低く、プラズマ密度の均一性は、±５％以下である。したがって、低温かつ短時間で酸化処理を行って薄く均一な酸化膜を形成することができ、しかも低電子温度のプラズマのため酸化膜へのプラズマ中のイオン等によるダメージが小さく、良質なシリコン酸化膜を形成できるというメリットがある。
この際に、処理圧力を２６７Ｐａ以上４００Ｐａ以下、処理ガス中の酸素の割合を５〜２０％の条件でプラズマ酸化処理を行なうことにより、後述するように、トレンチ上部のコーナー部を丸み形状に形成できるとともに、被処理体表面に形成されたパターンの疎密に影響されることなく、均一な膜厚でシリコン酸化膜を形成できる。したがって、この方法により得られたシリコン酸化膜を絶縁膜として使用して製造された半導体装置は、良好な電気的特性を有するものとなる。
上記「低圧力、低酸素濃度条件」の場合、プラズマ中の活性種としてイオン成分が支配的となり、酸化の成長しにくいコーナー部（角部）にプラズマによる電界が集中し、活性種が引き込まれ積極的なラジカル酸化が促進されるので、パターンの疎密差により電子化レートに差が出て均一な酸化膜が形成され難い。
一方、上述したように、上記「高圧力、高酸素濃度条件」の場合、粗密差は小さく良好であるものの、活性種のラジカルが主に酸化に寄与するのでイオンアシストが不十分となりコーナー部分に十分な丸みを形成することができない。
これに対して、本発明の「中圧力、中酸素濃度条件」では、上記「低圧力、低酸素濃度条件」のコーナー部分の丸みを良好に維持することができる程度のイオンアシストの効果を確保することができ、しかも「高圧力、高酸素濃度条件」のパターンの粗密差にかかわらず膜厚が均一にする効果を維持することができる。
このプラズマ処理に際して、処理ガス中の酸素の割合は、上述のように５〜２０％が好ましく、１０〜１８％がより好ましい。処理ガス中の酸素の割合をこの範囲で調節することにより、プラズマ中の酸素イオンや酸素ラジカルの量を制御し、シリコン表面に例えば凹凸（パターン）が存在する場合でも、凹部内の底部に到達する酸素イオンや酸素ラジカルの量をより多くすることがきるので、均一な膜厚でシリコン酸化膜を形成することができる。
「中圧力、中酸素濃度条件」における処理ガスの流量は、Ａｒガス：５０〜５０００ｍＬ／ｍｉｎ、Ｏ２ガス：５〜５００ｍＬ／ｍｉｎの範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
また、Ａｒガス供給源１７およびＯ２ガス供給源１８からのＡｒガスおよびＯ２ガスに加え、上述したように、Ｈ２ガス供給源１９からＨ２ガスを所定比率で導入することができる。このようにＨ２ガスを供給することにより、プラズマ酸化処理における酸化レートを向上させることができる。これは、Ｈ２ガスを供給することでＯＨラジカルが生成され、これが酸化レート向上に寄与するためである。この場合、Ｈ２の割合は、処理ガス全体の量に対して０．０１〜１０％となるようにすることが好ましく、０．１〜５％がより好ましく、０．１〜２％が望ましい。具体的には、Ａｒガス：５０〜５０００ｍＬ／ｍｉｎ、Ｏ２ガス：１０〜５００ｍＬ／ｍｉｎ、Ｈ２ガス：１〜１１０ｍＬ／ｍｉｎの範囲が好ましい。また、Ｈ２／Ｏ２比は０．１〜０．５の範囲が好ましい。
また、チャンバー内処理圧力は、上述したような２６７〜４００Ｐａ（２〜３Ｔｏｒｒ）の範囲が好ましく、３００〜３５０Ｐａ（２．２〜２．７Ｔｏｒｒ）の範囲がより好ましい。
また、処理温度は２００〜８００℃の範囲から選択でき、４００〜５００℃が好ましい。
ところで、本発明者らの実験結果によれば、本実施形態における処理ガス中のＯ２ガスの割合が５〜２０％でチャンバー内圧力が２６７Ｐａ以上４００Ｐａ以下の範囲（以下「中圧力、中酸素濃度条件」という）では、「低圧力、低酸素濃度条件」、および「高圧力、高酸素濃度条件」の場合に比べて、単位時間当たりに形成される膜厚が小さいことが判明した。すなわち、所定の膜厚を得るための時間が長くなりスループットが小さくなってしまう。
そのことを図４に示す。図４は、３００ｍｍウエハについて、全ガス中のＯ２ガスの割合が２３％で圧力が６６５Ｐａ（５Ｔｏｒｒ）の「高圧力、高酸素濃度条件」と、上記範囲内であるＯ２ガスの割合が１２．７％で圧力が３３３Ｐａ（２．５Ｔｏｒｒ）の「中圧力、中酸素濃度条件」において、処理時間を変化させてシリコン酸化膜を形成した結果を示す図である。なお、いずれの場合にも処理ガスはＯ２ガス＋Ａｒガス＋Ｈ２ガスとし、「高圧力、高酸素濃度条件」では、Ｏ２ガス：３７ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒガス：１２０ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｈ２ガス：３ｍＬ／ｍｉｎ（ｓｃｃｍ）、総流量を１６０ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、「中圧力、中酸素濃度条件」においては、Ｏ２ガス：１０２ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒガス：６８０ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｈ２ガス：１８ｍＬ／ｍｉｎ（ｓｃｃｍ）、総流量を８００ｍＬ／ｍｉｎ（ｓｃｃｍ）とした。また、マイクロ波の出力を４０００Ｗ、処理温度（サセプタ温度）を４６５℃とした。なお、図５に斜線で示す、チャンバー１のライナー７の内側でかつバッフルプレート８からマイクロ波透過板下面までの部分に対応する、チャンバー内で実効的にプラズマ処理が施されるプラズマ処理空間Ｓの容積は約１５．６Ｌである。
この図４からわかるように、本実施形態の「中圧力、中酸素濃度条件」では、「高圧力、高酸素濃度条件」よりも成膜速度が遅い。例えばターゲット膜厚を４ｎｍとした場合に、「高圧力、高酸素濃度条件」では１５０ｓｅｃであるのに対し、本実施形態の条件では２４０ｓｅｃと、高圧力、高酸素濃度条件より略６０％も長くかかる。この傾向はＡｒガス＋Ｏ２ガスの場合でも同様である。
そこで、本実施形態の「中圧力、中酸素濃度条件」において、処理ガスの総流量を８００、１４００、２０００、４０００ｍＬ／ｍｉｎ（ｓｃｃｍ）と変化させて膜厚の変化を把握した。その結果を図６に示す。ここでは、処理ガスをＯ２ガス＋Ａｒガス＋Ｈ２ガスとし、処理ガス中のＯ２ガスの割合を１５％とし、処理ガスの総流量を８００ｍＬ／ｍｉｎとした場合にはＡｒ：Ｏ２：Ｈ２＝６８０：１０２：１８、処理ガスの総流量を２２００ｍＬ／ｍｉｎとした場合にはＡｒ：Ｏ２：Ｈ２＝１８７０：２８０．５：４９．５とした。また、圧力を３３３Ｐａ、マイクロ波の出力を４０００Ｗ、処理温度（サセプタ温度）を４６５℃とした。この図に示すように、処理ガスの総流量が８００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）までは流量が増加するに従って膜厚が増加し、２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上で膜厚が飽和する。つまり処理ガスの総流量が２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上で高いスループット（生産性）が得られることがわかる。したがって、膜形成時間を短縮して生産性を向上させるためには、処理ガスの総流量を２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上とすることが好ましい。つまり、処理ガスの総流量を従来の２．５倍以上とすることが有効であることが確認された。なお、チャンバー内の容積には多少の誤差があるが、図５に示す上記実験での３００ｍｍウエハ用のチャンバーでは実効的にプラズマ処理が施されるプラズマ処理空間Ｓの容積は１５〜１６Ｌであり、そのような場合に２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上であれば上記酸化レート向上効果を得ることができる。
また、このような膜形成時間を短縮して生産性を向上させる効果は、実効的にプラズマ処理が施されるプラズマ処理空間の単位容積当たりの処理ガスの総流量に依存し、その総流量が所定量以上であれば、チャンバーの容積によらず発揮することができる。したがって、図５に示すチャンバーの実効的にプラズマ処理が施されるプラズマ処理空間の容積１５．６Ｌに対して２０００ｍＬ／ｍｉｎ以上であるから、チャンバー内で実効的にプラズマ処理が施されるプラズマ処理空間の１ｍＬあたり０．１２８ｍＬ／ｍｉｎ以上の流量とすることが好ましい。
上記ステップ３の予備加熱工程に関しては、従来の「低圧力、低酸素濃度条件」、およびパターンの粗密による膜厚差の問題を改善するための「高圧力、高酸素濃度条件」においては、温度変化により酸化レートが変化するため、基板およびチャンバ内の温度を安定させて酸化レートを安定させることを目的に３５ｓｅｃと十分な時間に設定している。
しかし、本発明者らの検討結果によれば、本実施形態の「中圧力、中酸素濃度条件」においては、酸化レートの温度依存性が「低圧力、低酸素濃度条件」および「高圧力、高酸素濃度条件」よりも小さいことが判明した。
そのことを図７に示す。図７は横軸に温度の逆数をとり、縦軸に酸化処理の際の拡散速度定数をとったいわゆるアレニウスプロットであり、「低圧力、低酸素濃度条件」、「高圧力、高酸素濃度条件」、「中圧力、中酸素濃度条件」について示す。「低圧力、低酸素濃度条件」、「高圧力、高酸素濃度条件」、「中圧力、中酸素濃度条件」の具体的条件に関しては、以下の通りである。
「高圧力、高酸素濃度条件」
Ｏ２ガス：３７０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス：１２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス：３０ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力：６６５Ｐａ（５Ｔｏｒｒ）
「中圧力、中酸素濃度条件」
Ｏ２ガス：２８０．５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス：１８７０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス：４９．５ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力：３３３Ｐａ（２．５Ｔｏｒｒ）
「低圧力、低酸素濃度条件」
Ｏ２ガス：２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス：２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２ガス：１０ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力：１３３Ｐａ（１Ｔｏｒｒ）
図７に示すように、「低圧力、低酸素濃度条件」、「高圧力、高酸素濃度条件」では温度変化に対して酸化処理の際の拡散速度定数が大きく変化するのに対し、「中圧力、中酸素濃度条件」では温度が変化しても拡散速度定数がさほど変化しないことがわかる。このことは、本実施形態の「中圧力、中酸素濃度条件」では、膜厚安定性を得るために、「低圧力、低酸素濃度条件」、「高圧力、高酸素濃度条件」ほど温度安定性は求められないことを示しており、本実施形態の「中圧力、中酸素濃度条件」では、予備加熱時間を短縮可能なことを裏付けている。
この結果に基づいて、本実施形態の「中圧力、中酸素濃度条件」におけるシリコン酸化膜の形成において、酸化処理する前の予備加熱時間を従来の３５ｓｅｃとしたものと、１０ｓｅｃにしたものについて、処理時間と膜厚および膜厚のばらつきとの関係を把握するための実験を行った。その結果を図８に示す。図８に示すように、本実施形態の「中圧力、中酸素濃度条件」では、予備加熱時間が１０ｓｅｃ程度でも３５ｓｅｃと同等のシリコン酸化膜形成レートが得られ、しかも膜厚安定性も同等であり、予備加熱時間を大幅に短縮可能であることが確認された。膜厚安定性を維持可能な範囲で極力処理時間を短縮する観点からは、予備加熱時間は５〜２５ｓｅｃが好ましい。スループットの観点からは５〜１５ｓｅｃがより好ましい。
次に、図９を参照しながら、本発明のプラズマ酸化処理方法をＳＴＩにおけるトレンチ形状表面への酸化膜形成へ適用した例について説明する。図９は、ＳＴＩにおけるトレンチの形成とその後で行なわれる酸化膜形成までの工程を図示している。
まず、図９の（ａ）および（ｂ）において、シリコン基板１０１に例えば熱酸化などの方法によりＳｉＯ２などのシリコン酸化膜１０２を形成する。次に、（ｃ）では、シリコン酸化膜１０２上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりＳｉ３Ｎ４などのシリコン窒化膜１０３を形成する。さらに、（ｄ）では、シリコン窒化膜１０３の上に、フォトレジストを塗布した後、フォトリソグラフィー技術によりパターニングしてレジスト層１０４を形成する。
次に、（ｅ）に示すように、レジスト層１０４をエッチングマスクとし、例えばフロロカーボン系等のエッチングガスを用いてシリコン窒化膜１０３とシリコン酸化膜１０２を選択的にエッチングすることにより、レジスト層１０４のパターンに対応してシリコン基板１０１を露出させる。つまり、シリコン窒化膜１０３により、トレンチのためのマスクパターンが形成される。（ｆ）は、例えば酸素などを含む処理ガスを用いた酸素含有プラズマにより、いわゆるアッシング処理を実施し、レジスト層１０４を除去した状態を示す。
（ｇ）では、シリコン窒化膜１０３およびシリコン酸化膜１０２をマスクとして、シリコン基板１０１に対し選択的にエッチング（ドライエッチング）を実施することにより、トレンチ１０５を形成する。このエッチングは、例えばＣｌ２、ＨＢｒ、ＳＦ６、ＣＦ４などのハロゲンまたはハロゲン化合物や、Ｏ２などを含むエッチングガスを使用して行なうことができる。
（ｈ）は、ＳＴＩにおけるエッチング後にシリコン基板１０１に形成されたトレンチ１０５の露出面に対し、シリコン酸化膜を形成する工程を示している。ここでは、中圧力、中酸素条件である、処理ガス中の酸素の割合が５〜２０％で、かつ処理圧力が２６７Ｐａ以上４００Ｐａ以下の条件でプラズマ酸化処理が行なわれる。このような条件で（ｉ）に示すようにプラズマ酸化処理を行なうことにより、トレンチ１０５の肩部１０５ａのシリコン１０１に丸みを持たせつつ、トレンチ１０５の露出面にシリコン酸化膜を形成することができる。トレンチ１０５の肩部１０５ａのシリコンを丸み形状に形成することによって、この部位が鋭角に形成されている場合と比較して、リーク電流の発生を抑制することができる。
また、凹凸パターンに疎密がある場合でも、疎な部位と密な部位との膜厚差を生じさせずに均一なシリコン酸化膜をトレンチ（溝）形状の表面に形成できる。
さらに、シリコン基板１０１の結晶面方位としては（１００）面が一般的に用いられ、基板をエッチングしてトレンチ１０５を形成した際、トレンチ１０５内の側壁面には（１１１）面または（１１０）面が露出し、トレンチ１０５の底面には（１００）面が露出する。このようなトレンチ１０５を酸化処理すると、面方位によって酸化レートが異なり、各面で酸化膜厚に差がでる面方位依存性が問題となる。しかし、上記本発明の酸化処理条件でプラズマ酸化処理を行なうことにより、シリコンの面方位に依存することなく、トレンチ１０５の内面（側壁部、底部）に均一な膜厚でシリコン酸化膜１１１ａ，１１１ｂを形成できる。これらの効果は、処理ガス中の酸素の割合が５〜２０％で、かつ処理圧力が２６７Ｐａ以上４００Ｐａ以下の条件行なわれるプラズマ酸化処理に特有の効果である。そのときの酸素の分圧は１３．３〜８０Ｐａであり、酸素の割合がより好ましい範囲である１０〜１８％のとき、酸素の分圧は２６．６〜７２Ｐａである。
なお、本発明のシリコン酸化膜の形成方法によってシリコン酸化膜１１１を形成した後は、ＳＴＩによる素子分離領域形成の手順に従い、例えばＣＶＤ法によりトレンチ１０５内にＳｉＯ２などの絶縁膜を埋込んだ後、シリコン窒化膜１０３をストッパー層としてＣＭＰによって研磨を行ない平坦化する。平坦化した後は、エッチングによってシリコン窒化膜１０３および埋込み絶縁膜の上部を除去することにより、素子分離構造を形成できる。
次に、本発明のシリコン酸化膜の形成方法を、疎密を持つライン＆スペースの凹凸パターンが形成されたシリコン表面の酸化膜形成に適用した例について説明する。図１０は、パターン１１０を有するシリコン基板１０１の表面にシリコン酸化膜１１１を形成した後のウエハＷの要部の断面構造を模式的に示したものである。
図１のプラズマ処理装置１００を用い、下記の条件Ａ〜Ｃで処理圧力および酸素割合を変化させてプラズマ酸化処理を行ない、凹凸のシリコン表面にシリコン酸化膜を形成後、パターン１１０の凸部の頂部膜厚ａ、凹凸パターン１１０が疎な部分（疎部）における側部膜厚ｂ、底部膜厚ｃおよび肩部１１２のコーナー膜厚ｄ、並びに凹凸パターンが密な部分（密部）における側部膜厚ｂ’、底部膜厚ｃ’および肩部１１２のコーナー膜厚ｄ’について、それぞれ測定を行なった。なお、この凹凸パターン１１０において、パターンが疎な領域の凹部の開口幅Ｌ１と、密な領域の凹部の開口幅Ｌ２との比（Ｌ１／Ｌ２）は、１０以上であった。また、凹凸パターン１１０の凹部の深さと開口幅との比（アスペクト比）は疎部が１以下であり、密部が２であった。
形成されたシリコン酸化膜について、凹凸パターン１１０の凸部のコーナー膜厚比（膜厚ｄ’／膜厚ｂ’）、凹凸パターン１１０の頂部と底部の膜厚比（膜厚ｃ’／膜厚ａ）および凹凸パターン１１０の疎密による膜厚比［（膜厚ｃ’／膜厚ｃ）×１００］を測定した。これらの結果を表１および図１１〜図１４に示す。図１１はシリコン酸化膜の膜厚比と処理圧力との関係を示すグラフであり、図１２はシリコン酸化膜の膜厚比と処理ガス中の酸素比率との関係を示すグラフであり、図１３はシリコン酸化膜のパターン疎密による膜厚比と処理圧力との関係を示すグラフであり、図１４はシリコン酸化膜のパターン疎密による膜厚比と処理ガス中の酸素比率との関係を示すグラフである。
コーナー膜厚比（膜厚ｄ’／膜厚ｂ’）は、パターンの肩部１１２の丸み形成の度合いを示しており、例えば０．８以上であれば肩部１１２のシリコン１０１の角が丸く形成される。より好ましくは０．８〜１．５、さらに好ましくは０．９５〜１．５、さらに一層好ましくは０．９５〜１．０である。逆に、このコーナー膜厚比が０．８未満では、コーナー部分のシリコン１０１が十分に丸まっておらずシリコン１０１の角が鋭角のままの形状になる。このようにコーナー部分のシリコン１０１が鋭角であると、デバイス形成後、このコーナー部分に電界集中が起こりリーク電流の増大につながる。
また、頂部と底部の膜厚比（膜厚ｃ’／膜厚ａ）は、凹凸形状を有するシリコンに対するカバレッジ性能を示し、１に近いほど良好である。
さらに、疎密による膜厚比［（膜厚ｃ’／膜厚ｃ）×１００］は、パターン１１０の疎部と密部との膜厚差の指標であり、８５％以上であれば良好である。
＜条件Ａ；比較例１＞
Ａｒ流量：５００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２流量：５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２流量：０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス比率：約１％
処理圧力：１３３．３Ｐａ（１Ｔｏｒｒ）
マイクロ波パワー密度：２．３０Ｗ／ｃｍ２
処理温度：４００℃
処理時間：３６０秒
＜条件Ｂ；本発明＞
Ａｒ流量：３４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２流量：５１ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２流量：９ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス比率：約１３％
処理圧力：３３３．３Ｐａ（２．５Ｔｏｒｒ）
マイクロ波パワー密度：２．３０Ｗ／ｃｍ２
処理温度：４００℃
処理時間：５８５秒
＜条件Ｃ；比較例２＞
Ａｒ流量：１２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２流量：３７ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｈ２流量：３ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス比率：約２３％
処理圧力：６６６．５Ｐａ（５Ｔｏｒｒ）
マイクロ波パワー密度：２．３０Ｗ／ｃｍ２
処理温度：４００℃
処理時間：４４４秒
Figure 0005231233
表１、図１１および図１２より、コーナー部分の膜厚比は、条件Ａ（比較例１）＞条件Ｂ（本発明）＞条件Ｃ（比較例１）であることが確認された。すなわち、条件Ｂ（本発明）によりシリコン酸化膜を形成した場合のコーナー膜厚比は０．９９であって、相対的に低圧力、低酸素濃度条件である条件Ａ（比較例１）の１．１４よりも劣るが良好な結果であり、肩部１１２のシリコンに十分な丸み形状が形成されていることが確認された。しかし、相対的に高圧力、高酸素濃度条件である条件Ｃ（比較例２）の場合には、コーナー膜厚比は０．９４であり、０．９５に達しておらず、肩部１１２のシリコンへの丸み形状の導入が不十分であった。また、頂部と底部の膜厚比は、条件Ｂ（本発明）＞条件Ｃ（比較例１）＞条件Ａ（比較例１）であることが確認された。すなわち、条件Ｂ（本発明）と、条件Ｃ（比較例２）は優れているが、相対的に低圧力、低酸素濃度条件である条件Ａ（比較例１）では劣っていた。
さらに、表１、図１３および図１４より、疎密による膜厚比は、条件Ｃ（比較例１）＞条件Ｂ（本発明）＞条件Ａ（比較例１）であることが確認された。すなわち、条件Ｂ（本発明）では８９．４％と、相対的に高圧力、高酸素濃度条件である条件Ｃ（比較例２）の９３．８％よりも低いものの優れていた。一方、相対的に低圧力、低酸素濃度条件である条件Ａ（比較例１）では、８１．５％と他の条件に比べて大幅に劣っていた。
条件Ｂ（本発明）および相対的に高圧力、高酸素濃度条件である条件Ｃ（比較例２）では、相対的に低圧力、低酸素濃度条件である条件Ａ（比較例１）に比べてプラズマ中の酸素ラジカル密度が高く、凹凸パターン１１０の凹部内にラジカルが進入しやすいことから疎密による膜厚差が小さく良好な結果が得られたものと考えられた。
このように、相対的に低圧力、低酸素濃度条件である条件Ａ（比較例１）と、相対的に高圧力、高酸素濃度条件である条件Ｃ（比較例２）では、コーナー膜厚比または疎密による膜厚比のいずれかにおいて劣っており、全ての特性を満足する結果は得られなかったが、条件Ｂ（本発明）では、全ての特性において良好な結果が得られた。
また、上記試験結果から、コーナー膜厚比を０．８以上、好ましくは０．９５以上にするためには、処理圧力を４００Ｐａ以下、処理ガス中の酸素の割合を２０％以下とすればよいことがわかる。他方、疎密による膜厚比を８５％以上にするためには、処理圧力を２６７Ｐａ以上、処理ガス中の酸素の割合を５％以上にすればよいことがわかる。従って、プラズマ酸化処理における処理圧力は、２６７Ｐａ以上４００Ｐａ以下とすることが好ましく、処理ガス中の酸素の割合は５％以上２０％以下とすることが好ましく、１０％以上１８％以下とすることがより好ましいことが確認された。
次に、プラズマ処理装置１００において、処理ガスとしてＡｒ／Ｏ２／Ｈ２を総流量８００ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、表面の結晶面が（１００）面と（１１０）面のシリコンに対してプラズマ酸化処理を実施し、面方位による膜厚比［（１１０）面の膜厚／（１００）面の膜厚］を調べた。処理ガス中の酸素割合は４．２５％、６．３７％、８．５％、１２．７５、１７．０％および２１．２５％で変化させ、残部をＡｒ流量およびＨ２流量により調節して上記総流量となるようにした。また、処理圧力は、２６６．７Ｐａ、３３３．２Ｐａ、４００Ｐａ、５３３．３Ｐａおよび６６６．５Ｐａで変化させた。なお、Ｈ２／Ｏ２流量比を０．１７６で固定した。また、マイクロ波パワーは２７５０Ｗ（パワー密度：２．３０Ｗ／ｃｍ２）、処理温度は４００℃、処理時間は３６０秒とした。その結果を図１５および図１６に示した。
シリコン酸化膜を形成する場合、凹凸を有するシリコンの側部の（１１０）面と、凹凸の底部の（１００）面との膜厚比をできるだけ均一化することが重要である。この面方位による膜厚比［（１１０）面の膜厚／（１００）面の膜厚］は、１．１５以下が好ましく、１．１以上１．１５以下がより好ましい。
図１５および図１６より、処理圧力が、２６７Ｐａ以上４００Ｐａ以下、処理ガス中の酸素の割合が５％以上２０％以下のプラズマ酸化処理条件であれば、面方位による膜厚比［（１１０）面の膜厚／（１００）面の膜厚］を１．１５以下、例えば１．１以上１．１５以下にできることが確認された。
面方位による膜厚比［（１１０）面の膜厚／（１００）面の膜厚］は１．０以上が好ましいが、１．０の場合には疎密による膜厚比が悪くなる。疎密による膜厚比を８５％以上とするためには、１．１以上の面方位による膜厚比が必要であり、かつ、面方位による膜厚比が１．１以上であれば、コーナー膜厚比も良好な値に維持することができる。
以上の試験結果から、プラズマ処理装置１００において、２６７Ｐａ以上４００Ｐａ以下、処理ガス中の酸素の割合が５％以上２０％以下の条件でシリコン酸化膜を形成することにより、凹凸パターン１１０の肩部１１２に丸みを導入できると同時に、パターン疎密による膜厚差を改善でき、さらに面方位による膜厚差も抑制できることが示された。これらの効果は、図１０において、凹凸パターン１１０が疎な領域の凹部の開口幅Ｌ１と、密な領域の凹部の開口幅Ｌ２との比（Ｌ１／Ｌ２）が１より大きく例えば２〜１０でも十分に得られる。さらに、凹凸パターン１１０の凹部の深さと開口幅との比（アスペクト比）が疎部で１以下好ましくは０．０２以上１以下、密部で２以上１０以下好ましくは５以上１０以下である凹凸パターンに対しても上記各効果が得られる。また、極微細な凹凸パターン１１０に対しても均一にシリコン酸化膜を形成できる。
次に、処理時間短縮の試験を行った結果について説明する。ここでは、本実施形態の「中圧力、中酸素濃度条件」として、チャンバー内圧力：３３３Ｐａ（２．５Ｔｏｒｒ）、全ガス流量に対するＯ２ガスの割合：１２．７５％、Ｈ２ガスの割合：２．２５％とし、処理温度：４６５℃、マイクロ波パワー：４０００Ｗ（パワー密度：３．３５Ｗ／ｃｍ２）の条件で、処理ガスの総流量を８００ｍＬ／ｍｉｎ（ｓｃｃｍ）および２２００ｍＬ／ｍｉｎ（ｍｉｎ）とし、２２００ｍＬ／ｍｉｎの場合に予備加熱時間を３５ｓｅｃおよび１０ｓｅｃの２水準とした。また、比較のために「高圧力、高酸素濃度条件」として、および予備加熱時間を変化させてシリコン酸化膜形成処理を行った。チャンバー内圧力：６６５Ｐａ（５Ｔｏｒｒ）、全ガスに対するＯ２ガスの割合：２３％、Ｈ２ガスの割合：２．２５％とし、処理温度：４６５℃、マイクロ波パワー：４０００Ｗ（パワー密度：３．３５Ｗ／ｃｍ２）の条件で、表２に示すように予備加熱時間：３５ｓｅｃ、プラズマ処理１４５ｓｅｃ、総時間：１８０ｓｅｃで４．２ｎｍのシリコン酸化膜が形成された（表２の処理Ａ）。これに対して、「中圧力、中酸素濃度条件」では処理ガスの総流量が８００ｍＬ／ｍｉｎ（ｓｃｃｍ）のとき（表２の処理Ｂ）に、４．２ｎｍのシリコン酸化膜を得るための処理時間は、予備加熱時間：３５ｓｅｃ、プラズマ処理時間：２２３ｓｅｃ、総時間：２５８ｓｅｃで「高圧力、高酸素濃度条件」の場合よりも７８ｓｅｃも長かった。このときのシーケンスを図１７Ａに示す。しかし、処理ガスの総流量を２２００ｍＬ／ｍｉｎ（ｓｃｃｍ）まで上昇させることで４．２ｎｍのシリコン酸化膜を得るためのプラズマ処理時間を１８０ｓｅｃまで短縮することができ（表２の処理Ｃ）、８００ｍＬ／ｍｉｎの場合よりも処理時間を４３ｓｅｃ短縮することができ、「高圧力、高酸素濃度条件」の場合との差が３５ｓｅｃまで縮まった。このときのシーケンスを図１７Ｂに示す。また、処理ガスの総流量を２２００ｍＬ／ｍｉｎでかつ予備加熱時間を１０ｓｅｃまで減らしても（表２の処理Ｄ）プラズマ処理時間はさほど延長されず、膜厚のばらつきも予備加熱が３５ｓｅｃの場合と同程度であった。表２に示すように、この時のプラズマ処理時間は１８８ｓｅｃであり、予備加熱時間は１０ｓｅｃであるから、総時間が１９８ｓｅｃとなり、「高圧力、高酸素濃度条件」である処理Ａよりも１８ｓｅｃ長くなる程度で、処理Ａとほぼ同等の処理時間となった。このときのシーケンスを図１７Ｃに示す。
Figure 0005231233
なお、本発明は上記実施形態に限定されることなく、種々の変形が可能である。例えば上記実施形態では、本発明の方法を実施する装置としてＲＬＳＡ方式のプラズマ処理装置を例に挙げたが、例えばリモートプラズマ方式、ＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他のプラズマ処理装置であってもよい。
また、上記実施形態では図９、１０に例示されるような単結晶シリコンであるシリコン基板上に形成された凹凸パターンの表面に高品質な酸化膜形成をする必要性が高いＳＴＩにおけるトレンチ内部の酸化膜形成を例示したが、トランジスタのポリシリコンゲート電極側壁の酸化膜形成などその他の凹凸パターンの表面に高品質な酸化膜形成の必要性の高いアプリケーションにも適用できるし、また、凹凸が形成されて部位により面方位が相違するシリコン表面例えばフィン構造や溝ゲート構造の３次元トランジスタの製造過程でゲート絶縁膜等としてのシリコン酸化膜を形成する場合にも適用可能である。さらに、フラッシュメモリーなどのトンネル酸化膜の形成などにも適用可能である。
また、上記実施形態では、絶縁膜としてシリコン酸化膜を形成する方法に関して述べたが、本発明方法により形成されたシリコン酸化膜をさらに窒化処理してシリコン酸窒化膜（ＳｉＯＮ膜）を形成する用途にも適用される。この場合、窒化処理の方法は問わないが、例えばＡｒガスとＮ２ガスを含む混合ガスを用いてプラズマ窒化処理をすることが好ましい。また、ＡｒガスとＮ２ガスとＯ２ガスの混合ガスを用いてプラズマ酸窒化処理することによる酸窒化膜の形成に適用することもできる。
さらにまた、上記実施形態では被処理体として半導体基板であるシリコン基板を用いた例について示したが、化合物半導体基板のような他の半導体基板であってもよく、また、ＬＣＤ基板、有機ＥＬ基板等のＦＰＤ用の基板であってもよい。
本発明は、各種半導体装置の製造において、シリコン酸化膜を形成する場合に好適に利用できる。

Claims (10)

  1. プラズマ処理装置の処理容器内に、表面がシリコンで構成され表面に凹凸形状のパターンを有する被処理体を配置することと、
    前記処理容器内に、酸素の割合が５〜２０％、水素の割合が０．１〜１０％の範囲の処理ガスを供給し、かつ前記処理容器内の処理圧力を２６７Ｐａ以上４００Ｐａ以下の範囲として、前記処理容器内にプラズマを形成することと、
    前記プラズマにより、前記被処理体の表面のシリコンを酸化してシリコン酸化膜を形成することと、
    を含み、
    前記プラズマは、前記処理ガスが、複数のスロットを有する平面アンテナにより前記処理容器内に導入されるマイクロ波によって励起されて形成されるマイクロ波励起プラズマである、プラズマ酸化処理方法。
  2. 被処理体の表面には、前記凹凸パターンが疎な領域と、該凹凸パターンが密な領域とが形成されている、請求項１に記載のプラズマ酸化処理方法。
  3. 前記凹凸パターンの凸部上端のコーナー部に形成されるシリコン酸化膜の膜厚ｔｃと、前記凸部の側面に形成されるシリコン酸化膜の膜厚ｔｓとの比（ｔｃ／ｔｓ）が、０．９５以上１．５以下となるようにシリコン酸化膜を形成する、請求項１または請求項２に記載のプラズマ酸化処理方法。
  4. 前記凹凸パターンが疎な領域の凹部の底のシリコン酸化膜の膜厚に対し、前記凹凸パターンが密な領域の凹部の底のシリコン酸化膜の膜厚の比率が８５％以上となるようにシリコン酸化膜を形成する、請求項２に記載のプラズマ酸化処理方法。
  5. 前記処理ガス中の酸素の割合が１０〜１８％である、請求項１から請求項４のいずれか１項に記載のプラズマ酸化処理方法。
  6. 前記処理圧力が３００Ｐａ以上３５０Ｐａ以下である、請求項１から請求項５のいずれか１項に記載のプラズマ酸化処理方法。
  7. 処理温度が２００〜８００℃である、請求項１から請求項６のいずれか１項に記載のプラズマ酸化処理方法。
  8. 前記処理ガスを、前記処理容器内で実効的にプラズマ処理が施されるプラズマ処理空間の容積１ｍＬあたり０．１２８ｍＬ／ｍｉｎ以上の流量で前記処理容器内に供給する、請求項１から請求項７のいずれか１項に記載のプラズマ酸化処理方法。
  9. 表面がシリコンで構成され表面に凹凸形状のパターンを有する被処理体が収容される処理容器と、
    前記処理容器内に希ガスと酸素と水素を含む処理ガスを供給する処理ガス供給機構と、
    前記処理容器内を真空排気する排気機構と、
    前記処理容器に前記処理ガスのプラズマを生成させるプラズマ生成機構と、
    前記処理容器内に、前記被処理体が配置された状態で、請求項１から請求項８のいずれかのプラズマ酸化処理方法に規定する条件により前記被処理体の表面のシリコンを酸化してシリコン酸化膜を形成するように制御する制御部と
    を具備する、プラズマ処理装置。
  10. コンピュータ上で動作し、プラズマ処理装置を制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項８のいずれかのプラズマ酸化処理方法が行われるように、コンピュータに前記プラズマ処理装置を制御させる、記憶媒体。
JP2008537497A 2006-09-29 2007-09-27 プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 Active JP5231233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008537497A JP5231233B2 (ja) 2006-09-29 2007-09-27 プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006267745 2006-09-29
JP2006267745 2006-09-29
JP2007091702 2007-03-30
JP2007091702 2007-03-30
JP2008537497A JP5231233B2 (ja) 2006-09-29 2007-09-27 プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
PCT/JP2007/068756 WO2008041601A1 (fr) 2006-09-29 2007-09-27 Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage

Publications (2)

Publication Number Publication Date
JPWO2008041601A1 JPWO2008041601A1 (ja) 2010-02-04
JP5231233B2 true JP5231233B2 (ja) 2013-07-10

Family

ID=39268462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537497A Active JP5231233B2 (ja) 2006-09-29 2007-09-27 プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体

Country Status (6)

Country Link
US (1) US20100029093A1 (ja)
JP (1) JP5231233B2 (ja)
KR (1) KR101163276B1 (ja)
CN (1) CN101523576B (ja)
TW (1) TWI433237B (ja)
WO (1) WO2008041601A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454575B2 (ja) * 2009-09-17 2014-03-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置用ガス供給機構
WO2011125705A1 (ja) * 2010-03-31 2011-10-13 東京エレクトロン株式会社 プラズマ窒化処理方法及びプラズマ窒化処理装置
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5649510B2 (ja) * 2010-08-19 2015-01-07 キヤノンアネルバ株式会社 プラズマ処理装置，成膜方法，ｄｌｃ皮膜を有する金属板の製造方法，セパレータの製造方法
CN104051210B (zh) * 2013-03-12 2016-05-11 中微半导体设备(上海)有限公司 一种减少门效应的等离子体处理装置
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
FR3038419B1 (fr) * 2015-06-30 2017-07-28 Oberthur Technologies Serveur et procede de verification de code de securite
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
KR102315002B1 (ko) * 2017-03-27 2021-10-20 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP2021027125A (ja) * 2019-08-02 2021-02-22 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2006190877A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd プラズマ処理方法
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
KR100746120B1 (ko) * 2001-01-22 2007-08-13 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
JP2002280369A (ja) 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
CN101053083B (zh) * 2005-02-01 2011-01-12 东京毅力科创株式会社 半导体装置的制造方法和等离子体氧化处理方法
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2006190877A (ja) * 2005-01-07 2006-07-20 Tokyo Electron Ltd プラズマ処理方法
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法

Also Published As

Publication number Publication date
KR20090058002A (ko) 2009-06-08
KR101163276B1 (ko) 2012-07-05
TWI433237B (zh) 2014-04-01
CN101523576A (zh) 2009-09-02
JPWO2008041601A1 (ja) 2010-02-04
TW200830416A (en) 2008-07-16
US20100029093A1 (en) 2010-02-04
CN101523576B (zh) 2012-10-03
WO2008041601A1 (fr) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP5138261B2 (ja) シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
JP4906659B2 (ja) シリコン酸化膜の形成方法
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250