JP2006216774A - 絶縁膜の成膜方法 - Google Patents
絶縁膜の成膜方法 Download PDFInfo
- Publication number
- JP2006216774A JP2006216774A JP2005027904A JP2005027904A JP2006216774A JP 2006216774 A JP2006216774 A JP 2006216774A JP 2005027904 A JP2005027904 A JP 2005027904A JP 2005027904 A JP2005027904 A JP 2005027904A JP 2006216774 A JP2006216774 A JP 2006216774A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mhz
- forming
- substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体層(17)と絶縁膜(18)との間の界面特性(界面準位、固定電荷)に優れた絶縁膜を効率よく形成することができる絶縁膜の形成方法を提供する。
【解決手段】半導体素子が形成される被処理基板(9)の半導体表面を、所定の周波数の高周波電源(6)によって励振される平行平板型のプラズマ生成装置によって発生させた酸素原子活性種によって酸化することにより、被処理基板(9)に第1の絶縁膜(18)を形成する工程を有する。
さらに、より厚い絶縁膜を形成する必要がある場合には、上記第1の絶縁膜(18)上に、成膜速度の大きい化学的気相堆積法によって第2の絶縁膜(20)を形成する工程を有する。
【選択図】図1
【解決手段】半導体素子が形成される被処理基板(9)の半導体表面を、所定の周波数の高周波電源(6)によって励振される平行平板型のプラズマ生成装置によって発生させた酸素原子活性種によって酸化することにより、被処理基板(9)に第1の絶縁膜(18)を形成する工程を有する。
さらに、より厚い絶縁膜を形成する必要がある場合には、上記第1の絶縁膜(18)上に、成膜速度の大きい化学的気相堆積法によって第2の絶縁膜(20)を形成する工程を有する。
【選択図】図1
Description
本発明は、例えば金属酸化物半導体素子(MOS素子)や薄膜トランジスタ等を含む複数の半導体素子を一体化した半導体集積回路、或いは、多数の半導体素子を同一基板上に含む液晶表示装置等の製造プロセスにおいて、素子の形成される半導体層上に絶縁膜を成膜する方法に関する。
半導体集積回路や液晶表示装置等に組み込まれる多数のトランジスタの製造プロセスにおいて、素子の形成される半導体層上にゲート絶縁膜を形成する工程はトランジスタの特性に大きな影響を与える。特に半導体層とゲート絶縁膜の界面に発生する界面準位や固定電荷はトランジスタ特性と密接な関連を有する。界面準位はトランジスタにノイズの発生などの特性劣化をもたらし、固定電荷は閾値のシフトの原因となるため、優れたトランジスタ特性を得るためには界面準位密度及び固定電荷密度の低減が求められる。
そのための一手段として、酸素原子活性種を含む雰囲気中で半導体層の表面を300°C程度で酸化して第1の絶縁膜(酸化膜)を形成した後に、プラズマCVD(Chemical Vapor Deposition)法によって第1の絶縁膜上に第2の絶縁膜(CVD膜)を形成する方法が知られている。この方法によれば、半導体層と第1の絶縁膜との界面が酸化処理前の半導体層の内部に形成されるため、界面は表面汚染等の影響を受けない。また酸素原子活性種による酸化にプラズマCVDを組合わせることにより成膜時間が低減できる。なお、かかる方法においては一般的に、第1の絶縁膜の形成後基板を大気に晒すことなく、第1の絶縁膜上に第2の絶縁膜を連続して形成する方法が使用されている。
この場合、一例として、図8に示すような絶縁膜製造装置50を用いることができる。この装置はまず光処理装置51を用いて酸素原子活性種を生成し、素子形成基板52の半導体層表面53に第1の絶縁膜としての光酸化膜54を形成する。その後、平行平板型のプラズマCVD装置55を用いて、上記光酸化膜54上に第2の絶縁膜としてのCVD膜64を形成するようにしている。この装置50は、光酸化を行う第1の反応室56と、第1の絶縁膜を大気に晒さずにその上に第2の絶縁膜を形成するため、第1の反応室56とゲートバルブ57を介して結合された第2の反応室58とを有する。
光処理装置51は、酸素原子活性種を生成するためのキセノンエキシマランプ65と、素子形成基板52を加熱する加熱手段59、例えば抵抗加熱または赤外線過加熱等、を備えた基板支持部材60を含む第1の反応室56を有する。第1の反応室56には酸素ガスが導かれる。この第1の反応室56においてキセノンエキシマランプ65からの光61照射により酸素ガスから酸素原子活性種が生成される。この酸素原子活性種を含む雰囲気中で半導体層(シリコン)の表面53を酸化することにより、酸化シリコンからなる第1の絶縁膜が形成される。
また、第2の反応室58は、アノード電極62とカソード電極63とを備えた平行平板型のプラズマCVD成膜装置として構成される。この第2の反応室58では、シランガスと一酸化二窒素ガス(N2O)とを用いて、第1の絶縁膜54上に酸化シリコンからなる第2の絶縁膜64が形成される。
特開2002-208592号公報
しかしながら、上述のような従来技術のキセノンエキシマランプ65を用いて励起した酸素原子活性種を用いた光酸化処理においては、十分な量の酸素原子活性種を半導体表面に供給することができないため半導体表面の酸化速度は遅い。このため、第1の絶縁膜54の形成に時間を要するという問題が生じていた。この酸素原子活性種の供給不足は光照射により生成される酸素原子活性種の密度が低いことに起因すると考えられる。また図8に示すように、第1の絶縁膜である光酸化膜54の形成と、第2の絶縁膜64の形成のためには別の処理装置を必要とし、素子形成基板52を第1および第2の反応室間で移動させる等の余分の工程が必要であった。
酸化速度の問題を解決するために単に酸素原子活性種の密度を高くするだけのためであれば、プラズマ処理装置が使用可能であることは知られていた。しかし、図9に示すように酸化処理におけるプラズマの使用はプラズマ酸化膜厚の増加、すなわち酸化時間の増加に伴って界面準位密度が増大するという課題を伴っていた。その理由は、従来のプラズマ装置においては電子温度が高く、このため被処理基板の浮遊電位が大きくなりそれに伴って被処理基板に入射するプラスイオン(O+、O2 +)のエネルギーも高くなる。その結果、高密度の酸素原子活性種を生成させた場合、同時に発生して入射する多数のプラスイオンの衝撃により素子表面に欠陥が生ずるからである。
例えば、発振周波数が13.56MHzの容量結合型プラズマ発生装置を用いて酸素原子活性種を生成し、シリコン基板表面にプラズマ酸化膜を生成した場合の生成膜厚と界面準位密度との関係について調べた測定例を図9に示す。図9は、膜厚の増加と共に即ち処理時間の経過と共に、シリコン層と酸化膜との界面の界面準位密度が増加する状態を示している。
しかし、酸素原子活性種の密度が高く、半導体表面の酸化速度を大きくすることの可能なプラズマ酸化の利点は実際のMOSトランジスタの製造プロセスにおいては捨て難い。プラズマ酸化を続けても界面準位密度および固定電荷密度が増加することがなく、且つ酸化膜生成速度の速い製造装置および製造条件に関して検討することが重要と考えられた。
本発明は、このような事情に基づいてなされたもので、半導体と絶縁膜の界面特性に優れたプラズマ酸化膜を効率よく形成することができる絶縁膜の形成方法を提供することを目的とするものである。
本発明に係る絶縁膜の形成方法は、半導体素子が形成される被処理基板の半導体表面を所定の周波数の平行平板型のプラズマ生成装置によって発生させた酸素原子活性種によって酸化することで、前記被処理基板に第1の絶縁膜を形成する工程を有する。さらに、より厚い絶縁膜を形成する必要がある場合には、成膜速度の大きい化学的気相堆積(CVD:Chemical Vapor Deposition)法によって、上記第1の絶縁膜上に第2の絶縁膜を形成する工程を有する。
第1の絶縁膜を形成する工程では、一対の平行平板電極の一方の電極に27MHz〜300MHzの高周波を印加し、接地側である他方の電極に被処理基板を保持する。そして、酸素を放電ガスとして使用しプラズマを発生させ、酸素原子活性種を生成する。ここで、酸素と希ガスとの混合ガスを放電ガスとして用いることにより、プラズマ中の酸素原子活性種の密度がより高くなり、酸化速度がさらに向上する。これはクリプトンやアルゴン等の希ガスの準安定状態のエネルギー値は酸素の解離エネルギー値に近く、希ガスの準安定状態のエネルギーを介して酸素が効率良く解離し、高濃度の酸素原子活性種が生成することによると考えられる。
以上のような工程を採用することによって高密度プラズマ中で多量の酸素原子活性種が生成される。多量の酸素原子活性種が被処理基板表面に入射し、約300°Cの低温にて基板内部に拡散して、比較的大きな酸化速度で被処理基板に酸化膜が形成される。被処理基板と酸化膜の界面が原基板の内部に形成されるため、欠陥の少ない界面とすることができる。プラズマ反応装置内のプラズマの挙動は複雑であるが、平行平板電極に27MHz〜300MHzの高周波を印加した場合には、接地側電極表面近傍の自己バイアス電圧が低下し、被処理基板へのイオン衝撃が緩和されるためと思われる。高周波の周波数は27MHz〜100MHzの間にあること、特に40MHzであることを特徴とする。
40MHzが望ましい理由は、大型の処理容器を備え、被処理基板へのダメージの低減を目的とするプラズマ装置に適するからである。すなわち、27MHz〜300MHzよりも低い周波数、例えばプラズマ装置の励振周波数として広く用いられている13.56MHzなどで励振した場合に比べて、より高い周波数であるVHF帯の高周波で励振したプラズマは、より高いプラズマ密度を可能とし、被処理基板へのイオン衝撃を緩和して被処理基板のイオンの入射による損傷を低減する。しかし、他方で励振周波数が高くなり、波長が短くなると、処理容器の長辺の長さが波長の2分の1に近づくような大型のプラズマ処理容器の中では定在波が発生し、プラズマの密度に不均一を生じる。27MHz〜300MHzの高周波の2分の1波長は、30MHzで約5m、40MHzで約3.8m、70MHzで約2.1m、100MHzでは1.5mであり、処理容器の長辺が2mを越えるような大型のプラズマ装置においては、40MHzがイオン衝撃の緩和と定在波発生の抑制のバランスにおいて優れる。
第2の絶縁膜を形成する工程においては、例えば通常のCVD法を用いて絶縁膜を形成する。CVD法を用いるのはプラズマ酸化よりも速い成膜速度が得られるためである。第2の絶縁膜を形成する工程において27MHz〜300MHzの高周波を印加して励振した容量結合型プラズマを用いたCVD法による成膜を行うことにより絶縁膜全体の損傷を低減することができる。
また、平行平板電極の被処理基板を保持した側にさらにHF帯(3〜30MHz)以下の高周波を印加することにより、被処理基板に入射するイオンのエネルギーをコントロールすることができ、損傷を防止しつつ、入射イオンによる第2の絶縁膜の緻密化を図ることができる。
さらに、第1の絶縁膜及び第2の絶縁膜の形成プロセスを、共に、平行平板電極に27MHz〜300MHzの高周波を印加する容量結合型プラズマを用いて行うことにより、両プロセスを同一チャンバー内で処理することが可能となる。このため、第1の絶縁膜と第2の絶縁膜との界面の汚染防止、及び被処理基板の搬送経路の短縮によるプロセス処理時間の短縮を図ることができる。
以上のように、本発明に係る絶縁膜の形成方法によれば、半導体層との界面状態が極めて良好な絶縁膜を迅速に形成することができる。
以下、本発明の第1の実施形態について説明する。図1は、本発明の実施形態に係る絶縁膜の形成方法を実施する上で好適に用いることができる絶縁膜形成装置1の一例を示す。絶縁膜形成装置1はガス排出部2を備えた処理容器3、第1の電極4、第1の電極4に形成されているシャワープレート5、第1の高周波電源6、第2の電極7によって構成され、被処理基板9は第2の電極7上に保持されている。処理容器3は内部を真空状態あるいはその近傍にまで減圧することが可能な強度に形成されている。処理容器3を形成する材料としては、例えばアルミニウム等の金属材料を用いることができる。
図示していないがガス排出部2は、真空排気システムと接続されている。真空排気システムは、例えば、ターボ分子ポンプを用いることができる。この真空排気システムを稼動させることにより、処理容器3の内部を所定の真空度に達するまで排気することができる。
この結果、処理容器3内は、所定の減圧状態に維持される。
第1の電極4は平板電極であり、プラズマを発生させるための高周波例えば27MHz〜300MHzの電力が印加される。第1の電極4は、少なくとも酸素を含むガス例えば酸素または酸素および希ガスの混合ガスが第1の電極4を通って減圧された処理容器3内に導入されるように構成されている。第1の電極4に接続された高周波電源6の発振周波数は27〜300MHzである。第1の電極4に印加される電力の周波数は、13.56MHzでは、プラズマに起因するダメージが多く、酸化されて生成された絶縁膜と基板との界面特性及び絶縁膜の膜特性が劣化する。27MHzから300MHzの範囲の高周波を印加した場合には、界面准位密度が下がり例えば1×1011以下の実用的な界面特性が得られた。300MHz以上の周波数の使用は、半波長が50cm以下となり処理容器3内で共振するので実用的でない。
第1の電極4に一体に設けられているシャワープレート5は、第1の電極4と同一材料により構成されている。シャワープレート5は、少なくとも酸素を含むガスを被処理基板9の被処理面に対して均一に照射されるようにガス放出孔が分散して設けられている。シャワープレート5は、処理ガスを被処理基板9の被処理面に対して均一に照射させるように被処理基板9と相似形でより大きい面積を持っていることが望ましい。
第2の電極7は、第1の電極4と対向して平行に設けられ、被処理基板9を支持する構造になっている。第2の電極7には、載置される被処理基板9を所定の温度に加熱するため、例えばヒータ10等の加熱手段10が設けられている。
図2に本発明における絶縁膜形成プロセスを示す。図2の被処理基板9は、例えばガラスまたは石英からなる基板16上にトランジスタを形成するための例えばシリコンからなる複数の半導体層17が形成されている例を示している。基板16としてはガラス基板や石英基板等の絶縁基板のみではなく、例えばシリコン等の半導体基板を用いることもできる。また半導体層17はシリコン層に限定されるものではない。例えばIII-V族等の化合物半導体を使用することも可能である。
図2の(b)に示す第1のステップは、第1の絶縁膜として半導体層17の表面をプラズマ酸化して第1の絶縁膜18を形成するプロセスである。即ち、図1で説明した絶縁膜形成装置1の第2の電極7上に、被処理面である半導体層17の表面15を上方に向けた状態で図2(a)に示す被処理基板9を配設する。
第1の電極4を通して導入した酸素ガスをシャワープレート5を通して処理容器3内に供給する。この実施例では酸素ガスのみを用いて酸化処理する実施例について説明するが、放電ガスとして、酸素ガスと希ガス(例えばヘリウム、ネオン、アルゴン、クリプトン、キセノン)の混合ガス(比率)を用いても良い。希ガスとしては、特に、アルゴン、クリプトン、キセノンが良い。酸素ガスへの希ガスの混合はプラズマの密度を増加させ、酸素原子活性種の密度を高めるため、被処理面である半導体層17の表面15の酸化速度を増加させることができる。この場合希ガスと酸素ガスの比率は、例えば9:1とするのが良い。シャワープレート5は供給された反応ガスを平行平板電極間に均一の分散させるために使用される。例えばアルミ板に多数の穿孔を設け表面をアルマイト処理したプレートを使用することができる。高周波電極としても作用する。
放電ガスの圧力は1Pa〜300Paとすることができる。本実施形態においては、例えば、酸素ガス流量を750SCCMとし、圧力が230Paとなるように、ガス排出部2の排気量を調節する。第1の電極4と第2の電極7との距離は例えば18mmとする。処理容器3内のガス圧が安定した後、第1の高周波電源6により例えば40MHzで300Wの高周波を第1の電極4に印加して、プラズマを発生させ酸素原子活性種を生成して、被処理基板9の半導体層17表面15の酸化を開始することができる。基板温度は通常のシリコン酸化処理温度よりは低い例えば200°C〜400°Cとすることができる。特に約300°Cとするのが良い。このようにして被処理基板9例えば半導体層表面を酸化処理して半導体層表面に絶縁膜18を形成することができる。
酸化時間と酸化膜厚の関係の一例を図3に示す。比較のため、キセノンエキシマランプを用いて励起した酸素原子活性種を用い、300°C加熱により光酸化により形成した酸化膜の酸化時間と膜厚との関係についても図3に併記する。基板温度は本実施例と同様に300°Cである。図3に見られるように、プラズマによる酸化は光酸化よりも約2倍速い酸化速度が得られることがわかった。
プラズマ酸化により酸素原子活性種を被処理基板9の半導体層17の表面に入射させて半導体層17に酸素を拡散させて酸化し絶縁膜18を形成する。このため、半導体層17の元の表面15から絶縁膜18の厚み分被処理基板9の半導体層17の内部に入り込んだ位置がプラズマ酸化後の半導体層17と絶縁膜18の界面19となる。このように界面が被処理基板9の元の表面より内部に入り込むことにより、元の表面15の状態、すなわち自然酸化膜や吸着物質による影響を低減することができる。絶縁膜18の形成後、高周波電力の供給を停止してプラズマ放電を止める。
図2(c)は絶縁膜18の形成後、絶縁膜18をゲート絶縁膜とする薄膜トランジスタ21を形成した事例である。例えば基板16としてガラス基板を用い、半導体層17としては多結晶シリコン薄膜を使用する。ソース22、ドレイン23およびチャネル24は通常の薄膜トランジスタと同様の製造工程を用いて製造することができる。絶縁膜18を介してゲート電極25が形成される。このゲート電極25をマスクとして不純物をイオン注入することにより半導体層17内には、ソース領域22およびドレイン領域23が形成される。ソース領域22およびドレイン領域23上にはソース電極26およびドレイン電極27が形成される。なお、ソース領域22およびドレイン領域23の周囲表面の酸化膜28は、層間絶縁膜でその厚さは所定の追加の酸化膜形成により第1の絶縁膜18より厚く成膜される。ソース領域22およびドレイン領域23上には、ソース電極26およびドレイン電極27が形成されている。このようにして薄膜トランジスタ21が製造される。
半導体層17としては、基板16上に非晶質半導体層を成膜し、この非晶質半導体層にレーザ光を照射して結晶化領域を形成した層である。
次に、図4に示す本発明の第2の実施形態について説明する。図3と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。比較的厚い絶縁膜が要求される場合、プラズマ酸化により形成した絶縁膜のみで絶縁膜例えばゲート絶縁膜を形成するのは合理的ではない。図3に示すように酸化膜厚は酸化時間と共に飽和する傾向があるからである。例えば厚さ5nm以上の酸化膜が必要とされる場合には、第1の実施形態による絶縁膜(第1の絶縁膜18)上にCVDによる第2の絶縁膜を所望する厚さに形成する。この場合、第1の絶縁膜18の厚さを2〜5nm程度とし、それ以上の厚さに形成する場合は、第1の絶縁膜18上に第2の絶縁膜20をCVD法により積層して、ゲート絶縁膜を形成する。
第1の絶縁膜18上に続けて行う図4(c)に示す第2の絶縁膜20を形成するステップとしては、特に、プラズマCVD法による膜形成プロセスを使用するのが望ましい。第1の絶縁膜18を形成した処理装置をそのまま使用することが可能であるからである。
図5にかかるプラズマ酸化工程とプラズマCVD工程とを連続して行うことのできる絶縁膜形成装置30を示す。第1の絶縁膜18は第1の実施の形態で説明した方法により形成することができるので説明を省略する。
第1の絶縁膜18を形成した後プラズマ放電を止め、第1の絶縁膜18を形成するのに使用したガスを、ガス排出部2に接続された真空装置(図示せず)により排出する。続いて第1の電極4に設けたガス供給口31および32から酸化物を形成する元素を含む材料ガスと酸素とを供給し、シャワープレート5を通して処理容器3内に供給する。
例えば絶縁膜としてSiOx膜を堆積する場合の材料ガスとしては、材料ガスとしてテトラエトキシシラン(TEOS)などの有機珪素化合物を用いることができる。また、金属酸化膜を堆積する場合には有機金属化合物を用いることができる。有機金属化合物としては例えばトリメチルアルミニウム、トリエチルアルミニウム、テトラプロポキシジルコニウム、ペンタエトキシタンタル、テトラプロポキシハフニウムを用いることができる。
この実施形態では、例えば酸素ガス流量を750SCCM、TEOSガス流量を5SCCMとし、処理容器3の圧力が230Paとなるように、ガス排出部2における排気量を調節することにより成膜することができる。平行平板電極である第1の電極4と第2の電極7との距離は例えば18mmとすることができる。処理容器3内のガス圧が安定した後、第1の高周波電源6により300Wの高周波(40MHz)を第1の電極4に印加して、プラズマを発生させてSiOx膜の堆積を行う。
上記第2の実施の形態においては、第1のステップで第1の絶縁膜18を形成後、第1のプラズマ放電を止めてから材料ガスの供給を開始し、処理容器3内の圧力が安定した後、第2のプラズマ放電を開始するという手順で第2のステップを進めた。しかし、第1のステップと第2のステップのガスの総流量がほぼ等しく、また、総流量に対する材料ガスの比率が小さい場合、すなわち、第2のステップで750SCCMの酸素と5SCCMの材料ガスを混合して用いるような場合には、他の方法として第1のステップから第2のステップに移る過程で、プラズマを連続して放電させたままで酸素ガスへの材料ガスの混合を開始して第2のステップを始めることができる。
第1のステップの後、プラズマを放電させたまま第2のステップを開始すると、第1のステップから第2のステップへの移行時のプラズマ状態の変動を低減し、第2のステップの初期に堆積される膜の膜質変動を低減することができることがわかった。
また、上記実施形態では、第2の電極7を接地電位にし、第1の電極4に高周波電力を印加した実施形態について説明したが、第1の電極4に高周波電力を印加すると共に平行平板電極の被処理基板9を保持する第2の電極7にHF帯(3〜30MHz)以下の高周波を印加してもよい。この構成のプラズマ装置は被処理基板9に入射するイオンのエネルギーをコントロールすることができ、損傷を防止しつつ、入射イオンによる第2の絶縁膜20の緻密化を図ることができる。
図4(d)は絶縁膜18および20の形成後、絶縁膜18および20をゲート絶縁膜とする薄膜トランジスタ29を形成した事例である。基板16として図2(b)と同様にガラス基板を用い、半導体層17としては多結晶シリコン薄膜を使用する。図2(b)と同様、ソース22、ドレイン23およびチャネル24は通常の薄膜トランジスタと同様の製造工程を用いて製造することができる。絶縁膜18および20を介してゲート電極25が形成される。ソース22およびドレイン23にはソース電極26およびドレイン電極27が形成される。なお、ソース22およびドレイン23表面の酸化膜28は、通常は所定の追加の酸化膜形成により第2絶縁膜18および20より厚く形成される。
本実施の形態の方法で成膜した絶縁膜の電気特性の評価結果を図6及び図7に示す。電気特性を評価するため、面方位が(100)のP型単結晶シリコン基板上に、2nmおよび5nmのプラズマ酸化膜18と28nmのプラズマCVD膜20を積層し、その上に直径1mmのアルミニウム電極を蒸着して作製したMOSキャパシターの容量−電圧特性を測定し、界面準位密度および固定電荷密度を求めた。比較のためプラズマCVD単層膜のサンプルも作製した。なお、測定は、アルミニウム電極蒸着後に窒素雰囲気中で350°、90分の熱処理をした後に行った。
図6に示したプラズマ酸化膜18の膜厚と界面準位密度の関係より、プラズマ酸化膜18を設けることにより界面準位密度が約2×1010cm−2eV−1まで低減し、被処理基板の半導体層17と第1の絶縁膜18との間に良好な界面19が得られたことがわかる。酸化膜厚を増しても界面準位密度の増加はほとんど見られず、プロセス中に発生するイオン衝撃による損傷が抑制されている。また、図7に示すプラズマ酸化膜厚と固定電荷密度の関係より、プラズマ酸化膜を設けることにより、被処理基板の半導体層17と第1の絶縁膜18との界面19付近の固定電荷発生が防止され、その密度が約7×1010cm−2と良質な絶縁膜が得られたことがわかる。このように、本発明の方法により、良好な電気特性を備えた絶縁膜18が得られる。
平行平板電極を用い27MHz〜300MHzの高周波で励振したプラズマ中では、それより低い周波数で励振した場合よりも入射するイオンのエネルギーが低くなる傾向があり、イオン衝撃による損傷が低減されることがわかった。また、第2の絶縁膜20の膜密度は、成膜時に成膜途上の絶縁膜表面(被処理基板)に入射するイオンの衝撃で向上する傾向があることがわかった。
さらに平行平板電極の被処理基板を保持した側にHF帯(3〜30MHz)以下の高周波を印加することにより、被処理基板に入射するイオンのエネルギーを制御することができる。そのようにして被処理基板に入射するイオンのエネルギーを適切な大きさにコントロールすることにより、損傷を防止しつつ、入射イオンによる第2の絶縁膜20の緻密化を図ることができる。
また、第1の絶縁膜18の形成と第2の絶縁膜20の形成を、共に同一の平行平板電極間に27MHz〜300MHzの高周波を印加して励振したプラズマで行うことにより、第1の絶縁膜18と第2の絶縁膜20の形成を同一処理容器3内で連続して行うことができる。このため第1の絶縁膜18の形成ステップと第2の絶縁膜の形成ステップの間に基板搬送を行う必要がなくなり、総処理時間の短縮を図ることができる。
以上のように、本実施形態の絶縁膜の形成方法によれば、平行平板電極の一方に27MHz〜300MHzの高周波を印加し、他方に被処理基板を保持してプラズマを励振し、プラズマ中で発生した酸素原子活性種にて被処理基板が有する被処理面を酸化することで、被処理基板に第1の絶縁膜を形成することにより、被処理基板上に高品質な絶縁膜を形成することができる。さらに、化学的気相堆積法によって、第1の絶縁膜上に第2の絶縁膜を形成することにより、被処理基板やこの被処理基板に形成される絶縁膜(第1の絶縁膜と第2の絶縁膜との積層膜)に損傷が与えられるのを抑制しつつ、被処理基板上に高品質な絶縁膜を形成することができる。
1…絶縁膜形成装置、 2…ガス排出部、 3…処理容器、 4…第1の電極、 5…シャワープレート、 6…第1の高周波電源、 7…第2の電極、 8…第2の高周波電源、 9…被処理基板、 10…ヒータ、 15…表面、 16…基板、 17…半導体層、 18…第1の絶縁膜(プラズマ酸化膜)、 19…界面、 20…第2の絶縁膜、 21…薄膜トランジスタ、 22…ソース、 23…ドレイン、24…チャネル、 25…ゲート電極、 26…ソース電極、 27…ドレイン電極、28…酸化膜、 29…薄膜トランジスタ、 30…絶縁膜形成装置、31…ガス供給口、32…ガス供給口、 50…絶縁膜製造装置、 51…光処理装置、 52…素子形成基板、 53…半導体層表面、 54…光酸化膜、 55…CVD装置、 56…第1の反応室、 57…ゲートバルブ、 58…第2の反応室、 59…加熱手段、 60…基板支持部材、 61…光、 62…アノード電極、 63…カソード電極、 64…CVD膜、 64…第2の絶縁膜、 65…キセノンエキシマランプ
Claims (12)
- 少なくとも酸素を含むガスを用い、一対の平行平板電極間に27MHz〜300MHzの高周波を印加し一方の電極に被処理基板を保持してプラズマを励振し、前記被処理基板の被処理面を酸化することにより、前記被処理面に絶縁膜を形成することを特徴とする絶縁膜の形成方法。
- 前記放電ガスが酸素と希ガスの混合ガスであることを特徴とする請求項1に記載の絶縁膜の形成方法。
- 前記高周波の周波数が27MHz〜100MHzの間にあることを特徴とする請求項1または2に記載の絶縁膜の形成方法。
- 少なくとも酸素を含む放電ガスを用い、一対の平行平板電極の一方の電極に27MHz〜300MHzの高周波を印加し他方の電極に被処理基板を保持してプラズマを励振し、前記プラズマ中で発生した酸素原子活性種により被処理基板の被処理面を酸化することにより、前記被処理面に第1の絶縁膜を形成する第1のステップと、
化学的気相堆積法(CVD法)によって、前記第1の絶縁膜上に第2の絶縁膜を形成する第2のステップとを有することを特徴とする絶縁膜の形成方法。 - 前記第1のステップの放電ガスが酸素と希ガスの混合ガスであることを特徴とする請求項4に記載の絶縁膜の形成方法。
- 前記第2のステップにおいて、第2の絶縁膜の材料ガスと酸素を放電ガスとして使用し、第2の絶縁膜をプラズマCVD法によって形成することを特徴とする請求項4または5に記載の絶縁膜の形成方法。
- 前記第2のステップにおいて、前記一方の電極に27MHz〜300MHzの高周波を印加することにより第2の絶縁膜を形成することを特徴とする請求項6に記載の絶縁膜の形成方法。
- 前記第2のステップにおいて、さらに前記他方の電極にHF帯以下の周波数の高周波を印加して第2の絶縁膜を形成することを特徴とする請求項6に記載の絶縁膜の形成方法。
- 前記第1の絶縁膜を形成する工程と、前記第2の絶縁膜を形成する工程とを、1つの処理容器内で連続して行うことを特徴とする請求項4〜8のいずれか1項に記載の絶縁膜の形成方法。
- 前記高周波の周波数が27MHz〜100MHzの間にあることを特徴とする請求項4〜9のいずれか1項に記載の絶縁膜の形成方法。
- 半導体基板に離隔して設けられたソース領域およびドレイン領域と、
このソース領域およびドレイン領域間の前記半導体基板上に設けられたゲート絶縁膜と、
このゲート絶縁膜上、ソース領域上およびドレイン領域上に設けられた電極と
を具備してなるトランジスタであって、
前記半導体基板上に設けられるゲート絶縁膜は一対の平行平板電極間に27MHz〜300MHzの高周波を印加し少なくとも酸素を含むガスプラズマを発生させて前記半導体基板表面を酸化して形成された絶縁膜であることを特徴とするトランジスタ。 - 少なくとも酸素を含む放電ガスを用い、一対の平行平板電極間に27MHz〜300MHzの高周波を印加し一方の電極に被処理基板を保持してプラズマを励振し、前記プラズマ中で発生した酸素原子活性種により前記被処理基板の被処理面を酸化することにより、前記被処理面に絶縁膜を形成することを特徴とする絶縁膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027904A JP2006216774A (ja) | 2005-02-03 | 2005-02-03 | 絶縁膜の成膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027904A JP2006216774A (ja) | 2005-02-03 | 2005-02-03 | 絶縁膜の成膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216774A true JP2006216774A (ja) | 2006-08-17 |
Family
ID=36979729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005027904A Abandoned JP2006216774A (ja) | 2005-02-03 | 2005-02-03 | 絶縁膜の成膜方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006216774A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008041601A1 (fr) * | 2006-09-29 | 2008-04-10 | Tokyo Electron Limited | Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage |
KR20180064618A (ko) * | 2016-12-05 | 2018-06-15 | 주식회사 원익아이피에스 | 박막 증착 방법 |
-
2005
- 2005-02-03 JP JP2005027904A patent/JP2006216774A/ja not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008041601A1 (fr) * | 2006-09-29 | 2008-04-10 | Tokyo Electron Limited | Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage |
JP5231233B2 (ja) * | 2006-09-29 | 2013-07-10 | 東京エレクトロン株式会社 | プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 |
KR20180064618A (ko) * | 2016-12-05 | 2018-06-15 | 주식회사 원익아이피에스 | 박막 증착 방법 |
KR102125474B1 (ko) * | 2016-12-05 | 2020-06-24 | 주식회사 원익아이피에스 | 박막 증착 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
US7645709B2 (en) | Methods for low temperature oxidation of a semiconductor device | |
JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
US7723242B2 (en) | Enhanced thin-film oxidation process | |
JP3164019B2 (ja) | 酸化シリコン膜およびその形成方法と成膜装置 | |
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
JP4850871B2 (ja) | 絶縁膜の形成方法 | |
US7820558B2 (en) | Semiconductor device and method of producing the semiconductor device | |
US20100105215A1 (en) | Method of modifying insulating film | |
TWI390675B (zh) | A gate insulating film forming method, a semiconductor device, and a computer recording medium | |
US20040043570A1 (en) | Semiconductor device and process for producing the same | |
EP2449579A2 (en) | Methods of forming oxide layers on substrates | |
US20100267247A1 (en) | Dual Frequency Low Temperature Oxidation of a Semiconductor Device | |
TW200945443A (en) | Methods for oxidation of a semiconductor device | |
KR20170128572A (ko) | 펄스화된 질화물 캡슐화 | |
JP3746478B2 (ja) | 半導体装置の製造方法 | |
JP2005150637A (ja) | 処理方法及び装置 | |
JP2009158782A (ja) | 絶縁膜の形成方法 | |
JPH0964307A (ja) | 酸化物薄膜の熱処理方法 | |
JP2006216774A (ja) | 絶縁膜の成膜方法 | |
KR100829335B1 (ko) | 반도체 장치의 제조 방법 | |
JP3450463B2 (ja) | 半導体装置の製造方法 | |
JP2005252031A (ja) | プラズマ窒化方法 | |
JP2004088078A (ja) | 半導体装置およびその製造方法 | |
JP2008028252A (ja) | 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071203 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
A762 | Written abandonment of application |
Effective date: 20090413 Free format text: JAPANESE INTERMEDIATE CODE: A762 |