KR102125474B1 - 박막 증착 방법 - Google Patents

박막 증착 방법 Download PDF

Info

Publication number
KR102125474B1
KR102125474B1 KR1020160164559A KR20160164559A KR102125474B1 KR 102125474 B1 KR102125474 B1 KR 102125474B1 KR 1020160164559 A KR1020160164559 A KR 1020160164559A KR 20160164559 A KR20160164559 A KR 20160164559A KR 102125474 B1 KR102125474 B1 KR 102125474B1
Authority
KR
South Korea
Prior art keywords
insulating film
thin film
power source
frequency power
film
Prior art date
Application number
KR1020160164559A
Other languages
English (en)
Other versions
KR20180064618A (ko
Inventor
송병호
신주호
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160164559A priority Critical patent/KR102125474B1/ko
Publication of KR20180064618A publication Critical patent/KR20180064618A/ko
Application granted granted Critical
Publication of KR102125474B1 publication Critical patent/KR102125474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

본 기술의 일 실시예에 의한 박막 증착 방법은 중심 주파수 대역이 20 내지 70MHz인 고주파 전원소스를 제공하도록 구성되는 플라즈마 전원 공급부를 포함하는 박막 증착 장치에서의 박막 증착 방법으로서, 고주파 전원소스를 공급하여, 기판 상에 제 1 절연막을 형성하는 단계 및 고주파 전원소스를 공급하여 제 1 절연막 상부에 제 2 절연막을 인시튜로 형성하는 단계를 포함할 수 있다.

Description

박막 증착 방법{Method for Deposition of Thin Film}
본 발명은 반도체 장치를 위한 박막 형성 기술에 관한 것으로, 보다 구체적으로는 박막 증착 방법에 관한 것이다.
반도체 장치를 제조하기 위한 박막은 증착, 성장 등의 방법을 통해 형성될 수 있다.
박막 증착 방식의 하나로 플라즈마 증가 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition) 방식을 들 수 있다.
PECVD 방식은 반응 챔버 내에 플라즈마를 발생시켜 반응가스들의 화학적 반응에 의해 막(박막)을 증착하는 방법이다. PECVD 방식은 반응가스들이 플라즈마에 의해 에너지를 얻기 때문에 저온 증착이 가능한 특징이 있다.
PECVD 방식으로 다양한 종류의 박막을 증착할 수 있으며, 증착되는 박막의 응력, 표면 균일도, 표면 거칠기, 밀도 등과 같은 막 특성, 막 두께 등은 결과적으로 형성되는 반도체 장치의 수율 및 신뢰성에 큰 영향을 미친다.
일반적으로, PECVD 장비에서는 중심 주파수 대역이 13.56MHz인 고주파(RF) 전원을 사용하고 있다. 하지만 13.56MHz의 고주파 전원을 이용하는 경우 증착 속도가 낮고, 이로 인해 증착 막의 균일성이 저하될 뿐 아니라 공정 시간이 증가하고 챔버 내부의 온도를 제어하는 데 번거로움이 따르는 등의 문제가 있다.
일 예로, 13.56MHz의 고주파 전원을 이용하는 PECVD 장비로 형성된 질화막의 경우 압축응력이 큰 특성을 갖는다. 이에 따라 후속 열처리 공정에서 균열 등과 같은 문제가 발생하거나, 하부 레이어 특히, 하부 금속 레이어의 응력변동(stress migration) 특성에 영향을 미친다.
또한, 13.56MHz의 고주파 전원을 이용하는 PECVD 장비로 형성된 산화막의 경우 인가되는 열에 의해 응력 특성이 변화되는 문제가 있다. 산화막은 보통 층간 절연막이나 금속간 절연막으로 적용되는데, 산화막의 두께가 일정하게 형성되지 않으면 누설전류가 발생하여 반도체 장치의 동작 성능이 저하되게 된다.
최근, 반도체 장치의 고집적화를 달성하기 위한 방법 중 하나로 반도체 장치를 3차원으로 제조하는 기술이 활발히 연구 중이다. 이러한 반도체 장치의 균일한 동작 특성 및 신뢰성을 보장하기 위해서는 기판 상에 균일한 두께를 갖는 박막을 다층으로 증착할 것이 요구된다.
본 기술의 실시예는 물질 특성이 상이한 복수의 박막을 교대로 증착함에 있어서, 각 레이어마다 박막의 두께를 전체적으로 균일하게 형성할 수 있는 박막 증착 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 박막 증착 방법은 중심 주파수 대역이 20 내지 70MHz인 고주파 전원소스를 제공하도록 구성되는 플라즈마 전원 공급부를 포함하는 박막 증착 장치에서의 박막 증착 방법으로서, 상기 고주파 전원소스를 공급하여, 기판 상에 제 1 절연막을 형성하는 단계; 및 상기 고주파 전원소스를 공급하여 상기 제 1 절연막 상부에 제 2 절연막을 인시튜로 형성하는 단계;를 포함할 수 있다.
본 기술에 의하면 물질 특성이 상이한 복수의 박막을 교대로 증착함에 있어서, 각 레이어마다 박막의 두께를 전체적으로 균일하게 형성할 수 있다. 이에 따라, 결과적으로 얻어지는 다층 박막 구조체의 표면 두께를 균일하게 할 수 있고 모폴로지를 개선할 수 있다.
도 1은 일 실시예에 의한 박막 증착 장치의 구성도이다.
도 2는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 고주파 플라즈마 시스 및 RF 플라즈마 시스를 보여주는 도면이다.
도 4는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 소자의 단면도이다.
도 5는 일 실시예에 의한 박막 증착 방법에서 증착 조건에 따른 표면 거칠기 변화를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 박막 증착 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 박막 증착 장치(10)는 컨트롤러(100), 제 1 전극(120)과 제 2 전극(130)을 구비하는 챔버(110), 플라즈마 전원 공급부(140), 매칭 네트워크(150) 및 필터(160)를 포함할 수 있다.
컨트롤러(100)는 박막 증착 장치(10)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(100)는 각 구성부(110~160)의 동작을 제어하며, 박막 증착 공정을 위한 제어 파라미터 등을 설정할 수 있다. 도시하지 않았지만, 컨트롤러(100)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
챔버(110)는 내부에 기판을 유지시킨 상태에서 기판 상에 목적하는 물질로 이루어진 박막을 PECVD 방식으로 형성할 수 있는 환경을 제공한다.
챔버(110) 내부에는 제 1 전극(120) 및 제 2 전극(130)이 상호 대향하도록 설치될 수 있다. 일 실시예에서, 제 1 전극(120)은 챔버(110) 내부로 공정가스를 제공하는 가스 공급 장치일 수 있고, 제 2 전극(130)은 기판이 안착되는 서셉터일 수 있다. 도시하지 않았지만, 서셉터 내부에는 히터가 구비되어 기판의 온도를 조절할 수 있다.
플라즈마 전원 공급부(140)는 제 1 전극(120)으로서의 가스 공급 장치에 접속되어 고주파 전원 소스를 제공할 수 있다. 일 실시예에서, 플라즈마 전원 공급부(140)는 중심 주파수 대역이 20~70MHz를 갖는 VHF(Very High Frequency) 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다.
예를 들어, 제 2 전극(130)으로서의 서셉터에 기판을 안착시키고 챔버(110) 내부를 진공 상태로 만든 후, 공정가스를 주입함과 동시에 플라즈마 전원 공급부(140)를 구동하여 제 1 전극(120)에 VHF 고주파 전원을 인가하므로써, 제 1 전극(120)과 제 2 전극(130) 사이에 플라즈마(170)를 형성할 수 있다.
매칭 네트워크(150)는 플라즈마 전원 공급부(140)의 출력 임피던스와 챔버(110) 내의 부하 임피던스를 상호 매칭시켜 고주파 전원이 챔버(110)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
필터(160)는 플라즈마 전원 공급부(140)를 통해 제 1 전극(120)에 고주파 전원이 인가될 때 제 2 전극(130)을 통해 전달되는 고주파를 필터링하여, 고주파 전원이 외부로 방사되지 않도록 한다.
일 실시예에서, 박막 증착 장치(10)는 제 1 절연막 및 제 1 절연막과 물질 특성, 예를 들어 식각 선택비가 상이한 제 2 절연막을 인-시튜(In-situ) 방식으로 교대로 증착하여 다층 박막을 형성하는 장치일 수 있다. 제 1 절연막 및 제 2 절연막을 증착함에 있어서, 플라즈마 전원 소스로서 공통적으로 중심 주파수 대역이 20~70MHz인 VHF(Very High Frequency) 전원소스를 이용할 수 있다.
예시적으로, 제 1 절연막은 실리콘 질화막일 수 있고, 제 2 절연막은 실리콘 산화막일 수 있다. 이때, 실리콘 질화막은 공정가스로 SiH4 및 NH3를 사용하여 형성할 수 있고, 실리콘 산화막은 공정가스로 TEOS 및 O2를 사용하여 형성할 수 있다.
다른 예로, 제 1 절연막은 폴리실리콘막일 수 있고, 제 2 절연막은 실리콘 산화막일 수 있다. 이때, 폴리실리콘막은 공정가스로 Si 및 SiH4를 사용하여 형성할 수 있고, 실리콘 산화막은 공정가스로 SiH4 및 N2O를 사용하여 형성할 수 있다.
또 다른 예로, 제 1 절연막은 실리콘 질화막 또는 폴리실리콘막 중 어느 하나일 수 있고, 제 2 절연막은 TEOS 기반의 실리콘 산화막 또는 SiH4 기반의 실리콘 산화막일 수 있다. 실리콘 질화막은 공정가스로 N2, NH3, SiH4를 사용하여 형성할 수 있고, TEOS 기반의 실리콘 산화막은 O2, TEOS, Ar을 사용하여 형성할 수 있다.
본 기술에서는 제 1 절연막 및 제 2 절연막을 증착할 때 중심 주파수 대역이 20~70MHz인 VHF, 바람직하게는 27.12MHz의 중심 주파수 대역을 갖는 고주파 전원소스를 플라즈마 전원 소스로 공급한다.
이에 따라, 각 증착막의 산포를 개선하여 균일한 두께를 갖도록 할 수 있다. 제 1 및 제 2 절연막을 복수회 반복 증착하여 다층 박막 구조체를 형성하는 경우에도, 각 레이어마다 박막의 두께를 전체적으로 균일하게 형성할 수 있어 다층 박막 구조체의 표면 두께를 균일하게 할 수 있고 모폴로지를 개선할 수 있다.
도 2는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 도면이다.
도 2를 참조하면, PECVD 방식의 기판이 안착된 박막 증착 장치(10)에 고주파 전원소스를 인가하여 제 1 절연막을 증착할 수 있다(S201). 고주파 전원소스는 중심 주파수 대역이 20~70MHz인 VHF, 바람직하게는 27.12MHz의 중심 주파수 대역을 전원소스일 수 있다.
일 실시예에서, 제 1 절연막 증착 공정(S201)은 박막 증착 장치(10) 내부의 온도를 기 설정된 온도로 안정화시키고, 공정 가스를 주입하며, 박막 증착 장치(10) 내부의 압력을 안정화시킨 다음 고주파 전원소스를 인가하여 플라즈마를 발생시킴으로써 제 1 절연막을 증착하는 과정일 수 있다. 제 1 절연막 증착 공정(S201) 후에는 고주파 전원소스를 차단하고 박막 증착 장치(10) 내부의 미반응 가스나 반응 부산물을 배기시키는 과정이 후속될 수 있음은 물론이다.
제 1 절연막 증착 후, 제 1 절연막 표면에 대한 막질을 안정화시키기 위한 표면처리 공정이 수행될 수 있다(S203). 표면처리 공정(S203) 또한 동일한 중심 주파수 대역을 갖는 고주파 전원소스에 의해 박막 증착 장치(10) 내에 플라즈마를 발생시킴에 의해 수행될 수 있다.
이후, 인-시튜로 제 2 절연막을 증착할 수 있다(S205). 제 2 절연막을 증착하기 위하여 제 1 절연막 증착시와 실질적으로 동일한 중심 주파수 대역을 갖는 고주파 전원소스를 인가할 수 있다.
일 실시예에서, 제 2 절연막 증착 공정(S203)은 박막 증착 장치(10) 내부의 온도를 기 설정된 온도로 안정화시키고, 공정 가스를 주입하며, 박막 증착 장치(10) 내부의 압력을 안정화시킨 다음 고주파 전원소스를 인가하여 플라즈마를 발생시킴으로써 제 2 절연막을 증착하는 과정일 수 있다. 제 2 절연막 증착 공정(S205) 후에는 고주파 전원소스를 차단하고 박막 증착 장치(10) 내부의 미반응 가스나 반응 부산물을 배기시키는 과정이 후속될 수 있음은 물론이다.
제 2 절연막 증착 후, 제 2 절연막 표면에 대한 막질을 안정화시키기 위한 표면처리 공정이 수행될 수 있다(S207). 표면처리 공정(S207) 또한 동일한 중심 주파수 대역을 갖는 고주파 전원소스에 의해 박막 증착 장치(10) 내에 플라즈마를 발생시킴에 의해 수행될 수 있다.
아울러, 제 1 절연막 증착(S201), 표면처리(S203), 제 2 절연막 증착(S205) 및 표면처리(S207) 공정은 지정된 횟수(n-cycle)만큼 반복 수행될 수 있고, 이에 따라 다층 박막 구조체를 형성할 수 있다.
각 공정 단계(S201~S207)에서, 고주파 전원소스는 연속모드(Continuous Wave mode) 또는 펄스 모드(Pulse mode)로 인가될 수 있다. 펄스 모드로 진행하는 경우 펄스 주파수는 10Hz~100KHz일 수 있고, 듀티비는 1~99%일 수 있다.
PECVD 방식에서 펄스 모드로 박막을 증착하는 경우 플라즈마 전원소스의 주파수가 낮으면 증착률이 낮아 목적하는 막질을 얻을 수가 없다. 하지만, 본 발명에서는 고주파 전원소스를 사용하기 때문에 펄스 모드로 증착을 수행하여도 높은 증착률이 보정되므로 표면 거칠기(Roughness)가 개선된 균일한 산포의 박막을 증착할 수 있다.
플라즈마 전원 소스의 주파수를 20~70MHz로 상향하게 되면 RF 주파수 보다 높은 주파수 전원을 이용하여 플라즈마가 생성되기 때문에, 전자 밀도가 증가하여 박막 증착에 기여하는 반응 가스의 입자가 작아지게 되므로 증착 균일성(산포)를 개선할 수 있다. 또한, 높은 주파수 전원을 이용함에 따라 플라즈마 이온 플럭스(ion flux)는 증대되는 반면, 이온 에너지 및 이온 충돌 비율(ion bombardment)은 감소된다.
이온 에너지가 감소되기 때문에, 증착 과정에서 발생하는 수소기 역시 낮은 이온 에너지를 갖게 되어, 대부분 다른 반응기와 반응이 쉽게 이루어져서 안정적인 상태를 유지하거나 혹은 휘발될 수 있다. 또한, 20~70MHz의 고주파 전원을 이용함에 따라, 이온 충돌 비율이 감소되기 때문에, 이온 충돌로 인한 부수적인 수소기 발생을 원천적으로 차단할 수 있다. 결과적으로 막질에 미치는 영향 없이 수소기의 잔류 문제를 해결할 수 있다. 따라서 수소 이온을 제거하기 위해 고온 후처리 공정을 진행할 필요가 없어, 고온 어닐링 공정에 의한 막질 거동 현상을 방지할 수 있다.
또한, 플라즈마 생성을 위하여, 고주파 전원이 인가되면, 하기 식과 같이 임피던스의 리액턴스 성분이 감소되어, 플라즈마 손실이 적어지기 때문에, 증착률이 개선될 수 있다.
<식>
Figure 112016119179953-pat00001
나아가 VHF의 고주파 전원소스를 이용하는 경우, 도 3에 도시된 바와 같이, RF 전원을 이용하는 경우보다 플라즈마 시스층(sheath)의 가장자리 부분이 중심보다 낮은 위치에 생성됨을 확인할 수 있다. 즉, 플라즈마 시스층은 중심보다 가장자리쪽에서 기판과 더 가깝게 발생되게 된다. 이에 따라, 비록 기판 중심부에 플라즈마 가스가 집중되더라도, 기판의 가장자리 부분에서는 플라즈마 가스가 기판에 보다 가깝게 발생된다.
따라서, 본 발명에서와 같이 제 1 및 제 2 절연막 형성시 VHF의 플라즈마 전원 소스를 사용하게 되면 기판 중앙부로부터 에지부까지 균일한 두께를 갖는 절연막을 형성할 수 있다.
도 4는 일 실시예에 의한 박막 증착 방법을 설명하기 위한 소자의 단면도이다.
도 4를 참조하면, 도 1에 도시한 박막 증착 장치(10)를 이용하여, 기판(300) 상부에 제 1 절연막(310-1~310-n) 및 제 2 절연막(320-1~320-n)을 교대로 적층한다.
제 1 절연막(310-1~310-n) 및 제 2 절연막(320-1~320-n)은 물질 특성, 예를 들어 식각 선택비가 상이한 절연막일 수 있다.
일 실시예에서, 제 1 절연막(310-1~310-n)은 실리콘 질화막일 수 있고, 제 2 절연막(320-1~320-n)은 실리콘 산화막일 수 있다. 이때, 실리콘 질화막은 공정가스로 SiH4 및 NH3를 사용하여 형성할 수 있고, 실리콘 산화막은 공정가스로 TEOS 및 O2를 사용하여 형성할 수 있다.
다른 예로, 제 1 절연막(310-1~310-n)은 폴리실리콘막일 수 있고, 제 2 절연막(320-1~320-n)은 실리콘 산화막일 수 있다. 이때, 폴리실리콘막은 공정가스로 Si 및 SiH4를 사용하여 형성할 수 있고, 실리콘 산화막은 공정가스로 SiH4 및 N2O를 사용하여 형성할 수 있다.
또 다른 예로, 제 1 절연막(310-1~310-n)은 실리콘 질화막 또는 폴리실리콘막 중 어느 하나일 수 있고, 제 2 절연막(320-1~320-n)은 TEOS 기반의 실리콘 산화막 또는 SiH4 기반의 실리콘 산화막일 수 있다.
일 실시예에서, 제 1 절연막(310-1~310-n)을 형성하기 위하여 컨트롤러(100)에 의해 플라즈마 전원 공급부(140)를 구동하여, 중심 주파수 대역이 20~70MHz, 바람직하게는 27.12MHz인 VHF 전원을 고주파 전원소스로 공급할 수 있다.
제 1 절연막이 실리콘 질화막인 경우 공정 조건은 하기와 같이 설정될 수 있다.
- 공정가스의 양 : N2(4500~12000[sccm]), NH3(300~15000[sccm]), SiH4(30~500[sccm]), He(500~10000[sccm]),
- 압력 : 2~4[Torr]
- 온도 : 100~600℃
일 실시예에서, 제 2 절연막(320-1~320-n)을 형성하기 위하여 컨트롤러(100)에 의해 플라즈마 전원 공급부(140)를 구동하여, 중심 주파수 대역이 20~70MHz, 바람직하게는 27.12MHz인 VHF 전원을 고주파 전원소스로 공급할 수 있다.
제 2 절연막이 TEOS 기반의 실리콘 산화막인 경우 공정 조건은 하기와 같이 설정될 수 있다.
- 공정가스의 양 : O2(3000~15000[sccm]), TEOS(Liquid)(240[g]), Ar(500~10000[sccm])
- 압력 : 1.5~4.5[Torr]
- 온도 : 100~600℃
이와 같이, 본 발명에서는 물질 특성이 상이한 복수의 절연막을 교대로 증착함에 있어서, 동일한 중심 주파수를 갖는 고주파 전원소스를 이용한다. 고주파 전원소스를 이용하여 발생한 플라즈마의 특성상 각 박막의 증착 균일도를 보장할 수 있고, 표면 특성이 우수한 다층 박막 구조체를 제조할 수 있다.
아울러, 다층 박막 증착 공정 사이에 수행되는 표면처리 공정 또한 고주파 전원소스를 이용하므로, 플라즈마 전원 소스의 변경 없이 공정을 수행할 수 있어 제조 효율을 향상시킬 수 있다.
도 5는 일 실시예에 의한 박막 증착 방법에서 증착 조건에 따른 표면 거칠기 변화를 설명하기 위한 도면이다.
도 5의 (a) 내지 (e)는 하기 [표 1]과 같은 조건으로 제 2 절연막을 증착한 경우 제 2 절연막의 표면 거칠기(Roughness) 측정 결과를 나타낸다.
증착모드 펄스 주파수 듀티비 표면 거칠기(nm) 식각률 박막 구조체 균일도
연속모드 - - 0.446 59 1.51
펄스모드 1 10Hz 25 0.199 33 1.17
펄스모드 2 100Hz 25 0.179 36 1.00
펄스모드 3 1KHz 25 0.176 36 1.01
펄스모드 4 10KHz 25 0.350 50 1.4
먼저, 도 5(a)는 연속모드로 제 2 절연막을 증착한 경우 제 2 절연막의 표면 거칠기 측정 결과를 나타내는 사진이다. 도 5(b) 내지 도 5(e)는 각각 펄스모드 1~5의 조건으로 제 2 절연막을 증착한 경우 제 2 절연막의 표면 거칠기 측정 결과를 나타내는 사진이다.
일 실시예에서, 표면 거칠기는 주사탐침현미경(Atomic Foece Microscope)을 이용하여 측정할 수 있다.
연속모드에서 표면 거칠기는 0.446nm로 측정된다.
펄스모드 1 내지 펄스모드 4에서는 표면 거칠기가 각각 0.199nm(도 5(b)), 0.179nm(도 5(c)), 0.176nm(도 5(d)) 및 0.350nm(도 5(e))로 측정된다.
펄스 주파수가 10KHz으로 증가하는 경우(도 5(e))보다 펄스 주파수가 상대적으로 낮은 경우, 예를 들어 펄스 주파수가 10Hz~1KHz 사이일 때 표면 거칠기가 우수한 것을 알 수 있다.
제 2 절연막의 표면 거칠기가 개선됨에 따라, 결과적으로 형성되는 다층 박막 구조체의 균일도 또한 개선됨을 상기 표에서 확인할 수 있다.
아울러, 펄스모드에서 펄스의 듀티비가 낮을수록 제 2 절연막의 표면 거칠기가 향상될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 박막 증착 장치
100 : 컨트롤러
110 : 챔버
120 : 제 1 전극
130 : 제 2 전극
140 : 플라즈마 전원 공급부
150 : 매칭 네트워크
160 : 필터
170 : 플라즈마

Claims (11)

  1. 중심 주파수 대역이 20 내지 70MHz인 고주파 전원소스를 제공하도록 구성되는 플라즈마 전원 공급부를 포함하는 박막 증착 장치에서의 박막 증착 방법으로서,
    상기 고주파 전원소스를 연속모드로만 공급하여, 기판 상에 제 1 절연막을 형성하는 단계; 및
    상기 고주파 전원소스를 펄스 주파수 10Hz~100KHz, 듀티비 1~99%인 펄스 모드로만 공급하여 상기 제 1 절연막 상부에 제 2 절연막을 인시튜로 형성하는 단계;
    를 포함하는 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연막 및 상기 제 2 절연막을 형성하는 단계는 적어도 1회 반복 실시되는 박막 증착 방법.
  3. 제 1 항에 있어서,
    상기 제 1 절연막은 질화막이고 상기 제 2 절연막은 산화막인 박막 증착 방법.
  4. 제 1 항에 있어서,
    상기 제 1 절연막은 폴리실리콘막이고 상기 제 2 절연막은 산화막인 박막 증착 방법.
  5. 제 1 항에 있어서,
    상기 제 1 절연막을 형성하는 단계 이후, 상기 고주파 전원소스를 공급하여 상기 제 1 절연막에 대한 표면처리를 수행하는 단계를 더 포함하는 박막 증착 방법.
  6. 제 1 항에 있어서,
    상기 제 2 절연막을 형성하는 단계 이후, 상기 고주파 전원소스를 공급하여 상기 제 2 절연막에 대한 표면처리를 수행하는 단계를 더 포함하는 박막 증착 방법.
  7. 제 5 항 또는 제 6 항 중 어느 하나의 항에 있어서,
    상기 표면처리를 수행하는 단계에서, 상기 고주파 전원소스는 연속모드로 공급되는 박막 증착 방법.
  8. 제 5 항 또는 제 6 항 중 어느 하나의 항에 있어서,
    상기 표면처리를 수행하는 단계에서, 상기 고주파 전원소스는 펄스모드로 공급되는 박막 증착 방법.
  9. 제 8 항에 있어서,
    상기 펄스모드의 펄스 주파수는 10Hz~100KHz이고, 듀티비는 1~99%인 박막 증착 방법.
  10. 제 9 항에 있어서,
    상기 펄스모드의 펄스 주파수가 낮을수록 상기 제 2 절연막의 표면 거칠기가 감소되는 것을 특징으로 하는 박막 증착 방법.
  11. 제 9 항에 있어서,
    상기 펄스모드의 펄스 듀티비가 낮을수록 상기 제 2 절연막의 표면 거칠기가 감소되는 것을 특징으로 하는 박막 증착 방법.
KR1020160164559A 2016-12-05 2016-12-05 박막 증착 방법 KR102125474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160164559A KR102125474B1 (ko) 2016-12-05 2016-12-05 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160164559A KR102125474B1 (ko) 2016-12-05 2016-12-05 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20180064618A KR20180064618A (ko) 2018-06-15
KR102125474B1 true KR102125474B1 (ko) 2020-06-24

Family

ID=62628761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160164559A KR102125474B1 (ko) 2016-12-05 2016-12-05 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102125474B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651509B1 (ko) * 2019-12-10 2024-03-28 주식회사 원익아이피에스 갭필 절연막을 포함하는 반도체 소자의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113623A (ja) * 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP4031854B2 (ja) * 1997-11-19 2008-01-09 沖電気工業株式会社 半導体装置のキャパシタ絶縁膜製造方法
KR20100022146A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 플라즈마 공정장치 및 그 방법
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法

Also Published As

Publication number Publication date
KR20180064618A (ko) 2018-06-15

Similar Documents

Publication Publication Date Title
US9368364B2 (en) Silicon etch process with tunable selectivity to SiO2 and other materials
KR100824088B1 (ko) 성막 처리 방법
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-ｋ 층을 포함하는 게이트 유전체 스택을 변형하는 방법
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
KR20130080751A (ko) 금속 하드 마스크 제조
CN107408493B (zh) 脉冲氮化物封装
TW201432085A (zh) 使用高密度電漿之金屬處理
JP2014509449A (ja) Ｈｄｐ−ｃｖｄによるポリシリコン膜
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
KR20150075363A (ko) Ｔｉ막의 성막 방법
KR20190113619A (ko) 붕소계 막의 성막 방법 및 성막 장치
KR102125474B1 (ko) 박막 증착 방법
KR101942819B1 (ko) 박막 형성 방법
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
KR101596329B1 (ko) Vhf를 이용한 pe-ald 장치 및 방법
KR102493935B1 (ko) 비정질 실리콘막의 제조방법
KR102157433B1 (ko) 보론계 막의 성막 방법 및 성막 장치
KR102070768B1 (ko) 박막 증착 장치
KR102179281B1 (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법
KR102070791B1 (ko) 박막 증착 장치 및 증착 방법
TW201831723A (zh) 成膜方法、硼膜、及成膜裝置
JP2019186474A (ja) ボロン系膜の成膜方法および成膜装置
KR20140086607A (ko) 박막 고속 증착방법 및 증착장치
US20220235462A1 (en) Film forming method and film forming apparatus
KR20210025223A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant