KR20210025223A - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR20210025223A
KR20210025223A KR1020190104918A KR20190104918A KR20210025223A KR 20210025223 A KR20210025223 A KR 20210025223A KR 1020190104918 A KR1020190104918 A KR 1020190104918A KR 20190104918 A KR20190104918 A KR 20190104918A KR 20210025223 A KR20210025223 A KR 20210025223A
Authority
KR
South Korea
Prior art keywords
frequency
substrate
profile
power
thin film
Prior art date
Application number
KR1020190104918A
Other languages
English (en)
Inventor
박주성
장현규
신유리
고병하
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190104918A priority Critical patent/KR20210025223A/ko
Publication of KR20210025223A publication Critical patent/KR20210025223A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 기술의 일 실시예에 의한 기판 처리 장치는 기판 처리 장치로서, 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간이 형성되는 챔버, 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치, 가스 공급 장치와 대향하도록 설치되고 상부에 기판이 안착되는 기판 지지 장치, 상기 가스 공급 장치와 연결되어 저주파 RF 전원을 제공하는 제 1 전원 공급부, 가스 공급 장치와 연결되어 고주파 RF 전원을 제공하는 제 2 전원 공급부 및 처리 대상 기판이 제공됨에 따라 상기 고주파 RF 전원의 주파수를 제어하여, 기판의 영역 별로 기판 상에 형성되는 박막의 경도를 제어하도록 구성되는 컨트롤러를 포함할 수 있다.

Description

기판 처리 장치 및 기판 처리 방법{Apparatus and Method for Processing of Substrate}
본 기술은 반도체 제조 장치에 관한 것으로, 보다 구체적으로는 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
반도체 장치를 제조하기 위한 박막은 증착, 성장 등의 방법을 통해 형성될 수 있다.
박막 증착 방식의 예로 화학기상증착(Chemical Vapor Deposition; CVD) 방식의 진보된 형태인 플라즈마 증가 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition) 방식, 원자층 증착 방식(Atomic Layer Deposition; ALD) 등을 들 수 있다.
PECVD 방식은 에 의해 반응가스를 분해하여 목적하는 물질의 박막을 기판 상에 퇴적시키는 방법이며, 다이렉트 플라즈마 방식, 리모트 플라즈마 방식 등으로 분류될 수 있다. PECVD 방식은 반응가스들이 플라즈마에 의해 에너지를 얻기 때문에 저온 증착이 가능한 특징이 있다.
ALD 방식은 반응 원료를 시분할로 주입하여 우수한 단차 도포성 및 두께 균일성을 갖는 박막을 목적하는 두께로 정확히 형성할 수 있는 기술이다.
반도체 장치는 수 백 회의 공정 과정을 거쳐 제조된다. 따라서, 이전 공정의 결과가 후속 공정에 영향을 미치게 된다. 따라서, 이전 공정에 의한 영향을 고려하지 않는다면 목적하는 품질의 박막을 형성하기 어렵다.
본 기술의 실시예는 균일한 선폭(Critical Dimension)의 패턴을 형성할 수 이는 기판 처리 장치 및 기판 처리 방법을 제공할 수 있다.
본 기술의 실시예는 증착 및 식각을 반복하는 반도체 제조 공정에서 식각 공정 후의 박막이 균일한 두께를 갖도록 제어할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 기판 처리 장치는 기판 처리 장치로서, 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간이 형성되는 챔버; 상기 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치; 상기 가스 공급 장치와 대향하도록 설치되고 상부에 상기 기판이 안착되는 기판 지지 장치; 상기 가스 공급 장치와 연결되어 저주파 RF 전원을 제공하는 제 1 전원 공급부; 상기 가스 공급 장치와 연결되어 고주파 RF 전원을 제공하는 제 2 전원 공급부; 및 처리 대상 기판이 제공됨에 따라 상기 고주파 RF 전원의 주파수를 제어하여, 상기 기판의 영역 별로 상기 기판 상에 형성되는 박막의 경도를 제어하도록 구성되는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 기판 처리 방법은 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간이 형성되는 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치, 상기 가스 공급 장치와 연결되어 저주파 RF 전원을 제공하는 제 1 전원 공급부 및 상기 가스 공급 장치와 연결되어 고주파 RF 전원을 제공하는 제 2 전원 공급부, 및 컨트롤러를 포함하는 기판 처리 장치의 기판 처리 방법으로서, 처리 대상 기판이 제공되는 단계; 및 상기 컨트롤러가, 상기 기판의 영역 별로 상기 기판 상에 형성되는 박막의 경도를 제어하기 위하여 상기 고주파 RF 전원의 주파수를 제어하는 단계;를 포함할 수 있다.
본 기술에 의하면, 기판 상에 미세 패턴을 형성할 때, 기판의 중앙부 및 에지부 전 영역에 걸쳐 균일한 선폭의 미세 패턴을 형성할 수 있다.
미세 패턴을 형성하는 더블 패터닝(Double Patterning), 쿼드러플 패터닝(Quadraple Patterning)과 같은 멀티플 패터닝 공정은 스페이서 형성을 위한 박막 증착 및 패턴 전사 과정을 반복하여 미세 패턴을 형성하는 공정이다.
그런데 박막 증착시 기판의 중앙부와 에지부 간의 식각률이 불균형하여 스페이서의 선폭 불균일을 유발할 수 있다. 이에 따라 상대적으로 식각률이 높은 기판 에지부에 형성된 패턴이 중앙부에 형성되는 패턴보다 작은 선폭으로 형성되고, 선폭이 작은 패턴이 무너지는 등 공정 신뢰성을 보장할 수 없다.
본 기술에 의하면, 기판의 위치에 따른 박막의 식각 특성을 고려하여 스페이서용 박막을 증착함으로써 균일한 선폭의 패턴을 형성할 수 있다.
한편, 하부 패턴이 형성되어 있지 않은 평판형 기판에 대해서도 기판의 위치에 따라 박막의 식각 특성이 달라지므로, 후속 공정을 고려하여 박막을 증착함에 따라 균일한 두께의 웨이퍼를 양산할 수 있다.
도 1은 일 실시예에 의한 박막 증착 장치의 구성도이다.
도 2a 및 도 2b는 플라즈마 전원의 주파수 변화와 기판의 영역별 식각률을 설명하기 위한 도면이다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 4는 일 실시예에 의한 기판 처리 방법을 설명하기 위한 흐름도이다.
도 5 내지 도 7은 일 실시예에 의한 기판 처리 방법을 설명하기 위한 개념도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 박막 증착 장치의 구성도이다.
도 1을 참조하면, 박막 증착 장치(110)는 챔버(210), 제 1 전원 공급부(220), 제 2 전원 공급부(230) 및 매칭부(240)를 포함할 수 있다.
챔버(210)는 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간을 제공하도록 구성될 수 있다. 챔버(210)의 상부는 챔버(210) 내부로 공정 가스를 분사하기 위한 가스 공급 장치(217)로 차폐될 수 있다. 가스 공급 장치(217)로는 소스 가스(S), 퍼지 가스(S) 및 반응 가스(R)가 공급될 수 있다.
챔버(210) 내부에는 기판 지지 장치(211)가 설치될 수 있다. 기판 지지 장치(211)는 가스 공급 장치(217)와 대향하도록 설치되고 상부에 기판(W)이 안착되며, 승강 장치(215)에 의해 승강 가능하도록 마련될 수 있다. 기판 지지 장치(211) 내부에는 히터(213)가 설치될 수 있다.
제 1 전원 공급부(220)는 가스 공급 장치(217)와 연결되며, 중심 주파수 대역이 300 내지 400kHz인, 바람직하게는 370 kHz인 저주파 RF 전원(이하, 저주파 전원)을 제공할 수 있다. 일 실시예에서, 제 1 전원 공급부(220)는 히터(213)에 연결되도록 구성될 수 있다.
제 2 전원 공급부(230)는 가스 공급 장치와 연결되며, 중심 주파수 대역이 10 내지 20MHz인, 바람직하게는 13.56MHz 인 고주파 RF 전원(이하, 고주파 RF 전원)을 제공할 수 있다.
매칭부(240)는 제1 및 제 2 전원 공급부(220, 230)의 출력 임피던스와 챔버(210) 내의 부하 임피던스를 상호 매칭시켜 고주파 전원이 챔버(210)로부터 반사됨에 따른 반사 손실을 제거할 수 있다.
제 1 및 제 2 전원 공급부(220, 230)에 의해 고주파 및 저주파 전원을 동시에 인가하여 플라즈마를 발생시키면 플라즈마로 인해 이온화된 원자의 움직임을 기판 쪽으로 더욱 밀집시킬 수 있어 박막 증착 효율이 향상될 수 있다.
챔버(210) 내로 처리 대상 기판(W)이 인입됨에 따라, 컨트롤러(120)는 제 1 전원 공급부(220)에서 발생되는 저주파 전원의 주파수를 고정시킨 상태에서, 제 2 전원 공급부(230)에서 발생되는 고주파 전원의 주파수를 변화시킬 수 있다. 일 실시예에서, 컨트롤러(120)는 처리 대상 기판(W)의 전후 공정 레시피를 반영하여 고주파 전원의 주파수를 결정할 수 있다.
박막 증착 장치(110)는 예를 들어 실리콘 산화막(Si02)을 증착하기 위한 장치일 수 있으나 이에 한정되는 것은 아니다.
플라즈마를 이용한 박막 증착 장치에서, 고주파 전원의 주파수가 높을수록 기판(W)의 에지 측에 형성된 박막의 막질이 치밀하고 경도가 높아 식각률이 감소하는 경향이 있다.
플라즈마를 인가하여 박막을 증착할 때 기판의 에지부는 중앙부에 비해 불안정한 상태를 갖는다. 따라서, 고주파 RF 전원의 주파수 등 파라미터가 변경되면 에지측이 중앙부에 비해 더욱 민감하게 반응하게 된다.
아울러, 듀얼 플라즈마를 이용한 박막 증착시, 저주파 RF 전원은 플라즈마 에너지에 기여하고 고주파 RF 전원은 이온화에 기여한다. 그러므로, 고주파 RF 전원의 주파수가 변화되면 이온화 정도가 변화하고, 이는 에지측에 먼저 직접적으로 영향을 주므로 에지측에 형성되는 박막의 밀도 변화를 유발하게 된다.
도 2a 및 도 2b는 플라즈마 전원의 주파수 변화와 기판의 영역별 식각률을 설명하기 위한 도면이다.
도 2a의 그래프에서, X축을 중심으로 좌측은 기판 중심부의 식각률을 나타내고 우측은 기판 에지부의 식각률을 나타낸다.
2a를 참조하면, 기판의 중심부보다 에지측이 RF 전원의 변동에 민감하게 반응하여 식각률에 차이가 발생함을 알 수 있다. 또한, RF 전원의 주파수가 높을수록 식각률이 낮은 것을, 즉 경도가 높은 것을 알 수 있다.
도 2b는 박막 증착시 인가되는 고주파 RF 전원의 주파수 별로 기판의 중심측과 에지측에 대한 식각률 차이를 나타낸다.
13.56MHz를 중심으로, 에지측 식각량(두께)과 중심측 식각량의 차이(Edge etch THK - Center etch THK)를 살펴보면, 주파수가 낮을수록 에지측의 경도가 낮아(Edge soft) 에지측 식각량이 많은 것을 알 수 있다.
반면, 주파수가 높을수록 에지측이 단단하게 형성되어(Edge Dense) 에지측의 식각량이 줄어드는 것을 알 수 있다.
따라서, 본 기술은 공정 레시피를 고려하여 후속 식각 공정에 대비하여 증착 공정시의 박막 특성을 미리 제어할 수 있다.
일 실시예에서, 처리 대상 기판(W)에 박막을 증착하고 후속 공정으로 식각할 때, 중심(Center)측에 비해 에지(Edge)측 식각률이 낮은 경우, 에지측의 경도를 무르게 증착할 수 있다. 이를 위해 컨트롤러(120)는 제 2 전원 공급부(230)의 주파수를 중심 주파수(13.56MHz) 보다 낮게, 예를 들어 12~13 MHz, 바람직하게는 12.88MHz로 로 제어할 수 있다. 이에 따라 후속 식각 공정시 중심측과 에지측 간의 식각 정도를 균일하게 할 수 있다. 이는 중심 주파수보다 낮은 고주파 RF 전원에 의한 플라즈마가 기판(W)의 에지측보다는 중심 측에 밀집되어 중심측에 비해 에지측의 경도가 낮아지기 때문이다.
일 실시예에서, 처리 대상 기판(W)에 박막을 증착하고 후속 공정으로 식각할 때, 중심측에 비해 에지측 식각률이 높은 경우, 에지측의 경도를 단단하게 증착할 수 있다. 이를 위해 컨트롤러(120)는 제 2 전원 공급부(230)의 주파수를 중심 주파수(13.56MHz) 보다 높게, 예를 들어 13~15 MHz로, 바람직하게는 14.23 MHz로 제어할 수 있다. 이에 따라 후속 식각 공정시 중심측과 에지측이 균일한 식각률을 균일하게 할 수 있다. 중심 주파수보다 높은 고주파 RF 전원에 의한 플라즈마는 기판(W)의 중심측보다는 에지측에 밀집되어 중심측에 비해 에지측의 경도를 높게 제어할 수 있기 때문이다.
정리하면 하기 [표1] 및 [표 2]와 같다.
후속 식각 공정시의 식각률 저주파 전원 주파수 고주파 전원 주파수 경도
중심>에지 고정 중심주파수보다 하향 중심>에지
중심<에지 고정 중심주파수보다 상향 중심<에지
상술한 바와 같이, 컨트롤러(120)는 전후 공정의 레시피를 반영하여 제 2 전원 공급부(230)의 주파수를 제어할 수 있다.
일 실시예에서, 컨트롤러(120)는 후속될 공정 레시피를 반영하여 제 2 전원 공급부(230)의 주파수를 제어할 수 있다.
패턴이 형성된 기판 상에 박막을 증착하고, 후속하여 식각하는 경우를 예로 들면 다음과 같다. 컨트롤러(120)는 후속 식각 공정에 의해 패턴 상에 형성될 박막이 제 1 식각 프로파일, 또는 제 2 식각 프로파일을 가질 것인지 예측할 수 있다. 일 실시예에서, 제 1 식각 프로파일은 에지측 박막의 식각률이 낮은 프로파일일 수 있고, 제 2 식각 프로파일은 에치측 박막의 식각률이 높은 프로파일일 수 있다.
컨트롤러(120)는 식각 후의 박막 두께 차이를 보상할 수 있도록 제 2 전원 공급부(230)의 주파수를 제어할 수 있다. 예를 들어, 후속 공정을 통해 제 1 식각 프로파일의 박막이 형성될 것으로 예측되는 경우에는 제 2 전원 공급부(230)의 주파수를 하향 조정할 수 있고, 제 2 식각 프로파일의 박막이 형성될 것으로 예측되는 경우에는 제 2 전원 공급부(230)의 주파수를 상향 조정할 수 있다.
또한, 멀티플 패터닝 공정을 통해 미세 패턴을 형성할 때에도 기판 중심부에 비해 에지부의 식각률이 높은 특성을 고려하여 스페이서용 박막을 증착함으로써 균일한 선폭의 패턴을 형성할 수 있다.
패턴이 형성되지 않은 평판형의 기판에 대해 박막을 증착하고, 후속하여 식각하는 경우에도 본 기술을 적용할 수 있다.
예를 들어, 식각 공정에 따라 제 1 식각 프로파일을 가질 것으로 예측되는 경우 컨트롤러(120)는 제 2 전원 공급부(230)의 주파수를 하향시키고, 제 2 식각 프로파일로 식각될 것으로 예측되는 경우에는 제 2 전원 공급부(230)의 주파수를 상향 조정할 수 있다.
나아가, 평판형의 기판에 박막을 1차 증착하고 1차 식각한 상태의 기판이 제공되는 경우에도 본 기술을 적용할 수 있음은 물론이다.
예를 들어, 1차 증착 후 1차 식각 공정시 제 1 식각 프로파일로 식각된 기판이 제공되는 경우, 컨트롤러(120)는 박막 2차 증착시 제 2 전원 공급부(230)의 주파수를 하향 조정하여 박막을 증착할 수 있다. 그러면 후속하는 2차 식각 공정시 에지측의 식각률이 높아져 기판 상에 평탄한 박막을 형성할 수 있다.
유사하게, 1차 증착 후 1차 식각 공정시 제 2 식각 프로파일로 식각된 기판이 제공되는 경우, 컨트롤러(120)는 박막 2차 증착시 제 2 전원 공급부(230)의 주파수를 상향 조정하여 에지측의 경도가 높은 박막을 증착할 수 있다. 그러면 후속하는 2차 식각 공정시 에지측의 식각률이 낮아져 기판 상에 평탄한 박막을 형성할 수 있다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이고, 도 4는 일 실시예에 의한 기판 처리 방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 컨트롤러(120)는 공정조건 제어부(310), 메모리(320), 운용자 인터페이스(330), 공정정보 수집부(340), 프로파일 확인부(350) 및 주파수 제어부(360)를 포함할 수 있다.
공정조건 제어부(310)는 박막 증착 장치(110)의 공정 온도, 압력, 공정 가스 유량 등의 공정 파라미터를 제어하도록 구성될 수 있다.
메모리(320)는 ROM 및 RAM을 포함할 수 있고, 박막 증착 장치(110)의 동작에 필요한 각종 제어 신호 및 데이터가 저장 및 로딩될 수 있다.
운용자 인터페이스(130)는 작업자가 박막 증착 장치(110)에 접근할 수 있는 환경을 제공하도록 입력 장치 인터페이스 및 출력 장치 인터페이스를 포함할 수 있다.
도 3 및 도 4를 참조하면, 공정 정보 수집부(340)는 기판 처리 장치를 포함하는 반도체 장치 제조 시스템을 통해 처리 대상 기판(W)에 대한 공정 레시피를 저장하며, 기 처리된 공정에 대한 이력 정보를 저장하도록 구성될 수 있다(S101).
프로파일 확인부(350)는 박막 증착 장치(110)로 제공된 기판(W)의 공정 이력 및 향후 공정 레시피를 참조하여, 후속 공정에 따른 기판(W)의 식각 프로파일을 예측하도록 구성될 수 있다(S103).
일 실시예에서, 박막 증착을 위해 제공되는 기판(W)은 평판형이거나, 이전 공정에 의해 패턴이 형성된 형태인 기판일 수 있다.
주파수 제어부(360)는 프로파일 확인부(350)의 예측 결과에 기초하여 제 2 전원 공급부(230)의 주파수를 결정하도록 구성될 수 있다.
일 실시예에서, 주파수 제어부(360)는 기판(W)이 박막 증착 후 후속되는 식각 공정시 제 1 식각 프로파일로 가공될 것으로 예측되는 경우 제 2 전원 공급부(230)의 주파수를 감소시킬 수 있다(S1051). 나아가, 주파수 제어부(360)는 제 1 식각 프로파일로 식각된 박막이 형성된 기판이 제공되어 이를 평판형으로 가공하고자 하는 경우 2 전원 공급부(230)의 주파수를 감소시켜 후속하여 증착되는 박막의 에지부가 중심부에 비해 낮은 경도를 갖도록 제어할 수 있다.
일 실시예에서, 주파수 제어부(360)는 기판(W)이 박막 증착 후 후속되는 식각 공정시 제 2 식각 프로파일로 가공될 것으로 예측되는 경우 제 2 전원 공급부(230)의 주파수를 증가시킬 수 있다(S1053). 유사하게, 제 2 식각 프로파일로 식각된 박막이 형성된 기판이 제공되어 이를 평판형으로 가공하고자 하는 경우 제 2 전원 공급부(230)의 주파수를 증가시켜 후속하여 증착되는 박막의 에지부가 중심부에 비해 높은 경도를 갖도록 제어할 수 있다.
이 때, 제 1 전원 공급부(220)의 주파수는 고정되며, 제 2 전원 공급부(230)의 주파수가 단계 S1051 또는 S1053에서 결정된 주파수로 설정되면, 공정 조건 제어부(310)에 의해 공정 온도, 압력, 공정 가스 유량 등이 설정되고(S107), 기판(W)에 대한 박막 증착 공정이 진행된다(S109).
도 5 내지 도 7은 일 실시예에 의한 기판 처리 방법을 설명하기 위한 개념도이다.
도 5는 처리 대상 기판(W)을 도시한다.
도 6a 및 도 7a는 도 5에 도시한 기판(W)에 박막을 증착하고 식각하는 경우 식각 프로파일에 따라 예측한 제 1 방향(X1-X2 방향)에 대해 막의 두께, 또는 기판 상에 형성된 패턴의 선폭(CD)을 나타낸다.
도 6b 및 7b는 본 기술에 따라 박막을 증착한 후, 기판(W)의 제 1 방향에 대한 박막의 경도를 나타낸다.
도 6c 및 도 7c는 본 기술에 따라 박막을 증착하고 식각한 경우, 기판(W) 상에 형성된 박막의 두께 또는 패턴의 선폭을 나타낸다.
도 6a를 참조하면, 기판(W)에 박막 증착 및 식각 후 에지(Edge)측에 비해 중심(Center)측의 식각률이 높은 제 1 식각 프로파일을 가질 것으로 예측될 수 있다. 패턴이 형성된 기판의 경우 제 1 식각 프로파일에 의해 에지측에 비해 중심측에 형성된 패턴의 선폭이 작을 것으로 예측될 수 있다.
이 경우, 컨트롤러(120)는 제 2 전원 공급부(230)의 주파수를 중심 주파수(13.56MHz) 보다 낮게 제어하고 박막을 증착할 수 있다. 이에 따라, 중심 주파수보다 낮은 고주파 전원에 의한 플라즈마가 기판(W)의 에지측보다는 중심 측에 밀집되게 된다. 결과적으로 도 6b와 같이, 중심측에 비해 에지측의 경도가 낮은 박막이 형성될 수 있다.
도 6b와 같은 경도를 갖도록 박막을 형성하고 식각하면, 결과적으로 도 6c와 같은 균일한 두께를 갖는 박막, 또는 균일한 선폭을 갖는 패턴이 얻어질 수 있다.
도 7a를 참조하면, 기판(W)에 박막 증착 및 식각 후 중심측에 비해 에지측 식각률이 높은 제 2 식각 프로파일을 가질 것으로 예측될 수 있다. 패턴이 형성된 기판의 경우 제 2 식각 프로파일에 의해 중심측에 비해 에지측에 형성된 패턴의 선폭이 작을 것으로 예측될 수 있다.
이 경우, 컨트롤러(120)는 제 2 전원 공급부(230)의 주파수를 중심 주파수, 예를 들어 13.56MHz 보다 높게 제어하여 박막을 증착할 수 있다. 이에 따라, 중심 주파수보다 높은 고주파 전원에 의한 플라즈마가 기판(W)의 중심측보다는 에지 측에 밀집되게 된다. 결과적으로 도 7b와 같이, 중심측에 비해 에지측의 경도가 높은 박막이 형성될 수 있다.
도 7b와 같은 경도를 갖도록 박막을 형성하고 식각하면, 결과적으로 도 7c와 같은 두께가 균일한 박막, 또는 균일한 선폭을 갖는 패턴이 얻어질 수 있다.
도시하지 않았지만, 평판 상태의 기판(W)이 제공되고, 이러한 기판이 후속 식각 공정에 의해 제 1 또는 제 2 프로파일을 가질 것으로 예측되는 경우에도, 이를 미리 보상하기 위하여 제 2 전원 공급부(230)의 주파수를 제어할 수 있음은 물론이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 기판 처리 장치
110 : 박막 증착 장치
120 : 컨트롤러

Claims (20)

  1. 기판 처리 장치로서,
    내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간이 형성되는 챔버;
    상기 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치;
    상기 가스 공급 장치와 대향하도록 설치되고 상부에 상기 기판이 안착되는 기판 지지 장치;
    상기 가스 공급 장치와 연결되어 저주파 RF 전원을 제공하는 제 1 전원 공급부;
    상기 가스 공급 장치와 연결되어 고주파 RF 전원을 제공하는 제 2 전원 공급부; 및
    처리 대상 기판이 제공됨에 따라 상기 고주파 RF 전원의 주파수를 제어하여, 상기 기판의 영역 별로 상기 기판 상에 형성되는 박막의 경도를 제어하도록 구성되는 컨트롤러;
    를 포함하는 기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 저주파 RF 전원의중심 주파수 대역은 300 내지 400kHz인 기판 처리 장치.
  3. 제 1 항에 있어서,
    상기 저주파 RF 전원의 주파수는 기 설정된 중심 주파수 대역 내로 유지되는 기판 처리 장치.
  4. 제 1 항에 있어서,
    상기 고주파 RF 전원의 중심 주파수 대역은 10 내지 20MHz인 기판 처리 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는, 상기 기판의 영역 중 에지 영역에 형성되는 박막의 경도를 낮게 제어하기 위해 상기 고주파 RF 전원의 주파수를 중심 주파수 대역보다 하향 조정하는 기판 처리 장치.
  6. 제 4 항에 있어서,
    상기 컨트롤러는, 기판의 영역 중 에지 영역에 형성되는 박막의 경도를 높게 제어하기 위해 상기 고주파 RF 전원의 주파수를 중심 주파수 대역보다 상향 조정하는 기판 처리 장치.
  7. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 챔버로 제공되는 처리 대상 기판에 기 형성된 현재 식각 프로파일, 또는 상기 처리 대상 기판에 박막을 형성하고 후속 공정을 수행한 후 예측되는 예측 식각 프로파일 중 적어도 하나에 기초하여 상기 고주파 RF 전원의 주파수를 제어하도록 구성되고,
    상기 식각 프로파일은 상기 기판의 중심측에 비해 에지측의 식각률이 낮은 제 1 프로파일, 상기 중심측에 비해 상기 에지측의 식각률이 높은 제 2 프로파일 중 어느 하나인 기판 처리 장치.
  8. 제 7 항에 있어서,
    상기 컨트롤러는, 상기 현재 식각 프로파일 또는 상기 예측 식각 프로파일이, 상기 제 1 프로파일일 경우, 상기 고주파 RF 전원의 주파수를 중심 주파수보다 하향 조정하도록 구성되는 기판 처리 장치.
  9. 제 7 항에 있어서,
    상기 컨트롤러는, 상기 현재 식각 프로파일 또는 상기 예측 식각 프로파일이, 상기 제 2 프로파일일 경우, 상기 고주파 RF 전원의 주파수를 중심 주파수보다 상향 조정하도록 구성되는 기판 처리 장치.
  10. 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간이 형성되는 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치, 상기 가스 공급 장치와 연결되어 저주파 RF 전원을 제공하는 제 1 전원 공급부 및 상기 가스 공급 장치와 연결되어 고주파 RF 전원을 제공하는 제 2 전원 공급부, 및 컨트롤러를 포함하는 기판 처리 장치의 기판 처리 방법으로서,
    처리 대상 기판이 제공되는 단계; 및
    상기 컨트롤러가, 상기 기판의 영역 별로 상기 기판 상에 형성되는 박막의 경도를 제어하기 위하여 상기 고주파 RF 전원의 주파수를 제어하는 단계;
    를 포함하는 기판 처리 방법.
  11. 제 10 항에 있어서,
    상기 저주파 RF 전원의중심 주파수 대역은 300 내지 400kHz인 기판 처리 방법.
  12. 제 11 항에 있어서,
    상기 컨트롤러가, 상기 저주파 RF 전원의 주파수를 기 설정된 중심 주파수 대역 내로 유지하는 기판 처리 방법.
  13. 제 10 항에 있어서,
    상기 고주파 RF 전원의 중심 주파수 대역은 10 내지 20MHz인 기판 처리 방법.
  14. 제 13 항에 있어서,
    상기 주파수를 제어하는 단계는, 상기 기판의 영역 중 에지 영역에 형성되는 박막의 경도를 낮게 제어하기 위해 상기 고주파 RF 전원의 주파수를 중심 주파수 대역보다 하향 조정하는 단계인 기판 처리 방법.
  15. 제 13 항에 있어서,
    상기 주파수를 제어하는 단계는, 기판의 영역 중 에지 영역에 형성되는 박막의 경도를 높게 제어하기 위해 상기 고주파 RF 전원의 주파수를 중심 주파수 대역보다 상향 조정하는 단계인 기판 처리 방법.
  16. 제 10 항에 있어서,
    상기 주파수를 제어하는 단계는, 상기 챔버로 제공되는 처리 대상 기판에 기 형성된 현재 식각 프로파일, 또는 상기 처리 대상 기판에 박막을 형성하고 후속 공정을 수행한 후 예측되는 예측 식각 프로파일 중 적어도 하나에 기초하여 상기 고주파 RF 전원의 주파수를 제어하는 단계를 포함하도록 구성되고, 상기 식각 프로파일은 상기 기판의 중심측에 비해 에지측의 식각률이 낮은 제 1 프로파일, 상기 중심측에 비해 상기 에지측의 식각률이 높은 제 2 프로파일 중 어느 하나인 기판 처리 방법.
  17. 제 16 항에 있어서,
    상기 현재 식각 프로파일 또는 상기 예측 식각 프로파일이, 상기 제 1 프로파일일 경우, 상기 컨트롤러가 상기 고주파 RF 전원의 주파수를 중심 주파수보다 하향 조정하는 단계를 포함하는 기판 처리 방법.
  18. 제 16 항에 있어서,
    상기 현재 식각 프로파일 또는 상기 예측 식각 프로파일이, 상기 제 2 프로파일일 경우, 상기 컨트롤러가 상기 고주파 RF 전원의 주파수를 중심 주파수보다 상향 조정하는 단계를 포함하는 기판 처리 방법.
  19. 제 16 항에 있어서,
    상기 후속 공정은 식각 공정을 포함하는 기판 처리 방법.
  20. 제 10 항에 있어서,
    상기 처리 대상 기판은, 평판형이거나, 패턴이 형성된 형태인 기판 처리 방법.
KR1020190104918A 2019-08-27 2019-08-27 기판 처리 장치 및 기판 처리 방법 KR20210025223A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190104918A KR20210025223A (ko) 2019-08-27 2019-08-27 기판 처리 장치 및 기판 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104918A KR20210025223A (ko) 2019-08-27 2019-08-27 기판 처리 장치 및 기판 처리 방법

Publications (1)

Publication Number Publication Date
KR20210025223A true KR20210025223A (ko) 2021-03-09

Family

ID=75179730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104918A KR20210025223A (ko) 2019-08-27 2019-08-27 기판 처리 장치 및 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR20210025223A (ko)

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
KR102535094B1 (ko) 반도체 제조에서 플라즈마 프로세스 공간을 제어하도록 전기적 비대칭 효과를 사용하기 위한 시스템들 및 방법들
US9449838B2 (en) Semiconductor device manufacturing method
EP1401014B1 (en) Plasma processing device, and method of cleaning the same
KR102309941B1 (ko) 피처리체를 처리하는 방법
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP2014505362A (ja) 半導体基板の可変密度プラズマ処理
US9418863B2 (en) Method for etching etching target layer
US11094647B2 (en) Methods and apparatus to eliminate wafer bow for CVD and patterning HVM systems
WO2019217185A1 (en) Edge ring focused deposition during a cleaning process of a processing chamber
WO2020028492A1 (en) Compensating chamber and process effects to improve critical dimension variation for trim process
US11257662B2 (en) Annular member, plasma processing apparatus and plasma etching method
KR20210132731A (ko) 고 에칭 선택도, 저 응력 애시 가능 탄소 하드 마스크
US20210313152A1 (en) Rf power compensation to reduce deposition or etch rate changes in response to substrate bulk resistivity variations
KR20210025223A (ko) 기판 처리 장치 및 기판 처리 방법
KR102125474B1 (ko) 박막 증착 방법
US20230343609A1 (en) Substrate processing apparatus and substrate processing method
JP7493362B2 (ja) 基板の処理方法及び基板処理装置
US20230352272A1 (en) Systems for controlling plasma density distribution profiles including multi-rf zoned substrate supports
US11810792B2 (en) Etching method and substrate processing apparatus
US11688609B2 (en) Etching method and plasma processing apparatus
US20230107392A1 (en) Method and apparatus for generating plasma with ion blocker plate
US20220235462A1 (en) Film forming method and film forming apparatus
US20230002901A1 (en) Pressure batch compensation to stabilize cd variation for trim and deposition processes
US20230377876A1 (en) Recess filling method and substrate processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal