KR20150075363A - Ｔｉ막의 성막 방법 - Google Patents

Ｔｉ막의 성막 방법 Download PDF

Info

Publication number
KR20150075363A
KR20150075363A KR1020140180908A KR20140180908A KR20150075363A KR 20150075363 A KR20150075363 A KR 20150075363A KR 1020140180908 A KR1020140180908 A KR 1020140180908A KR 20140180908 A KR20140180908 A KR 20140180908A KR 20150075363 A KR20150075363 A KR 20150075363A
Authority
KR
South Korea
Prior art keywords
film
gas
plasma
chamber
substrate
Prior art date
Application number
KR1020140180908A
Other languages
English (en)
Other versions
KR101759769B1 (ko
Inventor
세이시 무라카미
다카야 시미즈
사토시 와카바야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150075363A publication Critical patent/KR20150075363A/ko
Application granted granted Critical
Publication of KR101759769B1 publication Critical patent/KR101759769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Abstract

본 발명은, 저온 성막에서도, 잔류 Cl이 적어 충분히 저저항인 Ti막을 성막할 수 있는 Ti막의 성막 방법을 제공한다. 챔버 내에 기판을 배치하고, Ti 원료인 TiCl4 가스, 환원 가스인 H2 가스를 포함하는 처리 가스를 도입하면서 상기 챔버 내에 플라즈마를 생성하여 기판 위에 Ti막을 성막함에 있어서, 챔버 내에, 처리 가스 이외에 플라즈마 생성 가스로서 Ar 가스를 도입하고, Ar 가스를 플라즈마화하여 Ar 이온을 생성하고, Ar 이온을 기판 위에 퇴적된 Ti막에 작용시켜, Ti막으로부터의 Cl의 탈리를 촉진시킨다.

Description

Ｔｉ막의 성막 방법{METHOD OF FORMING Ti FILM}
본 발명은 Ti막의 성막 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 최근의 고밀도화 및 고집적화의 요청에 대응하여, 회로 구성을 다층 배선 구조로 하는 경향이 있고, 이 때문에, 하층의 Si 기판과 상층의 배선층과의 접속부인 콘택트 홀의 전기적 접속을 위한 매립 기술이 중요해지고 있다.
이러한 콘택트 홀이나 비아 홀의 매립에 사용되는 W막 등의 금속 배선(플러그)과 하층의 Si 기판과의 오믹 콘택트를 취하기 위해서, 이 매립에 앞서 콘택트 홀이나 비아 홀의 내측에 Ti막을 성막하는 것이 행하여지고 있다.
이러한 Ti막은, 종래부터 물리적 증착(PVD)을 사용하여 성막되고 있었지만, 디바이스의 미세화 및 고집적화의 요구에 수반하여 스텝 커버리지(단차 피복성)가 보다 양호한 화학적 증착(CVD)이 많이 이용되고 있다.
Ti막의 CVD 성막에 대해서는, 성막 가스로서 TiCl4 가스, H2 가스, Ar 가스를 사용하고, 이들을 샤워 헤드를 통해 챔버에 도입하여, 반도체 웨이퍼를 스테이지 히터에 의해 가열하면서, 평행 평판 전극에 고주파 전력을 인가하여, 상기 가스를 플라즈마화하여 TiCl4 가스와 H2 가스를 반응시키는 플라즈마 CVD에 의해 Ti막을 성막하는 기술이 제안되어 있다(예를 들어, 특허문헌 1).
일본 특허 공개 평11-040518호 공보
TiCl4 가스를 사용하여 Ti막을 성막하는 경우, TiCl4 가스가 분해하여 생성되는 Cl 가스가 막 중에 잔류하고, 이것이 Ti막의 저항을 높이는 요인으로 되고 있다. 그런데, 최근 들어, 반도체 디바이스는 점점 미세화되고 있고, 그에 수반하여, 콘택트 홀이나 비아 홀 내에서의 매립 금속에 대한 Ti막 등의 다른 막이 차지하는 비율이 증가하고 있기 때문에, 잔류 Cl이 적어 저저항인 Ti막이 요구되고 있다.
Ti막 내의 Cl 잔류량을 적게 하여, 저저항화하기 위해서는, 성막 온도를 600℃ 정도로 높게 하여 Cl을 탈리시키면 되지만, 최근 들어, 디바이스에 내열 온도가 낮은 재료가 사용되고 있는 것이나, 불순물의 확산을 방지하는 관점에서, 450℃ 이하의 저온 성막이 지향되고 있어, 성막 온도를 고온화하는 것은 비현실적이다.
본 발명은 저온 성막에서도, 잔류 Cl이 적어 충분히 저저항인 Ti막을 성막할 수 있는 Ti막의 성막 방법을 제공한다.
즉, 본 발명은 챔버 내에 기판을 배치하고, Ti 원료인 TiCl4 가스, 환원 가스인 H2 가스를 포함하는 처리 가스를 도입하면서 상기 챔버 내에 플라즈마를 생성하여 상기 기판 위에 Ti막을 성막하는 Ti막의 성막 방법으로서, 상기 챔버 내에, 플라즈마 생성 가스로서 Ar 가스를 도입하고, 상기 Ar 가스를 플라즈마화하여 Ar 이온을 생성하고, 상기 Ar 이온을 상기 기판 위에 퇴적된 상기 Ti막에 작용시켜, 상기 Ti막으로부터의 Cl의 탈리를 촉진시키는 Ti막의 성막 방법을 제공한다.
본 발명에서, 상기 Ti막 성막 시의 온도가 450℃ 이하인 것이 바람직하다. 또한, Ti막 성막 시의 가스 유량이, TiCl4 가스: 1 내지 100mL/min(sccm), H2 가스: 20 내지 5000mL/min(sccm), Ar 가스 : 100 내지 10000mL/min(sccm)인 것이 바람직하다. 또한, 성막 처리 시의 상기 챔버 내의 압력은, 13.3 내지 1333Pa의 범위인 것이 바람직하다.
또한, 본 발명에서, 상기 챔버 내에 설치된 적재대 위에 상기 기판을 적재하고, 상기 적재대에 설치된 전극에 접속된 전송로에 임피던스 조정 회로를 접속하고, 이에 의해 플라즈마에서 본 상기 전송로의 임피던스를 저하시켜 플라즈마로부터 상기 기판에 흐르는 전류를 증가시켜, 상기 Ar 이온을 고에너지화하는 것이 바람직하다. 이 경우에, 상기 적재대의 상기 전극을 하부 전극으로 하고, 상기 하부 전극에 대향하도록 상부 전극을 설치하여, 상기 상부 전극에 고주파 전력을 공급함으로써, 상기 상부 전극과 상기 하부 전극의 사이에 형성되는 고주파 전계에 의해 플라즈마를 생성하는 구성을 취할 수 있다. 이와 같은 구성에 있어서, 상기 고주파 전력의 파워가 100 내지 3000W인 것이 바람직하다.
또한, 본 발명에서, 상기 기판은, Si 부분과, 상기 Si 부분 위에 형성된 SiO2로 이루어지는 층간 절연막을 갖고, 상기 층간 절연막에, 상기 Si 부분을 면하도록 홀이 형성되어 있고, 상기 기판에 Ti막을 성막할 때에 상기 Si 부분에 형성되는 Ti막의 막 두께가, 상기 층간 절연막에 형성되는 Ti막의 막 두께보다 더 두껍게 할 수 있다.
본 발명에 따르면, 플라즈마 생성 가스로서 Ar 가스를 도입하고, Ar 가스를 플라즈마화하여 Ar 이온을 생성하고, Ar 이온을 기판 위에 퇴적된 Ti막에 작용시켜, Ti막으로부터의 Cl의 탈리를 촉진시키므로, 저온 성막에서도 잔류 Cl이 적어 충분히 저저항인 Ti막을 성막할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 Ti막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 개략 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 Ti막의 성막 방법의 실시에 사용하는 웨이퍼의 구조 예를 도시하는 단면도이다.
도 3은 Ti막 성막 후 및 실리사이드화 후의 웨이퍼의 상태를 도시하는 단면도이다.
도 4는 본 발명의 메커니즘을 설명하기 위한 도면이다.
도 5는 임피던스 조정 회로의 기능을 설명하기 위한 성막 장치의 모식도이다.
도 6은 Si 기판 위 및 SiO2로 이루어지는 층간 절연막 위에서의 Ti막의 두께를 종래(도 6의 (a))와 본 발명의 실시 형태(도 6의 (b))에서 비교하기 위한 도면이다.
도 7은 도 6의 (a), (b)의 상태로부터, TiSix막이 형성되고, TiN 배리어막을 성막한 후, 금속을 매립한 상태를 도시하는 도면이다.
도 8은 Si 기판 위 및 SiO2로 이루어지는 층간 절연막 위에 본 발명의 실시 형태에 따라서 Ti막을 성막했을 때에 있어서의 성막 시간과 막 두께의 관계를 도시하는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해 구체적으로 설명한다.
이하의 설명에서, 가스의 유량 단위는 mL/min을 사용하고 있는데, 가스는 온도 및 기압에 따라 체적이 크게 변화하기 때문에, 본 발명에서는 표준 상태로 환산한 값을 사용하고 있다. 또한, 표준 상태로 환산한 유량은 통상 sccm(Standard Cubic Centimeter per Minutes)으로 표기되기 때문에 sccm을 병기하고 있다. 여기에서의 표준 상태는, 온도 0℃(273.15K), 기압 1atm(101325Pa)의 상태이다.
<성막 장치>
도 1은 본 발명의 일 실시 형태에 따른 Ti막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 개략 단면도이다.
성막 장치(100)는, 평행 평판 전극에 고주파 전계를 형성함으로써 플라즈마를 형성하면서 CVD법에 의해 Ti막을 성막하는 플라즈마 CVD-Ti 성막 장치로서 구성된다.
이 성막 장치(100)는, 대략 원통 형상의 챔버(1)를 갖고 있다. 챔버(1)의 내부에는, 피처리 기판인 Si 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 수평하게 지지하기 위한 적재대(스테이지)인 AlN으로 구성된 서셉터(2)가 그 중앙 하부에 설치된 원통 형상의 지지 부재(3)에 의해 지지된 상태로 배치되어 있다. 서셉터(2)의 외측 테두리부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(4)이 설치되어 있다. 또한, 서셉터(2)에는 몰리브덴 등의 고융점 금속으로 구성된 히터(5)가 매립되어 있고, 이 히터(5)는, 히터 전원(6)으로부터 급전받음으로써 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열한다.
챔버(1)의 천장벽(1a)에는, 절연 부재(9)를 개재하여 평행 평판 전극의 상부 전극으로서도 기능하는 프리믹스 타입의 샤워 헤드(10)가 설치되어 있다. 샤워 헤드(10)는, 베이스 부재(11)와 샤워 플레이트(12)를 갖고 있으며, 샤워 플레이트(12)의 외주부는, 부착 방지용의 원환 형상을 이루는 중간 부재(13)를 개재하여 베이스 부재(11)에 도시하지 않은 나사에 의해 고정되어 있다. 샤워 플레이트(12)는 플랜지 형상을 이루고, 그 내부에 오목부가 형성되어 있고, 베이스 부재(11)와 샤워 플레이트(12)의 사이에 가스 확산 공간(14)이 형성되어 있다. 베이스 부재(11)는, 그 외주에 플랜지부(11a)가 형성되어 있고, 이 플랜지부(11a)가 절연 부재(9)에 지지되어 있다. 샤워 플레이트(12)에는 복수의 가스 토출 구멍(15)이 형성되어 있고, 베이스 부재(11)의 중앙 부근에는 하나의 가스 도입 구멍(16)이 형성되어 있다.
그리고, 상기 가스 도입 구멍(16)은, 가스 공급 기구(20)의 가스 라인에 접속되어 있다.
가스 공급 기구(20)는, 클리닝 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원(21), Ti 원료 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(22), 플라즈마 생성 가스나 퍼지 가스로서 사용하는 Ar 가스를 공급하는 Ar 가스 공급원(23), 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(24), 질화 가스인 NH3 가스를 공급하는 NH3 가스 공급원(25), N2 가스를 공급하는 N2 가스 공급원(26)을 갖고 있다. 그리고, ClF3 가스 공급원(21)에는 ClF3 가스 공급 라인(28) 및 (35)이, TiCl4 가스 공급원(22)에는 TiCl4 가스 공급 라인(29)이, Ar 가스 공급원(23)에는 Ar 가스 공급 라인(30)이, H2 가스 공급원(24)에는 H2 가스 공급 라인(31)이, NH3 가스 공급원(25)에는 NH3 가스 공급 라인(32)이, N2 가스 공급원(26)에는 N2 가스 공급 라인(33)이 각각 접속되어 있다. 그리고, 각 가스 라인에는 매스 플로우 컨트롤러(37)를 사이에 두고 2개의 밸브(36)가 설치되어 있다.
TiCl4 가스 공급 라인(29)에는 ClF3 가스 공급 라인(28) 및 Ar 가스 공급 라인(30)이 접속되어 있다. 또한, H2 가스 공급 라인(31)에는, NH3 가스 공급 라인(32), N2 가스 공급 라인(33) 및 ClF3 가스 공급 라인(35)이 접속되어 있다. TiCl4 가스 공급 라인(29) 및 H2 가스 공급 라인(31)은 가스 혼합부(38)에 접속되고, 여기서 혼합된 혼합 가스가 가스 배관(39)을 통해 상기 가스 도입 구멍(16)에 도입되어 있다. 그리고, 혼합 가스는, 가스 도입 구멍(16)을 거쳐서 가스 확산 공간(14)에 이르고, 샤워 플레이트(12)의 가스 토출 구멍(15)을 통해 챔버(1) 내의 웨이퍼(W)를 향하여 토출된다.
샤워 헤드(10)에는, 정합기(40)를 통하여 고주파 전원(41)이 접속되어 있고, 이 고주파 전원(41)으로부터 샤워 헤드(10)에 고주파 전력이 공급되도록 되어 있다. 샤워 헤드(10)는, 평행 평판 전극의 상부 전극으로서 기능한다. 한편, 서셉터(2)의 표면 근방에는 평행 평판 전극의 하부 전극으로서 기능하는 전극(42)이 매설되어 있다. 따라서, 샤워 헤드(10)에 고주파 전력이 공급됨으로써, 샤워 헤드(10)와 전극(42)의 사이에 고주파 전계가 형성되고, 이 고주파 전계에 의해, 처리 가스가 플라즈마화된다. 고주파 전원(41)의 주파수는 200kHz 내지 13.56MHz로 설정되는 것이 바람직하고, 전형적으로는 450kHz가 사용된다.
전극(42)에 접속된 전송로(42a)에는 임피던스 조정 회로(43)가 접속되어 있다. 임피던스 조정 회로(43)는, 플라즈마가 생성된 부위(P)에서 본 전극(42)에 연결되는 전송로(42a)의 임피던스를 저하시켜 플라즈마로부터 전극(42)에 흐르는 전류를 증가시키기 위한 것이며, 예를 들어 코일(44)과 가변 콘덴서(45)로 이루어져 있다. 전송로(42a)에 흐르는 전류는 센서(46)에 의해 검출되고, 그 검출값에 기초하여 임피던스 조정 회로(43)의 리액턴스가 제어된다.
또한, 샤워 헤드(10)의 베이스 부재(11)에는, 샤워 헤드(10)를 가열하기 위한 히터(47)가 설치되어 있다. 이 히터(47)에는 히터 전원(48)이 접속되어 있고, 히터 전원(48)으로부터 히터(47)에 급전함으로써 샤워 헤드(10)가 원하는 온도로 가열된다. 베이스 부재(11)의 상부에 형성된 오목부에는 단열 부재(49)가 설치되어 있다.
챔버(1)의 저벽(1b)의 중앙부에는 원형의 구멍(50)이 형성되어 있고, 저벽(1b)에는 이 구멍(50)을 덮도록 하방을 향해 돌출된 배기실(51)이 설치되어 있다. 배기실(51)의 측면에는 배기관(52)이 접속되어 있고, 이 배기관(52)에는 배기 장치(53)가 접속되어 있다. 그리고 이 배기 장치(53)를 작동시킴으로써 챔버(1) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
서셉터(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지 핀(54)이 서셉터(2)의 표면에 대하여 돌몰 가능하게 설치되고, 이들 웨이퍼 지지 핀(54)은 지지판(55)에 지지되어 있다. 그리고, 웨이퍼 지지 핀(54)은 에어 실린더 등의 구동 기구(56)에 의해 지지판(55)을 통해 승강된다.
챔버(1)의 측벽에는, 챔버(1)와 인접하여 설치된 도시하지 않은 웨이퍼 반송실과의 사이에서 웨이퍼(W)의 반출입을 행하기 위한 반출입구(57)와, 이 반출입구(57)를 개폐하는 게이트 밸브(58)가 설치되어 있다.
성막 장치(100)의 구성부인 히터 전원(6, 48), 밸브(36), 매스 플로우 컨트롤러(37), 정합기(40), 고주파 전원(41), 가변 콘덴서(45), 구동 기구(56) 등은, 마이크로프로세서(컴퓨터)를 구비한 제어부(60)에 접속되어 제어되는 구성으로 되어 있다. 또한, 제어부(60)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(61)가 접속되어 있다. 또한, 제어부(60)에는, 성막 장치(100)에서 실행되는 각종 처리를 제어부(60)의 제어로 실현하기 위한 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(62)가 접속되어 있다. 처리 레시피는 기억부(62) 중의 기억 매체(62a)에 기억되어 있다. 기억 매체는 하드 디스크 등의 고정적인 것이어도 되고, CD-ROM, DVD 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절히 전송시키도록 해도 된다. 그리고, 필요에 따라, 유저 인터페이스(61)로부터의 지시 등으로 임의의 처리 레시피를 기억부(62)로부터 호출하여 제어부(60)에 실행시킴으로써, 제어부(60)의 제어 하에서, 성막 장치(100)에서의 원하는 처리가 행하여진다.
<Ti막의 성막 방법>
이어서, 이상과 같은 성막 장치(100)를 사용하여 행하여지는 Ti막의 성막 방법에 대하여 설명한다.
본 실시 형태에서는, 웨이퍼(W)로서, 예를 들어 도 2에 도시한 바와 같이, Si 기판(110) 위에 층간 절연막(111)이 형성되고, 층간 절연막(111)에 Si 기판(110)의 불순물 확산 영역(110a)에 달하는 콘택트 홀(112)이 형성된 구조를 갖는 것을 사용할 수 있다.
이러한 구조의 웨이퍼(W)에 성막 장치(100)에 의해 Ti막을 성막할 때에는, 먼저, 챔버(1) 내의 압력을 조정한 후, 게이트 밸브(58)를 개방으로 하고, 반송실(도시하지 않음)로부터 반출입구(57)를 통해 도 2의 구조를 갖는 웨이퍼(W)를 챔버(1) 내에 반입한다. 그리고, 챔버(1) 내를 소정의 진공도로 유지하면서, 웨이퍼(W)를 예비 가열하여, 웨이퍼(W)의 온도가 거의 안정된 시점에서, 플라즈마 생성 가스인 Ar 가스, 환원 가스인 H2 가스, Ti 원료 가스인 TiCl4 가스를 도시하지 않은 프리플로우 라인에 흘려서 프리플로우를 행한 후, 가스 유량 및 압력을 동일하게 유지한 채 성막용의 라인로 절환하여, 이들 가스를 샤워 헤드(10)를 통해 챔버(1) 내에 도입한다.
그리고, 이들 가스의 도입 개시 후, 샤워 헤드(10)에 고주파 전원(41)으로부터 고주파 전력을 인가하여, 챔버(1) 내에 도입된 Ar 가스, H2 가스, TiCl4 가스의 플라즈마를 생성하고, 히터(5)에 의해 소정 온도로 가열된 웨이퍼(W) 위에서 플라즈마화된 가스를 반응시킨다. 이에 의해, 도 3의 (a)에 도시한 바와 같이, Si 기판(Si 부분)(110) 표면에 Ti막(113)을 퇴적시킨다. 그리고, 도 3의 (b)에 도시한 바와 같이, 이 Ti막(113)과 콘택트 홀(112)의 바닥의 Si 기판(110)이 반응함으로써, TiSix막(114)이 형성된다.
Ti막의 성막 시에, 종래에도 가스를 플라즈마화시키고 있었지만, 플라즈마화의 목적은 단지 가스 자체의 반응성을 높이기 위한 것으로, 성막 온도가 450℃ 이하일 때에는, Ti막 내의 잔류 Cl을 충분히 저감할 수 없었다.
이에 반해, 본 실시 형태에서는, 도 4에 도시한 바와 같이, 고주파 전계에 의해 플라즈마 생성 가스인 Ar 가스를 플라즈마화하여 고에너지의 Ar 이온을 생성하고, 이 Ar 이온을 Ti막에 작용시켜, Ti 막 중으로부터의 Cl의 탈리를 촉진시킨다. Ar 이온은, 직진성을 갖고 있기 때문에, Ar 이온은 콘택트 홀의 저부까지 도달하여 콘택트 홀 저부의 Ti막으로부터의 Cl의 탈리도 촉진된다. 이에 의해, 450℃ 이하의 성막 온도에서도, 잔류 Cl이 적어 저저항인 Ti막을 얻을 수 있다. 또한, Ar 이온은 에칭 작용 및 스퍼터링 작용도 갖고 있으며, 이에 의해, 콘택트 홀 개구의 오버행이나 평탄부의 Ti막을 제거할 수 있다.
Ar 이온의 Cl 탈리 작용을 유효하게 발휘시키기 위해서, Ar 가스 유량 및 고주파 파워를 종래보다 증가시키는 것이 바람직하다. 이에 의해, 고에너지의 Ar 이온을 Ti막에 다량으로 공급하여 Cl의 탈리를 촉진할 수 있다. 또한, TiCl4 가스 유량을 종래보다 증가시키고, H2 가스의 유량을 종래보다 감소시키는 것이 바람직하다. 종래는, TiCl4를 H2로 환원하여 HCl을 생성하는 반응을 주체로 하고 있었기 때문에, 최대한 Ti 유량을 적게, H2 가스 유량을 많게 하고 있었지만, 본 실시 형태에서는 Ar 이온에 의해, Cl 또는 TiClx의 상태에서 Cl을 탈리할 수 있어, H2 가스는 적어도 되고, 또한, 콘택트 홀 저부에 TiCl4를 충분히 도달시키는 관점에서는, TiCl4 가스 유량을 증가시키는 것이 유리하다.
상술한 바와 같이, 본 실시 형태의 Ar 이온의 작용을 얻기 위해서는, 큰 파워가 필요한데, 플라즈마로부터 웨이퍼(W)에 흐르는 전류는 일부이며, 절반 이상은 챔버 벽부에 흐르기 때문에, 필요한 파워의 고주파 전력을 공급하면, 플라즈마로부터 챔버 벽부에 흐르는 전류가 커져, 플라즈마가 불안정해져서 이상 방전 등이 발생할 우려가 있다.
따라서, 도 1의 성막 장치에서는, 서셉터(2) 내의 전극(42)에 접속된 전송로(42a)에 임피던스 조정 회로(43)를 설치하고, 플라즈마가 생성된 부위(P)에서 본 전송로(42a)의 임피던스를 조정 가능하게 하여, 이러한 문제를 해소할 수 있도록 하고 있다.
즉, 파워를 크게 하는 것은, 플라즈마와 웨이퍼의 사이의 플라즈마 시스의 전위차(V)를 크게 하여 이온을 가속하기 위해서인데, 옴의 법칙(V=ZI)에 따라, 플라즈마로부터 웨이퍼에 흐르는 전류(I)를 증가시키면, 고주파 파워가 낮아도 전위차를 크게 할 수 있다(Z는 임피던스).
플라즈마로부터 웨이퍼(W)까지의 사이에는, 플라즈마 시스와 서셉터(2)라는 용량 성분이 있고, 이들이 저항으로 되지만, 도 5에 도시한 바와 같이, 임피던스 조정 회로(43)에 의해, 이들 용량 성분을 캔슬하도록 하고, 전송로(42a)의 임피던스를 최대한 저하시킴으로써, 플라즈마로부터 웨이퍼(W)를 통해 전송로(42a)에 흐르는 전류를 효과적으로 크게 할 수 있다. 이 때문에, 비교적 작은 파워로 Ar 이온의 작용을 충분히 발휘시킬 수 있어, Cl의 탈리를 촉진함과 함께 성막 반응을 촉진시킬 수 있다. 또한, 도 1에서는, 임피던스 조정 회로(43)로서 코일(44)과 가변 콘덴서(45)를 조합한 것을 사용하여, 가변 콘덴서(45)에 의해 임피던스를 조정하도록 했지만, 이것에 한정하는 것은 아니다.
또한, 플라즈마로부터 웨이퍼(W)에 흐르는 전류를 크게 함으로써, 플라즈마로부터 챔버 벽부에 흐르는 전류를 상대적으로 작게 할 수 있어, 고주파 파워를 크게 해도 플라즈마를 안정화시킬 수 있다.
본 실시 형태에서는, 상술한 바와 같이 임피던스 조정 회로(43)의 존재에 의해, Ar 이온의 Cl 탈리 작용 등을, 고주파 파워를 낮게 해도 얻을 수 있고, 그러한 관점에서 고주파 파워의 범위는 100 내지 3000W가 바람직하다. 100W보다 낮으면 Ti막 내의 Cl을 충분히 탈리시키고, 또한 성막을 촉진하는 효과가 불충분해질 우려가 있으며, 또한, 3000W를 초과하면 플라즈마가 불안정해질 우려나, 플라즈마 데미지를 발생시킬 우려가 있다.
Ti막의 성막 시에, 고주파 전원(41)으로부터 공급되는 고주파 전력의 주파수는, 200kHz 내지 13.56MHz가 바람직하고, 전형적으로는 450kHz가 사용된다. 이것은, 플라즈마 생성 가스로서 도입되는 Ar 가스를 고에너지의 Ar 이온으로 하는 데에 유리하기 때문이다.
성막 온도에 대해서는, 상술한 바와 같이 디바이스의 내열성 및 불순물 확산의 억제의 관점에서 450℃ 이하가 바람직하다. 단, 온도가 너무 낮으면 양호한 막질이 얻어지지 않기 때문에, 350℃ 이상이 바람직하다.
챔버(1) 내의 압력은, 압력이 낮을수록 플라즈마 데미지가 저하되는데, 압력이 너무 저하되면 현저하게 Ti막의 면내 균일성(저항값)이 악화되어버린다. 또한, 압력이 너무 높아지면 Ti막의 저항값이 높아져버리기 때문에 바람직하지 않다. 그 때문에, 그러한 점을 고려하여 바람직한 범위가 규정된다.
Ti막의 성막 조건의 구체적인 범위를 정리하면 이하와 같다.
고주파 전력의 파워: 100 내지 3000W
TiCl4 가스 유량(성막을 위한 유량): 1 내지 100mL/min(sccm), 보다 바람직하게는 3.5 내지 20mL/min(sccm)
Ar 가스 유량: 100 내지 10000mL/min(sccm)
H2 가스 유량: 20 내지 5000mL/min(sccm)
챔버 내 압력: 13.3 내지 1333Pa(0.1 내지 10Torr)
성막 시의 웨이퍼 온도: 350 내지 450℃
또한, 성막 시간은, 얻고자 하는 막 두께에 따라서 적절히 설정된다. Ti막의 막 두께는 1 내지 10nm 정도가 바람직하다.
실시 형태에서는, 성막 조건이 종래와는 전혀 다르며, 상기 범위의 조건에 의해, 450℃ 이하라는 저온 성막에 있어서, Ti막의 선택성을 높일 수 있음이 판명되었다. 즉, Ti막을, Si에 대한 성막 레이트를 높게, SiO2에 대한 성막 레이트를 낮게 할 수 있다. 이 때문에, 종래에는, 도 6의 (a)에 도시한 바와 같이 Ti막(113)은 Si 기판(Si 부분)(110) 위에나 SiO2로 이루어지는 층간 절연막(111) 위에도 거의 동일한 두께로 성막되는 것에 반해, 본 실시 형태의 경우에는, 도 6의 (b)에 도시한 바와 같이 콘택트 영역의 형성에 필요한 Si 기판(110) 위에는 Ti막이 두껍게 형성되고, SiO2로 이루어지는 층간 절연막(111) 위에는 Ti막이 얇게 형성된다. 따라서, 도 7의 (a), (b)에 도시한 바와 같이, TiSix막(114)이 형성되고, 또한 TiN 배리어막(115)을 성막한 후, 금속(116)을 매립한 경우, 종래의 경우(도 7의 (a))보다 본 실시 형태의 경우(도 7의 (b))가, 콘택트 홀(112)에 매립하는 금속(116)의 체적을 더 크게 할 수 있어, 매립 금속(플러그)의 저항을 낮게 할 수 있다.
종래, 온도가 높은 영역에서 반응성의 차이에 의해 Ti막의 선택성을 얻는 기술은 알려져 있었지만, 이러한 저온 영역에서 선택성이 얻어지는 것은 처음 있는 지견이다.
실제로, 본 실시 형태의 범위의 이하의 조건에서, Si상 및 SiO2 위에 Ti막을 성막하였다.
온도: 450℃
TiCl4 유량: 20mL/min(sccm)
Ar 가스 유량: 2000mL/min(sccm)
H2 가스 유량: 20mL/min(sccm)
챔버 내 압력: 200Pa(1.5Torr)
고주파 전력의 파워: 2500W
그때의 성막 시간과 막 두께의 관계를 도 8에 도시하였다. 도 8에 도시한 바와 같이, 본 실시 형태의 조건에 의해, Si 위가 SiO2 위보다 더 Ti막의 성막 레이트가 높아, 선택성이 얻어지는 것이 확인되었다.
이상과 같이 하여 Ti막의 성막을 행한 후, 필요에 따라 Ti막의 질화 처리를 실시해도 된다. 이 질화 처리에서는, 상기 Ti막의 성막이 종료된 후, TiCl4 가스를 정지하고, H2 가스 및 Ar 가스를 흘린 채의 상태로 하여, 챔버(1) 내를 적당한 온도로 가열하면서, 질화 가스로서 NH3 가스를 흘림과 함께, 고주파 전원(41)으로부터 샤워 헤드(10)에 고주파 전력을 인가하여 처리 가스를 플라즈마화하고, 플라즈마화한 처리 가스에 의해 Ti막의 표면을 질화한다.
Ti막 성막 후 또는 질화 처리 후에, 게이트 밸브(58)를 개방하고, 반출입구(57)를 통해 도시하지 않은 웨이퍼 반송실에 웨이퍼(W)를 반출한다.
이와 같이 하여, Ti막 및 필요에 따라 질화 처리를 소정 매수의 웨이퍼에 대하여 행한 후, 챔버(1)의 클리닝을 행한다. 이 처리는, 챔버(1) 내에 웨이퍼가 존재하지 않는 상태에서, 챔버(1) 내에 ClF3 가스 공급원(21)으로부터 ClF3 가스 공급 라인(28) 및 (35)을 통해 ClF3 가스를 도입하여, 샤워 헤드(10)를 적당한 온도로 가열하면서 드라이 클리닝을 행함으로써 행한다.
또한, 본 예에서는, Ti 원료 가스, 환원 가스를 동시에 공급하여 플라즈마 CVD에 의해 Ti막을 성막했지만, Ti 원료 가스와 환원 가스의 공급을, Ar 가스나 N2 가스와 같은 퍼지 가스에 의한 퍼지를 사이에 두고 교대로 반복하여 플라즈마를 생성한 상태에서 원자층 퇴적법(ALD법)에 의해 Ti막을 성막해도 된다.
<다른 적용>
또한, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어 상기 실시 형태에서는, Ti 원료 가스인 TiCl4 가스와 환원 가스인 H2 가스를 동시에 공급하여 플라즈마 CVD에 의해 Ti막을 성막하는 예에 대하여 설명하였지만, TiCl4 가스와 H2 가스의 공급을, Ar 가스나 N2 가스와 같은 퍼지 가스에 의한 퍼지를 사이에 두고 교대로 반복하여, 플라즈마를 생성한 상태에서 원자층 퇴적법(ALD법)에 의해 Ti막을 성막해도 된다. 또한, 본 실시 형태에서는, 샤워 헤드에 고주파 전력을 인가함으로써 고주파 전계를 형성하여 플라즈마를 생성했지만, 서셉터에 고주파 전력을 인가해도 되고, 또한, 플라즈마 생성 기구도 이러한 평행 평판형의 플라즈마 형성 기구에 한정하는 것은 아니다.
1 : 챔버 2 : 서셉터
5 : 히터 10 : 샤워 헤드
20 : 가스 공급 기구 22 : TiCl4 가스 공급원
23 : Ar 가스 공급원 24 : H2 가스 공급원
41 : 고주파 전원 42 : 전극
42a : 전송로 43 : 임피던스 조정 회로
53 : 배기 장치 60 : 제어부
62 : 기억부 62a : 기억 매체
100 : 성막 장치 110 : Si 기판
111 : 층간 절연막 112 : 콘택트 홀
113 : Ti막 114 : TiSix막
115 : TiN 배리어막 116 : 금속
W : 반도체 웨이퍼

Claims (8)

  1. 챔버 내에 기판을 배치하고, Ti 원료인 TiCl4 가스, 환원 가스인 H2 가스를 포함하는 처리 가스를 도입하면서 상기 챔버 내에 플라즈마를 생성하여 상기 기판 위에 Ti막을 성막하는 Ti막의 성막 방법으로서,
    상기 챔버 내에, 플라즈마 생성 가스로서 Ar 가스를 도입하고, 상기 Ar 가스를 플라즈마화하여 Ar 이온을 생성하고, 상기 Ar 이온을 상기 기판 위에 퇴적된 상기 Ti막에 작용시켜, 상기 Ti막으로부터의 Cl의 탈리를 촉진시키는 Ti막의 성막 방법.
  2. 제1항에 있어서,
    상기 Ti막 성막 시의 온도가 450℃ 이하인, Ti막의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 Ti막 성막 시의 가스 유량이,
    TiCl4 가스: 1 내지 100mL/min(sccm),
    H2 가스: 20 내지 5000mL/min(sccm),
    Ar 가스: 100 내지 10000mL/min(sccm)
    인, Ti막의 성막 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 Ti막 성막 처리 시의 상기 챔버 내의 압력은, 13.3 내지 1333Pa의 범위인, Ti막의 성막 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 챔버 내에 설치된 적재대 위에 상기 기판을 적재하고, 상기 적재대에 설치된 전극에 접속된 전송로에, 임피던스 조정 회로를 접속하고, 이에 의해 플라즈마가 생성된 부위에서 본 상기 전송로의 임피던스를 저하시켜서 플라즈마로부터 상기 기판에 흐르는 전류를 증가시키는, Ti막의 성막 방법.
  6. 제5항에 있어서,
    상기 적재대의 상기 전극을 하부 전극으로 하고, 상기 하부 전극에 대향하도록 상부 전극을 설치하여, 상기 상부 전극에 고주파 전력을 공급함으로써, 상기 상부 전극과 상기 하부 전극의 사이에 형성되는 고주파 전계에 의해 플라즈마를 생성하는, Ti막의 성막 방법.
  7. 제6항에 있어서,
    상기 고주파 전력의 파워가 100 내지 3000W인, Ti막의 성막 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 기판은, Si 부분과, 상기 Si 부분 위에 형성된 SiO2로 이루어지는 층간 절연막을 갖고, 상기 층간 절연막에, 상기 Si 부분을 면하도록 홀이 형성되어 있고, 상기 기판에 Ti막을 성막할 때에 상기 Si 부분에 형성되는 Ti막의 막 두께가, 상기 층간 절연막에 형성되는 Ti막의 막 두께보다 두꺼운, Ti막의 성막 방법.
KR1020140180908A 2013-12-25 2014-12-16 Ｔｉ막의 성막 방법 KR101759769B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013267708A JP6389608B2 (ja) 2013-12-25 2013-12-25 Ｔｉ膜の成膜方法
JPJP-P-2013-267708 2013-12-25

Publications (2)

Publication Number Publication Date
KR20150075363A true KR20150075363A (ko) 2015-07-03
KR101759769B1 KR101759769B1 (ko) 2017-07-19

Family

ID=53400821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180908A KR101759769B1 (ko) 2013-12-25 2014-12-16 Ｔｉ막의 성막 방법

Country Status (4)

Country Link
US (1) US9620370B2 (ko)
JP (1) JP6389608B2 (ko)
KR (1) KR101759769B1 (ko)
TW (1) TWI726837B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061499A (ko) * 2016-11-29 2018-06-08 주식회사 원익아이피에스 플라즈마 방식에 의한 박막 증착 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7018825B2 (ja) * 2018-06-05 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7080111B2 (ja) * 2018-06-19 2022-06-03 東京エレクトロン株式会社 金属膜の形成方法及び成膜装置
CN114807893A (zh) * 2021-01-19 2022-07-29 圆益Ips股份有限公司 薄膜形成方法
JP2023061727A (ja) 2021-10-20 2023-05-02 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131685A (ja) * 1997-07-14 1999-02-02 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置およびそのクリーニング方法
JP3636866B2 (ja) * 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
KR100502268B1 (ko) * 2000-03-01 2005-07-22 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마처리장치 및 방법
JP2010056567A (ja) * 2002-10-17 2010-03-11 Tokyo Electron Ltd 成膜方法
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP4429695B2 (ja) * 2002-12-05 2010-03-10 東京エレクトロン株式会社 成膜方法および成膜システム
KR20130106022A (ko) * 2012-03-19 2013-09-27 주식회사 원익아이피에스 기판처리장치 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061499A (ko) * 2016-11-29 2018-06-08 주식회사 원익아이피에스 플라즈마 방식에 의한 박막 증착 방법

Also Published As

Publication number Publication date
US9620370B2 (en) 2017-04-11
US20150179462A1 (en) 2015-06-25
TW201531580A (zh) 2015-08-16
JP6389608B2 (ja) 2018-09-12
TWI726837B (zh) 2021-05-11
KR101759769B1 (ko) 2017-07-19
JP2015124398A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
JP7126381B2 (ja) 成膜装置および成膜方法
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
JP6426893B2 (ja) コンタクト層の形成方法
KR100824088B1 (ko) 성막 처리 방법
KR20180117525A (ko) Ale (atomic layer etch) 리셋을 사용한 선택적인 증착
US20050221000A1 (en) Method of forming a metal layer
KR101759769B1 (ko) Ｔｉ막의 성막 방법
TWI613309B (zh) ＴｉＮ膜之成膜方法及記憶媒體
JP6280721B2 (ja) ＴｉＮ膜の成膜方法および記憶媒体
KR20210132731A (ko) 고 에칭 선택도, 저 응력 애시 가능 탄소 하드 마스크
KR20080007496A (ko) Ｔｉ막의 성막 방법
JP6988629B2 (ja) 成膜方法及び成膜装置
TW202122618A (zh) 銅表面上之選擇性鈷沉積
JP6770988B2 (ja) 基板処理装置および半導体装置の製造方法
WO2022009746A1 (ja) 成膜装置及び成膜方法
JP2002134436A (ja) プラズマ処理装置及び方法並びに基板生産物
KR100996012B1 (ko) Ｔｉ막의 성막 방법
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant