KR102179281B1 - 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법 - Google Patents

박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법 Download PDF

Info

Publication number
KR102179281B1
KR102179281B1 KR1020160158070A KR20160158070A KR102179281B1 KR 102179281 B1 KR102179281 B1 KR 102179281B1 KR 1020160158070 A KR1020160158070 A KR 1020160158070A KR 20160158070 A KR20160158070 A KR 20160158070A KR 102179281 B1 KR102179281 B1 KR 102179281B1
Authority
KR
South Korea
Prior art keywords
thin film
plasma
layer
amorphous silicon
forming
Prior art date
Application number
KR1020160158070A
Other languages
English (en)
Other versions
KR20180059609A (ko
Inventor
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160158070A priority Critical patent/KR102179281B1/ko
Publication of KR20180059609A publication Critical patent/KR20180059609A/ko
Application granted granted Critical
Publication of KR102179281B1 publication Critical patent/KR102179281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

박막 증착 장치, 이를 포함하는 기판 처리 시스템, 및 박막 증착 방법에 관한 기술이다. 본 실시예의 박막 증착 방법은 반도체 기판상에 제 1 플라즈마로부터 활성화된 공정 가스를 이용하여 제 1 비정질 실리콘 박막을 형성하는 단계, 및 상기 제 1 비정질 실리콘 박막 상부에 제 2 플라즈마로부터 활성화된 공정 가스를 이용하여 제 2 비정질 실리콘 박막을 형성하는 단계를 포함한다. 상기 제 1 플라즈마는 중심 주파수 대역이 20 내지 70MHz인 VHF(very high frequency) 전원이고, 상기 제 2 플라즈마는 중심 주파수 대역이 10 내지 20MHz인 HF(high frequency) 전원일 수 있다.

Description

박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법{Apparatus For Depositing Thin Film, System Having The Same And Method of Depositing The Thin Film}
본 발명은 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법에 관한 것으로, 보다 구체적으로는 플라즈마 증착 방식을 이용한 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법에 관한 것이다.
집적화된 반도체 소자를 제조하는 데 있어서 패턴의 미세화가 필수적이다. 반도체 소자의 미세 패턴을 형성하기 위한 마스크로서, 피식각층에 대해 내식각성(식각 선택비)을 갖는 물질로 하드 마스크를 형성하여, 패터닝 공정을 실시하고 있다. 피식각층의 패턴 균일도 및 패턴 형태를 확보할 수 있도록, 상기 하드 마스크는 상기한 내식각성 외에, 표면 거칠기 특성 및 피식각층과의 접착 특성 등이 확보되어야 한다.
현재 하드 마스크는 피식각층과 식각 선택비가 큰 물질이 이용되고 있으며, 피식각층과 최적의 식각 선택비를 확보하기 위하여, 예를 들어, HF(high frequency)에 해당하는 RF(radio frequency) 전원을 이용하는 PECVD(plasma enhanced chemical vapor deposition) 방식으로 형성되고 있다.
그런데, RF 전원을 이용한 PECVD 방식으로 증착되는 하드 마스크는 수소기의 발생이 증대되어, 하부의 피식각층에 대해 압축 응력(compress stress)을 가질 수 있다. 수소기 발생 및 압축 응력 특성으로 인해, 피식각층과 하드 마스크간의 접착 특성을 확보하기 어려울 뿐만 아니라, 표면 거칠기 특성 역시 열악해지고, 증착 속도 역시 느려지는 문제점이 있다.
본 발명은 식각 특성 및 증착 특성이 개선된 하드 마스크용 박막을 증착하기 위한 방법, 장치 및 기판 처리 시스템을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 증착 방법은 반도체 기판상에 비정질 실리콘막을 형성하는 방법으로서, 상기 반도체 기판상 제 1 플라즈마로부터 활성화된 공정 가스를 이용하여 제 1 비정질 실리콘 박막을 형성하는 단계, 및 상기 제 1 비정질 실리콘 박막 상부에 제 2 플라즈마로부터 활성화된 공정 가스를 이용하여 제 2 비정질 실리콘 박막을 형성하는 단계를 포함한다. 이때, 상기 제 1 플라즈마는 중심 주파수 대역이 20 내지 70MHz인 VHF(very high frequency) 전원이고, 상기 제 2 플라즈마는 중심 주파수 대역이 10 내지 20MHz인 HF(high frequency) 전원이다.
또한, 본 발명의 다른 실시예에 따르면, 반도체 기판 상에 제 1 플라즈마를 이용하여 제 1 비정질 실리콘막을 형성한 후, 상기 제 1 비정질 실리콘막 상에 제 2 플라즈마를 이용하여 제 2 비정질 실리콘막을 형성하는 박막 처리 장치로서, 내부에 플라즈마를 발생시켜 반도체 기판을 처리하는 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 공급 장치, 상기 가스 공급 장치와 대향하도록 설치되고 상부에 기판이 안착되는 기판 지지 장치, 및 상기 가스 공급 장치에 연결되어, 상기 챔버내에 상기 제 1 및 제 2 플라즈마를 발생시키기 위하여, 중심 주파수 대역이 20 내지 70 MHz인 VHF 전원을 공급하는 VHF 전원 공급부와, 중심 주파수 대역이 10 내지 20 MHz인 HF 전원 공급부와, 중심 주파수 대역이 300 내지 600KHz인 LF 전원 공급부를 포함하는 플라즈마 전원 공급부를 포함한다. 상기 제 1 비정질 실리콘막 형성 시, 상기 챔버내에 상기 제 1 플라즈마를 발생시키도록 상기 VHF 전원 공급부의 VHF 전원을 인가하도록 구성되는 컨트롤러를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 반도체 기판 상에 제 1 플라즈마를 이용하여 제 1 비정질 실리콘막을 형성한 후, 상기 제 1 비정질 실리콘막 상에 제 2 플라즈마를 이용하여 제 2 비정질 실리콘막을 형성하기 위한 기판 처리 시스템으로서, 상기 반도체 기판상에 VHF 전원 공급부로부터 발생된 VHF 전원에 의해 형성된 제 1 플라즈마를 이용하여 상기 제 1 비정질 실리콘막을 형성하는 제 1 박막 증착 장치, 상기 제 1 비정질 실리콘막 상에 HF 전원 공급부로부터 발생된 HF 전원에 의해 형성된 제 2 플라즈마를 이용하여 상기 제 2 비정질 실리콘막을 형성하는 제 2 박막 증착 장치, 및 상기 제 1 박막 증착 장치 및 상기 제 2 박막 증착 장치를 상호 연결하는 반송 챔버를 포함한다. 상기 제 1 플라즈마는 중심 주파수 대역이 20 내지 70MHz인 VHF 전원의 인가에 의해 발생되며, 상기 제 2 플라즈마는 중심 주파수 대역이 10 내지 20MHz인 HF 전원의 인가에 의해 발생된다.
본 발명에 따르면, 하드 마스크에 적용될 수 있는 박막층은, VHF 플라즈마 전원 소스를 이용하여 형성된 씨드층 및 상기 씨드층을 베이스로 하여 형성되되, HF 플라즈마 전원 소스를 이용하여 형성된 메인 박막층으로 구성될 수 있다.
VHF 플라즈마 전원 소스를 이용하여 형성된 씨드층을 기반으로 메인 박막층이 형성되기 때문에, 표면 거칠기 특성 및 응력으로 인한 문제를 개선할 수 있으며, 증착률 및 식각률을 동시에 만족할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 각 공정별 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 증착 장치를 나타낸 단면도이다.
도 4 내지 도 7은 본 발명의 다른 실시예들에 따른 박막 증착 방법을 설명하기 위한 단면도이다.
도 8은 도 7에 따른 박막을 증착하기 위한 박막 증착 장치를 나타낸 단면도이다.
도 9 내지 도 11은 도 8에 따른 박막을 증착하기 위한 기판 처리 시스템을 나타낸 블록이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 반도체 기판(100) 상부에 피식각층(110)을 형성한다. 피식각층(110) 상부에 하드 마스크를 형성하기 위한 씨드층(120)을 형성한다. 씨드층(120)은 스트레스 특성, 표면 거칠기 특성 및 증착 특성을 고려하여, 예를 들어, 중심 주파수 대역이 20 내지 70MHz인 VHF(very high frequency) 파워를 제공하는 전원(이하, VHF 전원), 바람직하게는 27.12MHz의 중심 주파수를 갖는 플라즈마 전원 소스로 이용하여 형성될 수 있다. 본 실시예에서 씨드층(120)은 비정질 실리콘일 수 있다. 본 실시예와 같이, 씨드층(120)으로서 비정질 실리콘막을 형성하는 경우, 소스 가스 및 반응 가스로서, SiH4 가스 및 Ar 가스가 공급될 수 있다.
도 2를 참조하면, 상기 씨드층(120)을 베이스로 하여, 상기 씨드층(120) 상부에 메인 박막층(130)을 형성한다. 예를 들어, 메인 박막층(130) 형성 공정은 씨드층(120)의 형성 공정과 동일 챔버에서 인 시튜(in situ)로 진행될 수 있다. 메인 박막층(130)은 씨드층(120)과 동일 물질 및 동일 결정 상태를 가질 수 있다. 즉, 메인 박막층(130)은 상기 씨드층(120)과 마찬가지로 비정질 실리콘막일 수 있다. 이하, 제 1 비정질 실리콘막은 씨드층(120)으로 해석될 수 있고, 그 상부에 형성되는 제 2 비정질 실리콘막은 메인 박막층(130)으로 해석될 것이다. 이와 같은 메인 박막층(130)은 씨드층(120)에 비해 후막으로 형성될 수 있다. 예를 들어, 씨드층(120)은 메인 박막층(130) 두께의 1 내지 30%의 두께 범위를 갖도록 형성될 수 있다. 또한, 본 발명의 메인 박막층(130)은 피식각층(110)과의 식각률을 고려하여, 중심 주파수 대역이 10 내지 20 MHz인 RF(radio frequency) 전원, 바람직하게는 13.56 MHz 중심 주파수 대역을 갖는 HF(high frequency) 전원 소스를 이용하여 형성된다. 알려진 바와 같이, HF 전원을 플라즈마 전원 소스로서 제공하는 경우, 다른 주파수 대역의 플라즈마 전원 소스를 이용하는 경우보다 이온 에너지가 상대적으로 높다. 이에 따라, 원료 가스의 분해가 상대적으로 활발히 진행되기 때문에, 챔버내에 수소기가 발생 확률이 증대될 수 있다. 이에 따라, HF 전원을 공급받아 형성되는 메인 박막층(130)은 다량의 수소기로 인해 압축 응력을 갖는 형태로 형성될 수 있다.
이와 같은 씨드층(120) 및 메인 박막층(130)은 VHF 전원 공급부 및 HF 전원 공급부를 구비하는 박막 증착 장치내에서 인 시튜로 형성될 수 있다.
즉, 도 3에 도시된 바와 같이, 본 실시예의 박막 증착 장치(20)는 챔버(200), 컨트롤러(201), 가스 공급 장치(230), 기판 지지 장치(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270), 필터(280) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 가스 공급 장치(230)에 의해 폐쇄될 수 있다. 아울러, 가스 공급 장치(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 가스 공급 장치(230)가 전기적으로 절연된다.
챔버(200) 내부 공간은 증착 공정 등 기판(W)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에는 기판(W)이 반입 및 반출되는 게이트(G)가 마련될 수 있다. 본체(210)의 저면에는 기판 지지 장치(240)의 지지축(244)이 삽입되는 관통공(도시되지 않음)이 형성될 수 있다. 챔버(200) 내부는 일반적으로 진공 분위기가 조성되어야 하므로, 본체(210)의 지정된 위치, 예를 들어, 본체(210)의 저면에, 챔버(200) 내부 공간에 존재하는 가스의 배출을 위한 배기구(212)가 형성될 수 있다. 배기구(212)는 외부의 펌프(213)와 연결될 수 있다.
가스 공급 장치(230)는 탑 리드(220) 내측에 위치되며, 상기 기판 지지 장치(240)와 대향하도록 설치될 수 있다. 가스 공급 장치(230)는 외부로부터 공급되는 다양한 공정 가스를 가스 라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 가스 공급 장치(230)는 샤워 헤드 타입, 인젝터 타입, 노즐 타입 등 다양한 방식의 가스 공급 장치 중에서 선택될 수 있다. 일 실시예에서, 가스 공급 장치(230)는 제 1 전극으로 작용할 수 있다.
기판 지지 장치(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가지며, 챔버(200) 내부에 탑 리드(220)에 대하여 실질적으로 평행할 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 상기 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 일 실시예에서, 기판 안착부(242)는 제 2 전극으로 작용할 수 있다.
또한, 기판 안착부(242)의 내부에는 히터(246)가 구비되어 상부에 안착된 기판(W)의 온도를 조절할 수 있다.
컨트롤러(201)는 박막 증착 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 각 구성부(200~290)의 동작을 제어하며, 박막 증착 공정을 위한 제어 파라미터 등을 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 중심 주파수 대역이 20 내지 70 MHz인 VHF 전원 공급부(261) 및 중심 주파수 대역이 10 내지 20 MHz인 HF 전원 공급부(263)를 포함할 수 있다. 컨트롤러(201)는 기 설정된 증착 제어 파라미터에 따라 VHF 전원 공급부(261) 및 HF 전원 공급부(263), 그 밖의 플라즈마 전원 공급부를 선택적으로 온/오프할 수 있다.
예를 들어, 제 2 전극으로서의 기판 안착부(242)에 기판(W)을 안착시키고 챔버(200) 내부를 진공 상태로 만든 후, 공정가스를 주입함과 동시에 플라즈마 전원 공급부(260)를 통해 제 1 전극에 해당하는 가스 공급 장치(230)에 VHF 전원 또는 HF 전원을 인가할 수 있다. 이에 따라, 가스 공급 장치(230)와 기판 안착부(242) 사이에 서로 다른 기능의 플라즈마를 형성할 수 있다.
매칭 네트워크(270)는 VHF 전원 공급부(261)와 접속되는 제 1 매칭부(271) 및 HF 전원 공급부(263)와 접속되는 제 2 매칭부(273)를 포함할 수 있다. 매칭 네트워크(270)의 제 1 및 제 2 매칭부(271, 273)는 각각 전원 공급부들(261, 263)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 고주파 전원들이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
필터(280)는 플라즈마 전원 공급부(260)를 통해 가스 공급 장치(230)에 고주파 전원이 인가될 때 기판 안착부(242)을 통해 전달되는 고주파를 필터링하여, 고주파 전원이 외부로 방사되지 않도록 한다. 히터 전원 공급부(290)는 히터(246)에 전원을 공급하여 히터(246)가 발열하도록 구성될 수 있다.
한편, 도 3에는 배기구(212)가 챔버(200)의 저부에 형성된 경우를 예로 들어 도시하였으나, 배기구(212)는 챔버(200)의 측면에 형성될 수도 있다.
본 실시예와 같이, VHF 전원 소스를 이용하여 씨드층(120)에 해당하는 제 1 비정질 실리콘막을 형성하는 경우, VHF 플라즈마 전원 특성에 의해, 씨드층(120)은 인장 응력(tensile stress)을 가질 수 있다. 이에 따라, 본 실시예의 씨드층(120)은 압축 응력을 갖는 메인 박막층(130)의 응력을 상쇄시킬 수 있다.
이에 대해 보다 자세히 설명하면, 플라즈마 전원 소스로서, 20~70MHz 대역의 VHF 플라즈마 전원 소스를 이용하면, 플라즈마 이온 플럭스(ion flux)는 증대되는 반면, 이온 에너지 및 이온 충돌 비율(ion bombardment)은 감소되는 것으로 알려져 있다. 이와 같이, 이온 충동 비율의 감소로 인해서, 원료 가스(예를 들어 SiH4)의 분해율이 감소되어, 원료 가스로부터 분해되는 수소기(H)의 양이 감소된다. 이에 따라, 수소기의 감소에 의해 씨드층(120)은 압축 응력과 반대인 인장 응력을 갖는 형태로 성장될 수 있고, 증착률 역시 증대된다.
하기 표 1은 플라즈마 전원 소스는 달리 제공하면서, 나머지 조건들을 동일하게 제공하여, 실리콘 물질로 된 씨드층(120)을 형성하는 경우, 수소 발생 비율을 보여준다.
플라즈마 전원 소스 수소 농도 (atoms/㎠)
VHF 전원 소스 1.09E+17
HF 전원 소스 7.54E+16
상기 표 1에 의하면, VHF 플라즈마 전원 소스를 이용하여 형성된 씨드층의 수소 농도는 HF 플라즈마 전원 소스를 이용하여 형성된 씨드층의 수소 농도보다 현저히 낮음을 확인할 수 있다.
더욱이, 플라즈마 생성을 위하여, VHF 전원 소스를 이용하는 경우, 하기 식과 같이 임피던스(Z)의 리액턴스 성분(X)이 감소되어, 플라즈마 손실을 줄일 수 있다. 이에 따라, 막질의 증착률을 개선시킬 수 있다.
<식>
Figure 112016115521433-pat00001
하기 표 2는 플라즈마 전원 소스는 달리 제공하면서, 나머지 조건들을 동일하게 제공하여, 실리콘 물질로 된 씨드층(120)을 형성하는 경우 막질 표면 거칠기(roughness) 특성을 비교하여 나타낸 것이다. 보다 상세하게, 표 2는 HF 전원 소스 및 VHF 전원 소스를 이용하여 300Å 두께의 비정질 실리콘 씨드층을 형성한 경우, 표면 거칠기를 측정한 결과이다.
HF 플라즈마 전원 VHF 플라즈마 전원
표면 거칠기(Ra) 5.5Å 1.7Å
HF 플라즈마 전원 소스를 이용하여, 비정질 실리콘 씨드층을 형성하는 경우, 상기 비정질 실리콘 씨드층 표면의 최저 두께과 최고 두께의 차의 평균은 약 5.5Å으로 측정되었다.
반면, VHF 플라즈마 전원 소스를 이용하여, 비정질 실리콘 씨드층을 형성하는 경우, 상기 비정질 실리콘 씨드층 표면의 최저 두께와 최고 두께간의 차의 평균은 1.7Å로 측정되었다.
상기 검출 결과로부터, VHF 플라즈마 전원 소스를 이용하여 막질을 형성하였을 때, HF 플라즈마 전원 소스를 이용하는 경우 보다 표면 거칠기 특성이 우수함을 알 수 있다.
이와 같이 표면 거칠기가 개선된 비정질 실리콘 씨드층(120)을 형성한 후, 상기 씨드층(120)을 기반으로 메인 박막층(130)을 형성하므로써, 메인 박막층(130)의 표면 거칠기 특성 역시 개선되고, 증착 균일도(uniformity)가 개선된다.
한편, 도 4에 도시된 바와 같이, HF 플라즈마 전원 소스를 이용하여 메인 박막층(130)을 형성한 후, 상기 메인 박막층(130) 상부에 표면 모폴로지(morphology) 특성을 보상할 수 있도록, 표면 보호층(140)을 더 형성할 수 있다. 표면 보호층(140)은 메인 박막층(130)을 씨드로 하여 형성되는 비정질 실리콘막일 수 있다. 씨드층(120)과 같이 VHF 플라즈마 전원 소스를 이용하여 증착될 수 있다. 이와 같은 표면 보호층(140)은 상기 씨드층(120) 및 상기 메인 박막층(130)과 모두 동일 챔버내에서 인시튜로 형성될 수 있다. 상술한 바와 같이, VHF 플라즈마 전원 소스를 이용하여 표면 보호층(140)을 형성하기 때문에, 표면 거칠기 특성을 추가적으로 개선할 수 있다.
또한, 도 5에 도시된 바와 같이, 하드 마스크로 이용될 박막층 전체를 VHF 플라즈마 전원 소스를 이용하여 형성할 수 있다. 보다 상세하게, 씨드층(120) 및 메인 박막층(130) 모두를 VHF 플라즈마 전원 소스를 이용하여 증착할 수 있다.
상술한 바와 같이, VHF 플라즈마 전원을 이용하는 경우, 플라즈마 증착 공정시, 수소기 발생률이 감소되어, 실리콘층의 증착률을 개선할 수 있으며, 압축 응력으로 인한 문제를 방지할 수 있다.
도 6에 도시된 바와 같이, 하드 마스크용 박막층은 VHF 플라즈마 전원 소스를 이용하여 형성된 제 1 레이어(120a) 및 HF 플라즈마 전원 소스를 이용하여 형성된 제 2 레이어(130b)가 복수 회 교대로 적층되어, 구성될 수 있다. 상기 제 1 레이어(120a) 및 제 2 레이어(130a)의 교대 증착에 의해, HF 플라즈마 전원 소스를 이용하여 형성된 제 2 레이어(130a)의 압축 응력은, 그것의 상하에 형성되는 제 1 레이어(120a)의 인장 응력에 의해 상호 보상될 수 있다. 예를 들어, 제 1 레이어(120a)는 제 2 레이어(130a)보다 박막으로 형성될 수 있다.
도 7에 도시된 바와 같이, 도 1의 씨드층(120) 형성 전에, 피식각층 표면을 전처리할 수 있다. 상기 전처리 공정은 중심 주파수가 300KHz 내지 600KHz에 해당하는 LF(low frequency) 플라즈마 전원 소스를 이용하여 진행될 수 있다. LF 플라즈마 전원 소스를 이용한 전처리 공정은 피식각층(110) 표면에 잔류할 수 있는 수소기를 제거하기 위하여 진행될 수 있으며, 상기 전처리 공정에 의해 상기 피식각층(110) 표면에 박막의 산화막(도시되지 않음)이 형성될 수도 있다.
이와 같은 전처리 공정이 진행되는 경우, 박막 증착 장치(200)의 플라즈마 전원 공급부(260)는 도 8에 도시된 바와 같이, VHF 전원 공급부(261), HF 전원 공급부(263) 외에 LF 전원 공급부(265)를 추가로 포함할 수 있다. 또한, 박막 증착 장치(200)의 매칭 네트워크(270)는 LF 전원 공급부(265)와 접속되는 제 3 매칭부(275)를 추가로 포함할 수 있다. 제 3 매칭부(275)는 LF 전원 공급부(265)의 출력 임피던스와 챔버(200)내의 부하 임피던스를 상호 매칭시킬 수 있다. 또한, 컨트롤러(201)는 전처리 단계시 LF 전원 공급부(265)를 구동시키고, 씨드층(120)을 형성하는 단계 및 보호층(140)을 형성하는 단계시, VHF 전원 공급부(261)를 구동시키고, 메인 박막층(130)을 형성하는 단계시, HF 전원 공급부(263)를 구동시킬 수 있다.
또한, 컨트롤러(201)는 씨드층(120) 증착 이전, LF 전원 공급부(265) 및 HF 전원 공급부(263)를 선택적으로 구동시켜 전처리 공정을 수행할 수 있다.
본 실시예들에 따른 기판 처리 시스템은 각기 다른 플라즈마 전원을 제공받는 복수의 플라즈마 챔버들을 포함하는 박막 처리 장치들로 구성될 수 있다.
도 9를 참조하면, 기판 처리 시스템(300)은 제 1 박막 증착 장치(310), 제 2 박막 증착 장치(320), 전처리 장치(330) 및 반송 챔버(340)을 포함할 수 있다.
제 1 박막 증착 장치(310)는 VHF 전원 공급부로부터 발생된 VHF 전원을 제공받는 플라즈마 챔버를 포함할 수 있다. 상기 VHF 전원에 의해 형성되는 플라즈마에 의해 반도체 기판 상에 씨드층(120)에 해당하는 제 1 비정질 실리콘막을 형성할 수 있다.
제 2 박막 증착 장치(320)는 HF 전원 공급부로부터 발생된 HF 전원을 제공받는 플라즈마 챔버를 포함할 수 있다. 상기 HF 전원에 의해 형성되는 플라즈마에 의해 상기 제 1 비정질 실리콘막 상에 메인 박막층(130)에 해당하는 제 2 비정질 실리콘막을 형성할 수 있다.
전처리 장치(330)는 상기 HF 전원 공급부의 HF 전원 및 중심 주파수 대역이 300 내지 600 KHz인 LF 전원 공급부의 LF 전원의 인가에 의해 형성되는 플라즈마를 이용하여 진행될 수 있다.
상기 반송 챔버(340)는 상기 제 1 박막 증착 장치(310), 제 2 박막 증착 장치(320) 및 전처리 장치(330)을 상호 연결할 수 있도록 구성될 수 있다. 예를 들어, 상기 제 1 박막 증착 장치(310), 제 2 박막 증착 장치(320) 및 전처리 장치(330)은 반송 챔버(340)를 중심으로 방사상으로 배치될 수 있다.
또한, 도 10에 도시된 바와 같이, 제 1 박막 증착 장치(310a)는 VHF 전원 공급부 외에 LF 전원 공급부를 추가로 포함할 수 있다. 이에 따라, 씨드층(120)은 VHF 전원 및 LF 전원에 의해 형성되는 플라즈마에 의해 형성될 수 있다.
또한, 도 11에 도시된 바와 같이, 제 1 박막 증착 장치(310b)는 VHF 전원 공급부, HF 전원 공급부 및 LF 전원 공급부를 모두 포함할 수 있고, 제 2 박막 증착 장치(320)는 HF 전원 공급부를 포함할 수 있다. 또한, 본 실시예의 제 2 박막 증착 장치(320)는 메인 박막층(130)의 두께를 고려하여 복수개가 구비될 수 있다.
전처리 공정 및 제 1 비정질 실리콘막에 해당하는 씨드층(120)은 상기 제 1 박막 증착 장치(310b)에서 실시될 수 있다. 보다 자세히, 상기 전처리 공정은 제 1 박막 증착 장치(310b)내의 LF 전원에 의해 형성되는 플라즈마에 의해 진행될 수 있고, 상기 씨드층(120)은 VHF 전원 및 LF 전원에 의해 형성되는 플라즈마에 의해 형성될 수 있다. 제 2 박막 증착 장치(320)는 반송 챔버(340) 및 제 1 박막 증착 장치(310b) 중심으로 양측에 배치될 수 있어, 복수의 제 2 박막 증착 장치(320)의 동시 구동에 의해 제조 공기를 단축시킬 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 하드 마스크에 적용될 수 있는 박막층은, VHF 플라즈마 전원 소스를 이용하여 형성된 씨드층 및 상기 씨드층을 베이스로 하여 형성되되, HF 플라즈마 전원 소스를 이용하여 형성된 메인 박막층으로 구성될 수 있다.
VHF 플라즈마 전원 소스를 이용하여 형성된 씨드층을 기반으로 메인 박막층이 형성되기 때문에, 표면 거칠기 특성 및 응력으로 인한 문제를 개선할 수 있으며, 증착률 및 식각률을 동시에 만족할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 반도체 기판 110 : 피식각층
120 : 씨드층 130 : 메인 박막층

Claims (20)

  1. 반도체 기판상에 비정질 실리콘막을 형성하는 방법으로서,
    상기 반도체 기판상 제 1 플라즈마로부터 활성화된 공정 가스를 이용하여 씨드층을 형성하는 단계; 및
    상기 씨드층 상부에 제 2 플라즈마로부터 활성화된 공정 가스를 이용하여 메인 박막층을 형성하는 단계를 포함하며,
    상기 제 1 플라즈마는 상기 메인 박막층보다 상기 씨드층내에 수소기 함유량이 낮아지도록 중심 주파수 대역이 20 내지 70MHz인 VHF(very high frequency) 전원을 이용하여 생성되고,
    상기 제 2 플라즈마는 상기 씨드층내의 수소기 함유량 보다 상대적으로 높아지도록 중심 주파수 대역이 10 내지 20MHz인 HF(high frequency) 전원을 이용하여 생성되는 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 씨드층을 형성하는 단계와 상기 메인 박막층을 형성하는 단계는 동일 챔버내에서 인 시튜로 진행하는 박막 증착 방법.
  3. 제 1 항에 있어서,
    상기 씨드층을 형성하는 단계와, 상기 메인 박막층을 형성하는 단계는 서로 다른 챔버에서 각각 진행하는 박막 증착 방법.
  4. 제 1 항에 있어서,
    상기 씨드층 및 상기 메인 박막층은 동일한 공정 가스를 이용하여 증착되되,
    상기 공정 가스는 SiH4, He 및 Ar을 포함하는 박막 증착 방법.
  5. 제 1 항에 있어서,
    상기 비정질 실리콘막은 하드 마스크로 이용하는 박막 증착 방법.
  6. 제 1 항에 있어서,
    상기 메인 박막층을 형성하는 단계 이후에,
    상기 메인 박막층 상부에 상기 제 1 플라즈마를 이용하여, 표면 보호층을 형성하는 단계를 더 포함하는 박막 증착 방법.
  7. 제 6 항에 있어서,
    상기 씨드층, 상기 메인 박막층 및 상기 표면 보호층은 동일 챔버에서 인시튜로 형성하는 박막 증착 방법.
  8. 제 6 항에 있어서,
    상기 씨드층, 상기 메인 박막층 및 상기 표면 보호층은 하드 마스크로 이용되는 박막 증착 방법.
  9. 제 1 항에 있어서,
    상기 씨드층을 형성하는 단계 이전에,
    중심 주파수가 300KHz 내지 600KHz에 해당하는 LF(low frequency) 전원 소스를 이용하여 상기 반도체 기판을 전처리하는 단계를 더 포함하는 박막 증착 방법.
  10. 제 1 항에 있어서,
    상기 씨드층을 형성하는 단계 및 상기 메인 박막층을 형성하는 단계는, 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 박막 증착 방법.
  11. 제 1 항에 있어서,
    상기 메인 박막층은 상기 씨드층 보다 후막으로 증착하는 박막 증착 방법.
  12. 제 6 항에 있어서,
    상기 표면 보호층은 상기 메인 박막층보다 얇게 증착하는 박막 증착 방법.
  13. 반도체 기판 상에 제 1 플라즈마를 이용하여 제 1 비정질 실리콘막을 형성한 후, 상기 제 1 비정질 실리콘막 상에 제 2 플라즈마를 이용하여 제 2 비정질 실리콘막을 형성하는 박막 처리 장치로서,
    내부에 플라즈마를 발생시켜 반도체 기판을 처리하는 챔버;
    상기 챔버 내부로 공정 가스를 분사하는 가스 공급 장치;
    상기 가스 공급 장치와 대향하도록 설치되고 상부에 기판이 안착되는 기판 지지 장치;
    상기 가스 공급 장치에 연결되어, 상기 챔버내에 상기 제 1 및 제 2 플라즈마를 발생시키기 위하여, 중심 주파수 대역이 20 내지 70 MHz인 VHF 전원을 공급하는 VHF 전원 공급부와, 중심 주파수 대역이 10 내지 20 MHz인 HF 전원 공급부와, 중심 주파수 대역이 300 내지 600KHz인 LF 전원 공급부를 포함하는 플라즈마 전원 공급부; 및
    상기 플라즈마 전원 공급부의 구동을 제어하는 콘트롤러를 포함하며,
    상기 콘트롤러는 상기 제 1 비정질 실리콘막 형성 시, 상기 제 2 비정질 실리콘막보다 수소기 발생이 감소되도록 상기 제 1 플라즈마를 생성하기 위해 상기 VHF 전원 공급부의 VHF 전원을 인가하고,
    상기 제 2 비정질 실리콘막 형성시, 상기 제 1 비정질 실리콘막의 스트레스를 완충시킬 수 있도록 상기 제 2 플라즈마를 생성하기 위해 상기 HF 전원 공급부의 HF 전원을 인가하도록 스위칭되는 박막 증착 장치.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 컨트롤러는 상기 제 1 비정질 실리콘막 형성 이전, 상기 반도체 기판을 전처리하기 위하여, 상기 HF 전원 공급부의 상기 HF 전원 및 상기 LF 전원 공급부의 상기 LF 전원을 동시에 선택하여 상기 챔버내에 플라즈마를 발생시키는 박막 증착 장치.
  16. 반도체 기판 상에 수소기 발생 확률이 상대적으로 낮은 제 1 플라즈마를 이용하여 제 1 비정질 실리콘막을 형성한 후, 상기 제 1 비정질 실리콘막 상에 상기 제 1 비정질 실리콘막의 스트레스를 완충할 수 있으며 상기 제 1 플라즈마 보다 수소기 발생 확률이 상대적으로 높은 제 2 플라즈마를 이용하여 제 2 비정질 실리콘막을 형성하기 위한 기판 처리 시스템으로서,
    상기 반도체 기판상에 VHF 전원 공급부로부터 발생된 VHF 전원에 의해 형성된 제 1 플라즈마를 이용하여 상기 제 1 비정질 실리콘막을 형성하는 제 1 박막 증착 장치;
    상기 제 1 비정질 실리콘막 상에 HF 전원 공급부로부터 발생된 HF 전원에 의해 형성된 제 2 플라즈마를 이용하여 상기 제 2 비정질 실리콘막을 형성하는 제 2 박막 증착 장치; 및
    상기 제 1 박막 증착 장치 및 상기 제 2 박막 증착 장치를 상호 연결하는 반송 챔버를 포함하며,
    상기 제 1 플라즈마는 중심 주파수 대역이 20 내지 70MHz인 VHF 전원의 인가에 의해 발생되며,
    상기 제 2 플라즈마는 중심 주파수 대역이 10 내지 20MHz인 HF 전원의 인가에 의해 발생되는 기판 처리 시스템.
  17. 제 16 항에 있어서,
    상기 반송 챔버 일측에 연결되어, 상기 제 1 비정질 실리콘막을 형성하기 전에, 상기 반도체 기판을 전처리하기 위한 전처리 장치를 더 포함하며,
    상기 전처리 장치는 HF 전원 공급부의 HF 전원 및 중심 주파수 대역이 300 내지 600KHz인 LF 전원 공급부의 LF 전원을 인가하여 발생되는 플라즈마를 이용하는 기판 처리 시스템.
  18. 제 16 항에 있어서,
    상기 제 1 박막 증착 장치는 상기 중심 주파수 대역이 300 내지 600 KHz인 LF 전원 공급부를 더 포함하며,
    상기 제 1 플라즈마는 상기 VHF 전원 및 상기 LF을 인가하여 발생하는 기판 처리 시스템.
  19. 제 18 항에 있어서,
    상기 제 1 박막 증착 장치는 중심 주파수 대역이 10 내지 20 MHz인 HF 전원 공급부를 더 포함하며,
    상기 제 1 비정질 실리콘막을 형성하기 전에, 상기 기판의 전처리는 상기 HF 전원 공급부의 HF 전원 및 상기 LF 전원 공급부의 LF 전원에 의해 발생된 플라즈마를 이용하여 진행되는 기판 처리 시스템.
  20. 제 13 항에 있어서,
    상기 콘트롤러는 상기 제 1 비정질 실리콘막 형성 이전, 상기 반도체 기판을 전처리하기 위하여, 상기 LF 전원 공급부의 상기 LF 전원을 선택하여 상기 챔버내에 플라즈마를 발생시키는 박막 증착 장치.
KR1020160158070A 2016-11-25 2016-11-25 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법 KR102179281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160158070A KR102179281B1 (ko) 2016-11-25 2016-11-25 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160158070A KR102179281B1 (ko) 2016-11-25 2016-11-25 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20180059609A KR20180059609A (ko) 2018-06-05
KR102179281B1 true KR102179281B1 (ko) 2020-11-18

Family

ID=62635608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160158070A KR102179281B1 (ko) 2016-11-25 2016-11-25 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102179281B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164518A (ja) * 2008-01-10 2009-07-23 Shimadzu Corp 反射防止膜成膜方法、反射防止膜成膜装置および太陽電池
JP2014013922A (ja) * 2008-02-15 2014-01-23 Unisantis Electronics Singapore Pte Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982996A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質薄膜太陽電池
KR100960626B1 (ko) * 2008-05-08 2010-06-07 주식회사 티지솔라 태양전지 및 그 제조방법
KR101315950B1 (ko) * 2009-06-24 2013-10-08 엘지전자 주식회사 플라즈마 증착 장치 및 이 장치를 이용한 박막 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164518A (ja) * 2008-01-10 2009-07-23 Shimadzu Corp 反射防止膜成膜方法、反射防止膜成膜装置および太陽電池
JP2014013922A (ja) * 2008-02-15 2014-01-23 Unisantis Electronics Singapore Pte Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20180059609A (ko) 2018-06-05

Similar Documents

Publication Publication Date Title
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US9018108B2 (en) Low shrinkage dielectric films
CN112135925A (zh) 成膜装置和成膜方法
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
KR102179281B1 (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법
CN109841499B (zh) 非晶硅膜的形成方法
JP7210647B2 (ja) 薄膜蒸着方法及びこれを用いた半導体素子の製造方法
KR102493935B1 (ko) 비정질 실리콘막의 제조방법
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
KR20230063041A (ko) 박막 증착 방법
KR102125474B1 (ko) 박막 증착 방법
CN114846578A (zh) 高硼含量硬掩模材料
JP2015501551A (ja) 薄膜の製造方法
KR102070768B1 (ko) 박막 증착 장치
KR20200045872A (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
KR20140086607A (ko) 박막 고속 증착방법 및 증착장치
KR20150035247A (ko) 샤워헤드
TWI790736B (zh) 單腔室流動膜的形成和處理
KR20220017055A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
US20220044930A1 (en) Pulsed-plasma deposition of thin film layers
KR20230087681A (ko) 박막 증착 장치 및 이를 이용한 박막 증착 방법
TW202412066A (zh) 低溫氧化矽間隙填充
KR20240022016A (ko) 복합막 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant