CN110431661B - 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 - Google Patents

用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 Download PDF

Info

Publication number
CN110431661B
CN110431661B CN201880018782.8A CN201880018782A CN110431661B CN 110431661 B CN110431661 B CN 110431661B CN 201880018782 A CN201880018782 A CN 201880018782A CN 110431661 B CN110431661 B CN 110431661B
Authority
CN
China
Prior art keywords
substrate
silicon
liner layer
feature
flowable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880018782.8A
Other languages
English (en)
Other versions
CN110431661A (zh
Inventor
P·曼纳
江施施
程睿
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110431661A publication Critical patent/CN110431661A/zh
Application granted granted Critical
Publication of CN110431661B publication Critical patent/CN110431661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

提供了用于用非晶硅膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法。首先，将基板定位在处理腔室中，所述基板具有形成在所述基板的第一表面中的特征。然后执行保形沉积工艺，以在所述特征的侧壁和所述基板的处于所述特征之间的暴露的第一表面上沉积保形硅衬垫层。然后执行可流动沉积工艺以在所述保形硅衬垫层之上沉积可流动硅层。然后执行固化工艺以增大所述可流动硅层的硅密度。本文所述的方法一般通过所述保形硅沉积和所述可流动硅沉积两步工艺来改进整体蚀刻选择性，以用高品质非晶硅膜来实现特征之间的无缝间隙填充。

Description

用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
背景技术
技术领域
本公开的示例总体涉及半导体制造工艺，更具体地，涉及用非晶硅膜对半导体器件的高深宽比沟槽进行间隙填充的方法，以及由此形成的器件。
相关技术的描述
对于许多半导体器件制造工艺，需要填充具有大于例如10∶1的高深宽比的窄沟槽，而没有空隙。这种工艺的一个示例是浅沟槽隔离(STI)，其中膜需要具有高品质并在整个沟槽中具有很少的泄漏。随着半导体器件结构的尺寸持续减小而深宽比持续增大，后固化工艺变得越来越困难并产生在整个被填充的沟槽中的具有不同组成的膜。
常规地，已经将非晶硅(a-Si)用在半导体制造工艺中，因为a-Si一般相对于其它膜(诸如氧化硅(SiO)和非晶碳(a-C))提供了良好的蚀刻选择性。然而，常规的a-Si沉积方法(诸如等离子体增强化学气相沉积(PECVD)和保形沉积)不能用于对高深宽比沟槽进行间隙填充，因为高深宽比沟槽中形成了缝隙。缝隙包括侧壁之间的沟槽中形成的间隙，其在后固化工艺期间进一步打开并最终导致产量降低或甚至半导体器件失效。此外，a-Si的PECVD一般也导致在沟槽的底部处的空隙，这也可导致器件性能降低或甚至失效。
因此，需要可以提供无缝膜生长的用于对半导体器件的高深宽比沟槽进行间隙填充的方法。
发明内容
提供了用于用非晶硅膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法。首先，将基板定位在处理腔室中，所述基板具有形成在所述基板的第一表面中的特征。然后执行保形沉积工艺，以在所述特征的侧壁和所述基板的处于所述特征之间的暴露的第一表面上沉积保形硅衬垫层。然后执行可流动沉积工艺以在所述保形硅衬垫层之上沉积可流动硅层。然后执行固化工艺以增大所述可流动硅层的硅密度。本文所述的方法一般通过所述保形硅沉积和所述可流动硅沉积两步工艺来改进整体蚀刻选择性，以用高品质非晶硅膜来实现在特征之间的无缝间隙填充。
在一个示例中，公开了一种用于制造半导体器件的方法。所述方法包括：提供基板，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；在所述基板表面、所述至少一个特征的所述侧壁和所述底表面之上保形地沉积硅衬垫层；用可流动硅膜来填充所述至少一个特征；以及将所述硅衬垫层和所述可流动硅膜固化以使所述硅衬垫层和所述可流动硅膜凝固并且形成基本上无缝的间隙填充物。
在另一个示例中，公开了一种用于制造半导体器件的方法。所述方法包括：提供基板，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；在所述基板表面以及所述至少一个特征的所述侧壁和所述底表面之上保形地沉积硅衬垫层，所述硅衬垫层具有小于约5％的氢浓度；用可流动硅膜来填充所述至少一个特征，所述可流动硅膜具有大于约30％的氢浓度；以及将所述硅衬垫层和所述可流动硅膜固化以使所述硅衬垫层和所述可流动硅膜凝固并且形成基本上无缝的间隙填充物，所述基本上无缝的间隙填充物具有在约10％与15％之间的氢浓度。
在又一个示例中，公开了一种半导体器件。所述半导体器件包括：基板，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；保形硅衬垫层，所述保形硅衬垫层设置在所述基板表面以及所述至少一个特征的所述侧壁和所述底表面之上，所述硅衬垫层具有小于约5％的氢浓度；以及可流动硅膜，所述可流动硅膜设置在所述保形硅衬垫层之上，所述可流动硅膜具有大于约30％的氢浓度。
附图说明
为了能够详细地理解本公开的上述特征的方式，可参考示例获得上面简要地概述的本公开的更具体的描述，其中一些示例在附图中示出。然而，应当注意，附图仅示出了本公开的典型示例并因此不应视为限制范围，因为本公开可以允许其它同等有效示例。
图1是概述根据本文所述的一个示例的方法的流程图。
图2A至图2D描绘了根据图1的方法的半导体器件的制造的阶段。
图3是根据实施方式的处理腔室的示意性剖视图。
为了便于理解，已经尽可能地使用相同的附图标记标示各图共有的相同要素。此外，一个示例的要素可以有利地适于用在本文所述的其它示例中。
具体实施方式
提供了用于用非晶硅膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法。首先，将基板定位在处理腔室中，所述基板具有形成在所述基板的第一表面中的特征。然后执行保形沉积工艺，以在特征的侧壁和基板的处于所述特征之间的暴露的第一表面上沉积保形硅衬垫层。然后执行可流动沉积工艺以在保形硅衬垫层之上沉积可流动硅层。然后执行固化工艺以增大可流动硅层的硅密度。本文所述的方法一般通过保形硅沉积和可流动硅沉积两步工艺来改进整体蚀刻选择性，以用高品质非晶硅膜来实现在特征之间的无缝间隙填充。
图1是概述用于用非晶硅膜对半导体器件的高深宽比沟槽进行间隙填充的方法100的流程图。图2A至图2D描绘了根据图1的方法100的半导体器件200的制造的阶段。下面根据如图2A至图2D所示的用非晶硅膜对半导体器件200的高深宽比沟槽进行间隙填充的阶段来描述方法100。以下的描述将涉及在基板上形成的高深宽比沟槽；然而，本文所述的方法也适用于在其它半导体器件特征之间的间隙填充。特征一般具有任何合适的形状，包括但不限于沟槽和柱形通孔。一般来讲，“特征”表示任何有意的表面不规则处。特征的合适示例包括但不限于：具有一个顶部、两个侧壁和一个底部的沟槽；具有一个顶部和两个侧壁的尖峰。特征可以具有任何合适的深宽比，或者说是特征的深度与特征的宽度的比率。在一些示例中，深宽比大于或等于约5∶1、10∶1、15∶1、20∶1、25∶1、30∶1、35∶1或40∶1。
方法100开始于操作102，在操作102处，将在其中具有多个特征212(示为沟槽)的基板210定位在处理腔室内。处理腔室可以包括沉积腔室，诸如可从加利福尼亚州圣克拉拉市应用材料公司(Applied Materials，Inc.of Santa Clara，California)获得的沉积腔室。基板210可以是任何合适的尺寸，例如，200mm或300mm基板，并且可以由例如硅、锗和它们的组合形成。特征212从基板表面213延伸了深度(D)到达底表面214。特征212具有限定特征212的宽度(W)的第一侧壁216和第二侧壁218。如图2A所示，基板210具有多个特征212；设想的是，基板210可以具有一个或多于一个特征212，或具有与所示的不同的其它特征。
方法100在操作104处继续，其中在特征212中，更具体地，在基板表面213、底表面214、第一侧壁216和第二侧壁218之上，保形地沉积硅衬垫层220，如图2B所示。在一个示例中，硅衬垫层220沉积在基板表面213、底表面214、第一侧壁216和第二侧壁218上并与基板表面213、底表面214、第一侧壁216和第二侧壁21接触。硅衬垫层220一般包括具有小于约百分之(％)6(诸如约小于约5％)的氢(H)浓度的非晶硅。
在一个示例中，通过热化学气相沉积(CVD)沉积硅衬垫层220。热CVD工艺一般通过将基板表面213暴露于第一前驱物并将热量供应到处理环境以激活第一前驱物来开始。第一前驱物一般包括甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)和丁硅烷(Si4H10)中的一种或多种。第一前驱物的流率一般在约每分钟10标准立方厘米(sccm)与约1000sccm之间。在用于沉积硅衬垫层220的热CVD工艺期间，处理环境中的温度一般在约300摄氏度(℃)与约500℃之间，并且压力一般在约10托与约600托之间。使用嵌入处理腔室的基板支撑件中的电阻加热器来提供用于加热处理环境和/或基板210的热能。然而，可以另外地或替代地使用其它加热机构，诸如灯。
尽管关于使用热CVD的沉积描述了硅衬垫层220，但是也设想了其它沉积工艺。在另一个示例中，通过原子层沉积(ALD)沉积硅衬垫层220。
保形沉积的硅衬垫层220一般具有合适的厚度，以覆盖特征212的基板表面213、底表面214、第一侧壁216和第二侧壁218，同时留下用于在下面描述的第二沉积工艺期间沉积附加量的非晶硅的空间。在特征212具有约20纳米(nm)的宽度(W)的示例中，硅衬垫层220一般具有约8nm的厚度，使得在沉积在第一侧壁216和第二侧壁218上的硅衬垫层220之间存在4nm的空间。在一个示例中，沉积在第一侧壁216和第二侧壁218上的硅衬垫层的组合厚度是宽度(W)的约90％或更小，诸如宽度(W)的约80％或更小，诸如宽度(W)的75％或更小、宽度(W)的70％或更小、宽度(W)的65％或更小、宽度(W)的60％或更小。在另一个示例中，沉积在第一侧壁216和第二侧壁218上的硅衬垫层的组合厚度在宽度(W)的约90％-50％、诸如宽度(W)的约85％-60％、例如宽度(W)的约85％-70％的范围内。
在操作106处，用可流动硅膜222来填充特征212，如图2C所示。在一个示例中，可流动硅膜222沉积在硅衬垫层220上并与硅衬垫层220接触。可流动硅膜222一般包括具有大于约30％的氢(H)浓度的非晶硅。可流动硅膜222填充特征212中的剩余空间，使得在特征212中基本上不形成缝隙。可流动硅膜222可以通过任何合适的工艺沉积。
在一个示例中，通过PECVD工艺沉积可流动硅膜222。PECVD工艺可以在与硅衬垫层220相同或不同的处理腔室中形成。PECVD工艺一般通过将基板表面213暴露于反应气体开始，反应气体通常包括一种或多种物质。例如，反应气体一般包括第二前驱物和等离子体气体，其用作第一前驱物的稀释剂或载气。第二前驱物一般包括甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)和丁硅烷(Si4H10)中的一种或多种。等离子气体通常包括氦(He)、氩(Ar)、氢(H2)、氪(Kr)、氮气(N2)、氧气(O2)、臭氧(O3)或氨(NH3)中的一种或多种。
等离子体可以在处理腔室内产生或点燃(例如，原位等离子体)，或可以在处理腔室外产生并流入处理腔室(例如，远程等离子体)。用于点燃等离子体的射频(RF)功率一般在约10瓦(W)与约200瓦之间。在用于沉积可流动硅膜的PECVD工艺期间，处理环境中的温度一般在约-100℃与约50℃之间，并且压力一般在约1托与约10托之间。
可流动硅膜222一般具有合适的厚度，以填充特征212中的剩余空间。在上面讨论的其中特征212具有约20nm的宽度(W)的示例中，可流动硅膜222一般具有约4nm的厚度，以提供在特征212中的无缝间隙填充。
在沉积可流动硅膜222之后，在操作108处，将硅衬垫层220和可流动硅膜222固化以凝固并形成基本上无缝的间隙填充层224，如图2D所示。示例固化处理包括热固化和紫外固化。然而，也设想到其它合适的固化技术。
在一个示例中，硅衬垫层220和可流动硅膜222的非晶硅通过将硅衬垫层220和可流动硅膜222暴露于热固化工艺(诸如在约100℃至约1000℃之间的温度下的腔室内热固化工艺或快速热处理(RTF)处理方法)。更具体地，当在腔室中发生热固化时，温度一般在约100℃与约500℃之间，并且当所述工艺是RTF工艺时，温度在约800℃与约1000℃之间，诸如900℃。
在另一个示例中，通过将硅衬垫层220和可流动硅膜222暴露于UV固化工艺来将硅衬垫层220和可流动硅膜222的非晶硅固化。在UV固化工艺期间的温度一般在约10℃与约400℃之间。UV固化工艺可以进行达任何合适的时间量，例如小于或等于10分钟。
在又一个示例中，通过将硅衬垫层220和可流动硅膜222暴露于等离子体固化工艺来将硅衬垫层220和可流动硅膜222的非晶硅固化。用于固化非晶硅膜的等离子体暴露包括与用于沉积可流动硅膜222的PECVD工艺示例中使用的等离子体分开的等离子体暴露。在一个示例中，等离子体物质与上述示例性PECVD工艺中使用的等离子体物质相同。在另一个示例中，等离子体物质可以是不同的等离子体物质。在使用电容耦合等离子体(CCF)源的示例中，等离子体功率在约100W与约1000W之间。在使用电感耦合等离子体(ICP)源的示例中，等离子体功率在约2000W与约10000W之间。
在操作108的固化工艺之后，硅衬垫层220和可流动硅膜222成为一个均匀的间隙填充层224。作为固化操作的结果，可流动硅膜222的氢浓度因氢脱气而从大于百分之30减小到小于百分之20，诸如在百分之15-20之间。可流动硅膜222的氢浓度的降低提高了可流动硅膜的品质。在固化工艺期间，硅衬垫层220的氢浓度保持在小于百分之6，诸如小于百分之5。因此，均匀的间隙填充层224具有提高的品质，同时减少或消除了空隙和缝隙。
在形成硅衬垫层220和可流动硅膜222之前和/或之后，基板210一般经历附加的处理操作。例如，基板210可以经历附加的退火或固化工艺、沉积工艺、蚀刻工艺、电镀工艺等。
图3是根据一个实施方式的处理腔室300的示意性剖视图。示例性处理腔室可从位于加利福尼亚州圣克拉拉市的应用材料公司获得。应当理解，下面描述的腔室是示例性腔室，并且其它腔室(包括来自其它制造商的腔室)可以与本公开的各方面一起使用或进行修改以实现本公开的各方面。
等离子体处理腔室300包括腔室主体302、基板支撑组件305和与基板支撑组件305相对地定位的气体分配组件304，并且它们之间限定工艺容积306。气体分配组件被配置为将气体均匀地分配到等离子体处理腔室300的工艺容积306中，以促进膜沉积到定位在基板支撑件305上的基板310上。气体分配组件304包括气体入口通道317，气体入口通道317将气体从气流控制器320输送到悬置在吊板319上的气体分配歧管318中。气体分配歧管318包括多个孔或喷嘴(未示出)，在处理期间，气体混合物通过所述多个孔或喷嘴注入工艺容积306中。气体分配组件304可以连接到RF回路322，以允许施加到基板支撑件308的RF能量在工艺容积306内产生电场，所述电场用来产生用于处理基板310的等离子体。接地322可以替代地为RF供应。电源320可以提供DC能量源，而电源321可以提供RF能量源，以促进等离子体的产生和/或对基板310的吸紧。
基板支撑组件305包括基板支撑件308、基部315、将基部315连接到基板支撑件108的杆314、以及驱动系统303。基板支撑组件305设置在等离子体处理腔室300的内部容积内。基板支撑件308具有支撑基板310的上表面309和用于将杆314安装到基板支撑件308的下表面311。基板支撑件308通过耦接到位于腔室主体302外部的驱动系统303的杆314可移动地设置在工艺容积306中。杆314和基部315连接到驱动系统303和波纹管(未示出)，以允许基板支撑件308升高、降低和/或旋转。
在处理期间，根据上述方面，将工艺气体提供到处理腔室300以沉积膜。
上述工艺(诸如保形沉积、可流动沉积和固化工艺)可以在单个腔室(诸如可从加利福尼亚州圣克拉拉市应用材料公司获得的腔室)中执行，或者上述工艺可在包括执行各个功能的多个腔室的群集工具(诸如可从加利福尼亚州圣克拉拉市应用材料公司获得的/>)的各个腔室中执行。
本公开的实施方式提供用于对半导体器件中的高深宽比沟槽进行间隙填充的高品质非晶硅膜。非晶硅间隙填充是无缝的，总体具有在约10％与约15％之间的低氢浓度，并且因此具有高硅密度。这种无缝高密度非晶硅间隙填充得到改进的蚀刻选择性。例如，所公开的硅间隙填充的蚀刻选择性大于氧化硅(SiO)的蚀刻选择性。此外，无缝高密度非晶硅间隙填充减少或消除高深宽比沟槽中的空隙，从而提高整体器件性能。更具体地，本文所述的方法包括两种硅沉积工艺，即保形硅沉积，接着是可流动硅沉积。虽然可流动硅产生无缝间隙填充，但是可流动硅具有更大的氢浓度，这导致了在固化时收缩。通过执行两个沉积工艺，所得器件的间隙填充具有增大的硅密度、提高的均匀性，并且是无缝的。
虽然前述内容针对的是本公开的示例，但是可以在不脱离本公开的基本范围的情况下设计本公开的其它和进一步示例，并且本公开的范围由所附权利要求确定。

Claims (20)

1.一种用于制造半导体器件的方法，包括：
将基板定位在处理腔室中，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上保形地沉积硅衬垫层；
用可流动硅膜来填充所述至少一个特征；以及
将所述硅衬垫层和所述可流动硅膜固化以使所述硅衬垫层和所述可流动硅膜凝固并形成基本上无缝的间隙填充物，其中所述硅衬垫层和所述可流动硅膜各自包括非晶硅。
2.如权利要求1所述的方法，其中保形地沉积所述硅衬垫层是通过热沉积来完成，并且其中用所述可流动硅膜来填充所述至少一个特征是通过等离子体增强化学气相沉积来完成。
3.如权利要求1所述的方法，其中保形地沉积所述硅衬垫层包括：
将在所述基板的所述表面中形成有所述至少一个特征的所述基板暴露于第一前驱物，其中将在所述基板的所述表面中形成有所述至少一个特征的所述基板暴露于所述第一前驱物发生在300摄氏度与550摄氏度之间的温度下且在10托与600托之间的压力下。
4.如权利要求3所述的方法，其中所述第一前驱物包括甲硅烷、乙硅烷、丙硅烷和丁硅烷中的一种或多种。
5.如权利要求1所述的方法，其中所述至少一个特征是高深宽比沟槽，并且其中所述至少一个特征的深宽比大于或等于约10:1.
6.如权利要求1所述的方法，其中用所述可流动硅膜来填充所述至少一个特征包括：
将所述基板暴露于第二前驱物，所述基板具有在所述基板上的所述硅衬垫层，其中暴露在所述基板上具有所述硅衬垫层的所述基板发生在-100摄氏度与50摄氏度之间的温度下、在1托和10托之间的压力下且在10瓦与200瓦之间的RF功率下，并且所述第二前驱物包括甲硅烷、乙硅烷、丙硅烷和丁硅烷中的一种或多种。
7.如权利要求1所述的方法，其中所述硅衬垫层包括小于百分之5的氢。
8.如权利要求7所述的方法，其中所述可流动硅膜包括大于30％的氢。
9.如权利要求8所述的方法，其中在所述固化之后，所述硅衬垫层和所述可流动硅膜包括百分之10与百分之15之间的氢。
10.如权利要求1所述的方法，其中所述固化选自由以下项组成的组：热固化、UV固化以及等离子体固化。
11.一种制造半导体器件的方法，包括：
将基板定位在处理腔室中，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；
在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上保形地沉积硅衬垫层，所述硅衬垫层具有小于百分之5的氢浓度；
用可流动硅膜来填充所述至少一个特征，所述可流动硅膜具有大于百分之30的氢浓度；以及
将所述硅衬垫层和所述可流动硅膜固化以使所述硅衬垫层和所述可流动硅膜凝固并形成基本上无缝的间隙填充物，所述基本上无缝的间隙填充物具有百分之10与百分之15之间的氢浓度，其中所述硅衬垫层和所述可流动硅膜各自包括非晶硅。
12.如权利要求11所述的方法，其中保形地沉积所述硅衬垫层包括：
将所述基板暴露于第一前驱物，所述基板具有形成在所述基板的所述表面中的所述至少一个特征，其中将在所述基板的所述表面中形成有所述至少一个特征的所述基板暴露于所述第一前驱物发生在300摄氏度与550摄氏度之间的温度下且在10托与600之间的压力下。
13.如权利要求12所述的方法，其中所述第一前驱物包括甲硅烷、乙硅烷、丙硅烷和丁硅烷中的一种或多种。
14.如权利要求11所述的方法，其中用所述可流动硅膜来填充所述至少一个特征包括：
将的所述基板暴露于第二前驱物，所述基板具有在所述基板上的所述硅衬垫层，其中暴露在所述基板上具有所述硅衬垫层的所述基板发生在-100摄氏度与50摄氏度之间的温度下、在1与10托之间的压力下且在10瓦与200瓦之间的RF功率下。
15.如权利要求14所述的方法，其中所述第二前驱物包括甲硅烷、乙硅烷、丙硅烷和丁硅烷中的一种或多种。
16.一种半导体器件，包括：
基板，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；
保形硅衬垫层，所述保形硅衬垫层设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上，所述保形硅衬垫层具有小于约百分之5的氢浓度；以及
可流动硅膜，所述可流动硅膜设置在所述保形硅衬垫层之上，所述可流动硅膜具有小于约百分之20的氢浓度；
其中所述保形硅衬垫层和所述可流动硅膜各自包括非晶硅。
17.如权利要求16所述的半导体器件，其中所述保形硅衬垫层设置在所述基板的所述表面、所述至少一个特征的所述侧壁和所述底表面上并与所述基板表面以及所述至少一个特征的所述侧壁和所述底表面接触。
18.如权利要求17所述的半导体器件，其中所述可流动硅膜设置在所述保形硅衬垫层上并且与所述保形硅衬垫层接触。
19.如权利要求17所述的半导体器件，其中所述至少一个特征是高深宽比沟槽。
20.如权利要求19所述的半导体器件，其中所述高深宽比沟槽具有大于或等于10:1的深宽比。
CN201880018782.8A 2017-03-31 2018-03-27 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 Active CN110431661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762479353P 2017-03-31 2017-03-31
US62/479,353 2017-03-31
PCT/US2018/024508 WO2018183287A1 (en) 2017-03-31 2018-03-27 Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film

Publications (2)

Publication Number Publication Date
CN110431661A CN110431661A (zh) 2019-11-08
CN110431661B true CN110431661B (zh) 2023-09-22

Family

ID=63671032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880018782.8A Active CN110431661B (zh) 2017-03-31 2018-03-27 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺

Country Status (5)

Country Link
US (2) US10460933B2 (zh)
JP (1) JP7171604B2 (zh)
KR (2) KR20230162158A (zh)
CN (1) CN110431661B (zh)
WO (1) WO2018183287A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871100B2 (en) * 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
CN111902929A (zh) 2018-03-09 2020-11-06 应用材料公司 用于含金属材料的高压退火处理
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
CN112996950B (zh) * 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11776980B2 (en) * 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
US11615966B2 (en) 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
JPWO2023026329A1 (zh) * 2021-08-23 2023-03-02
WO2023178203A1 (en) * 2022-03-18 2023-09-21 Lam Research Corporation Seam-free and crack-free deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188325A (ja) * 1998-12-22 2000-07-04 Sharp Corp 半導体装置の製造方法
JP2005236160A (ja) * 2004-02-23 2005-09-02 Toyota Motor Corp 半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309827B2 (ja) * 1999-04-20 2002-07-29 株式会社デンソー 可動部を有する基板の製造方法及び力学量センサの製造方法
US7645677B2 (en) * 2004-03-16 2010-01-12 Ishikawajima-Harima Heavy Industries Co., Ltd. Method for manufacturing semiconductor device
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
US7470617B2 (en) * 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
KR100894101B1 (ko) 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7674684B2 (en) 2008-07-23 2010-03-09 Applied Materials, Inc. Deposition methods for releasing stress buildup
KR20100035000A (ko) 2008-09-25 2010-04-02 삼성전자주식회사 서로 다른 종횡비를 갖는 소자 분리 트렌치 갭필 방법 및 그를 이용한 반도체 소자
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
KR20110024513A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
US8318584B2 (en) * 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US7947551B1 (en) * 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US20120202315A1 (en) * 2011-02-03 2012-08-09 Applied Materials, Inc. In-situ hydrogen plasma treatment of amorphous silicon intrinsic layers
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
US20150064929A1 (en) * 2013-09-05 2015-03-05 United Microelectronics Corp. Method of gap filling
WO2015100292A1 (en) * 2013-12-26 2015-07-02 Applied Materials, Inc. Photo-assisted deposition of flowable films
US9837271B2 (en) * 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
JP2016092051A (ja) 2014-10-30 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
US10483102B2 (en) * 2017-04-07 2019-11-19 Applied Materials, Inc. Surface modification to improve amorphous silicon gapfill

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188325A (ja) * 1998-12-22 2000-07-04 Sharp Corp 半導体装置の製造方法
JP2005236160A (ja) * 2004-02-23 2005-09-02 Toyota Motor Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110431661A (zh) 2019-11-08
JP7171604B2 (ja) 2022-11-15
US10460933B2 (en) 2019-10-29
KR20190126380A (ko) 2019-11-11
KR102606653B1 (ko) 2023-11-24
JP2020516060A (ja) 2020-05-28
US20200051815A1 (en) 2020-02-13
KR20230162158A (ko) 2023-11-28
US20180286674A1 (en) 2018-10-04
WO2018183287A1 (en) 2018-10-04
US10699903B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US11251040B2 (en) Cyclical deposition method including treatment step and apparatus for same
CN111593319B (zh) 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
US20110151142A1 (en) Pecvd multi-step processing with continuous plasma
CN110476222B (zh) 用于硅间隙填充的两步工艺
KR20130130035A (ko) Hdp-cvd에 의한 폴리실리콘 필름
CN112219261A (zh) 利用h2等离子体的可流动膜固化
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
US20220020594A1 (en) Flowable film formation and treatments
US20230386829A1 (en) Low temperature silicon oxide gap fill
CN113966412A (zh) 可流动pecvd的低沉积速率
US11862458B2 (en) Directional selective deposition
US11682554B2 (en) Catalytic thermal deposition of carbon-containing materials
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
US20240038527A1 (en) Forming films with improved film quality
TW202412066A (zh) 低溫氧化矽間隙填充
KR20240055067A (ko) 방향성 선택적 증착
TW202407758A (zh) 使用體積膨脹的大面積間隙填充

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant