JP3309827B2 - 可動部を有する基板の製造方法及び力学量センサの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、可動部を有する
基板の製造方法に係り、詳しくは、自動車のエアバッグ
システムやサスペンション制御システム等に好適な半導
体式の加速度センサに関するものである。

【０００２】

【従来の技術】従来、加速度センサなどの可動部を有す
る基板として小型化が望まれており、このような先例と
しては、日経エレクトロニクス１９９１．１１．１１
（ｎｏ．５４０）、Ｐ２２３〜Ｐ２３１に、表面マイク
ロマシーニング技術を用いた加速度センサが示されてい
る。つまり、シリコン基板の上に薄膜のポリシリコン膜
を積層して、このポリシリコン膜をエッチングすること
により、表面の平行方向に移動可能な梁を形成して加速
度センサを形成している。

【０００３】

【発明が解決しようとする課題】ところが、梁構造など
による可動部を形成する際に工程中に梁構造を画定する
ための溝が露出すると、工程中において可動部が基板に
対して強度的に弱くなったり、溝内部へ異物や不純物が
混入し、好ましくない。

【０００４】そこで、この発明の目的は、新規な構造に
て高精度、高信頼性を図ることができる可動部を有する
基板の製造方法を提供することにある。

【０００５】

【課題を解決するための手段】請求項１記載の発明で
は、第２工程により形成した溝を一旦埋め戻すため、可
動部の可動状態を制限でき、好ましい。

【０００６】

【０００７】請求項３に記載の発明では、溝内部に入れ
た充填物により可動部の可動状態を制限でき、好まし
い。

【０００８】

【０００９】請求項５に記載の発明では、第２の溝を充
填物にて充填するので、可動部の可動状態を制限でき、
好ましい。

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【発明の実施の形態】（第１実施例）以下、この発明を
具体化した一実施例を図面に従って説明する。

【００１５】図１には、加速度センサの平面図を示すと
ともに、図２には図１のＡ−Ａ断面図を示す。本加速度
センサは容量型加速度センサであり、図２に示すよう
に、単結晶シリコン基板８上にＳｉＯ2 膜９を介して単
結晶シリコン基板１が接合され、単結晶シリコン基板１
には同基板１を貫通するトレンチ３により片持ち梁１３
が形成されている。この片持ち梁１３は、図１に示すよ
うに、その先端側が２つに分かれた構造をなしている。
そして、片持ち梁１３は、単結晶シリコン基板１の表面
に平行な方向（図１中、Ｃ矢印方向）に可動となってい
る。さらに、単結晶シリコン基板１において、信号処理
回路１０がポリシリコン膜６及びＳｉＯ2膜５により片
持ち梁１３とは電気的に絶縁された状態で形成されてい
る。

【００１６】図３〜図１０にはその製造工程を示す。以
下に、製造工程を説明する。図３に示すように、１〜２
０Ω・ｃｍのｎ型（１００）単結晶シリコン基板１を用
意し、その主表面に熱酸化により１μｍ程度のＳｉＯ2
膜２を形成し、フォトリソグラフィー手法によりＳｉＯ
2 膜２を所定のパターンに形成する。続いて、単結晶シ
リコン基板１の主表面側において、リアクティブイオン
エッチング等により所定の深さ、例えば０．２〜３０μ
ｍ程度の垂直の壁を持つトレンチ３を形成する。本実施
例では、約３μｍの場合で説明する。

【００１７】そして、ＳｉＯ2 膜２を除去した後、図４
に示すように、トレンチ３の内壁を含む単結晶シリコン
基板１の主表面に、リンやヒ素等によるｎ+ 拡散層４を
形成し、さらに熱酸化等により０．１〜１μｍのＳｉＯ
2 膜５を形成する。この時、エッチングのダメージを除
去するため、ｎ+ 拡散層４を形成する前にＳｉＯ2 を熱
酸化で形成し除去する、いわゆる犠牲酸化を行ってもよ
い。

【００１８】続いて、図５に示すように、単結晶シリコ
ン基板１の主表面にポリシリコン膜６を形成して、トレ
ンチ３をポリシリコン膜６にて充填する。尚、ポリシリ
コン膜６をバイアス用導電路として使用すべく同ポリシ
リコン膜６に不純物を導入する場合には、ポリシリコン
膜６を形成する前に薄いポリシリコン層を形成しリン等
を高濃度に拡散しておけばポリシリコン膜６に不純物を
導入することができる。

【００１９】次に、図６に示すように、ポリシリコン膜
６の表面を鏡面研磨して所定の厚さのポリシリコン膜６
が残るようする。続いて、ポリシリコン膜６に対しイオ
ン注入等により所定領域にボロンによるｐ+ 拡散層７を
形成する。

【００２０】一方、図７に示すように、もう１枚の（１
００）単結晶シリコン基板８を用意し、その主表面に熱
酸化による０．１〜１．０μｍのＳｉＯ2 膜９を形成す
る。次に、単結晶シリコン基板１と単結晶シリコン基板
８とを、例えば過酸化水素水と硫酸の混合水溶液中に入
れ、親水性化処理を行う。そして、乾燥後、図８に示す
ように、単結晶シリコン基板１の主表面と単結晶シリコ
ン基板８の主表面とを室温中で重ね合わせ、４００〜１
１００°Ｃの炉の中に０．５〜２時間入れ強固な接合を
行う。

【００２１】次に、図９に示すように、アルカリ系の水
溶液、例えばＫＯＨ溶液等を用いて単結晶シリコン基板
１の裏面側を選択ポリッシングしてＳｉＯ2 膜２が表れ
るまで処理する。その結果、単結晶シリコン基板１の厚
さが、例えば、３μｍ程度となり、薄膜化される。

【００２２】そして、図１０に示すように、単結晶シリ
コン基板１の所定領域に通常のＣＭＯＳプロセス、又は
バイポーラプロセス等を用いて信号処理回路（ＩＣ回路
部）１０を形成する。尚、図１及び図１０においては、
信号処理回路１０の一部としてＭＯＳトランジスタのみ
を示す。さらに、信号処理回路１０の上面にパッシベー
ション膜１１として、例えばプラズマＣＶＤ法によるプ
ラズマＳｉＮ膜（Ｐ−ＳｉＮ）を形成する。引き続き、
このパッシベーション膜１１の所定の領域に窓１２を明
ける。

【００２３】そして、図２に示すように、ＴＭＡＨ（テ
トラメチルアンモニウムハイドロオキサイト）（ＣＨ3
）4 ＮＯＨの約２０％溶液を用いて、単結晶シリコン
基板１の裏面側（図２中、上側）からパッシベーション
膜１１の窓１２を通してポリシリコン膜６をエッチング
除去する。このとき、パッシベーション膜１１（Ｐ−Ｓ
ｉＮ）、ＳｉＯ2 膜５，アルミ配線層，ｐ+ 拡散層（ｐ
+ ポリシリコン膜）７は選択的エッチングではほとんど
エッチングされない。

【００２４】尚、ポリシリコン膜６のエッチング除去の
際に、図１における片持ち梁１３の幅の広い部分にエッ
チング用穴４８が設けられ、このエッチング用穴４８を
通してポリシリコン膜６をより確実にエッチング除去す
るようにしている。

【００２５】その結果、片持ち梁１３が形成される。こ
のとき、片持ち梁１３は、図２に示すように、単結晶シ
リコン基板１の深さ方向の厚さＬ1 に対し単結晶シリコ
ン基板１の表面に平行な方向の厚さＬ2 の方が小さくな
っている。

【００２６】容量型加速度センサにおいては、片持ち梁
１３の先端部分（２つに分かれた部分）が可動電極とな
るとともに、図１に示すように、この片持ち梁１３の先
端部分に対向する単結晶シリコン基板１が固定電極１
４，１５，１６，１７となる。又、図１に示すように、
固定電極１４と固定電極１６とがアルミ配線層１８ａに
て取り出され、固定電極１５と固定電極１７とがアルミ
配線層１８ｂにて取り出され、さらに、片持ち梁（可動
電極）１３がアルミ配線層１８ｃにて取り出されてい
る。このアルミ配線層１８ａ，１８ｂ，１８ｃは信号処
理回路１０と接続され、この信号処理回路１０により加
速度による片持ち梁（可動電極）１３の変位に伴う信号
処理が行われるようになっている。又、片持ち梁１３
（可動電極）及び固定電極１４，１５，１６，１７に配
置したｎ+ 拡散層４（図２参照）により、電位が一定に
保たれる。

【００２７】尚、本実施例では容量型加速度センサとし
たが、片持ち梁１３の根元部分の表面にピエゾ抵抗層を
形成すればピエゾ抵抗型の加速度センサとすることがで
きる。勿論、この両タイプのセンサを同一基板内に形成
すれば、さらにその精度、信頼性を向上させることがで
きる。

【００２８】このように製造された加速度センサにおい
ては、単結晶シリコン基板８上にＳｉＯ2 膜を介して単
結晶シリコン基板１が接合されてＳＯＩ構造となってい
る。さらに、片持ち梁１３においては、単結晶シリコン
基板１の深さ方向の厚さＬ1に対し単結晶シリコン基板
１の表面に平行な方向の厚さＬ2 の方が小さい。よっ
て、片持ち梁１３が単結晶シリコン基板１の表面におい
て表面に平行な方向に移動可能となり、基板表面に平行
な方向への加速度が検出される。

【００２９】このように本実施例では、単結晶シリコン
基板１の主表面に、片持ち梁１３を形成するための所定
深さのトレンチ（溝）３を形成し（第１工程）、単結晶
シリコン基板１の主表面にポリシリコン膜６を形成して
トレンチ３を当該ポリシリコン膜６にて充填するととも
に、そのポリシリコン膜６の表面を平滑化した（第２工
程）。そして、単結晶シリコン基板１の主表面と、Ｓｉ
Ｏ2 膜（絶縁膜）９を形成した単結晶シリコン基板８と
を、ＳｉＯ2 膜９を介して接合し（第３工程）、単結晶
シリコン基板１の裏面側を所定量研磨して単結晶シリコ
ン基板１を薄膜化した（第４工程）。さらに、単結晶シ
リコン基板１の表面に信号処理回路１０を形成した後、
単結晶シリコン基板１の裏面側からポリシリコン膜６を
エッチング除去して片持ち梁１３を形成した（第５工
程）。

【００３０】よって、ウェハプロセスの途中における信
号処理回路１０の形成プロセスでは、ポリシリコン膜６
により単結晶シリコン基板１の表面部分にはトレンチ３
が埋められており、ＩＣ素子の汚染、製造装置への汚
染、それに伴う電気特性の不良や劣化が防止できる。つ
まり、ウェハプロセスはプロセス途中の熱処理、フォト
リソグラフィー処理等においてウェハ表面に凹部や貫通
孔等の表面構造が現れないようにすることにより、コン
タミネーション等を防止してウェハプロセスの安定化を
図り、高精度の加速度センサを安定して供給することが
できる。

【００３１】特に、ポリシリコン膜６によりトレンチ３
を埋め戻しているので、工程中における機械的強度を維
持できると共に、工程中に可動部となる片持ち梁１３の
可動状態を制限でき、工程上好ましい。

【００３２】このように製造された加速度センサは、単
結晶シリコン基板８上にＳｉＯ2 膜（絶縁膜）９を介し
て接合され、かつ薄膜化された単結晶シリコン基板１
と、単結晶シリコン基板１に形成され、その表面に平行
な方向に可動な片持ち梁１３と、単結晶シリコン基板１
に形成され、加速度による片持ち梁１３の動作に伴う信
号処理を行う信号処理回路１０とを備えている。そし
て、単結晶シリコン基板１の表面に平行な方向に加速度
が作用すると、単結晶シリコン基板１に形成した片持ち
梁１３が動作する。その片持ち梁１３の動作に伴い単結
晶シリコン基板１に形成した信号処理回路１０にて信号
処理が行われる。このようにして、単結晶シリコンを用
いた表面マイクロマシーニング技術により加速度センサ
が形成され、新規な構造にて高精度、高信頼性を図るこ
とができることとなる。

【００３３】又、前記片持ち梁１３の表面、及び、片持
ち梁１３と対向する単結晶シリコン基板１をＳｉＯ2 膜
（絶縁体）５にて被覆したので、容量型加速度センサに
おける電極ショートを未然に防止することができる。
尚、片持ち梁１３の表面と、片持ち梁１３と対向する単
結晶シリコン基板１とは、少なくともいずれかがＳｉＯ
2 膜（絶縁体）５にて被覆されていればよい。

【００３４】尚、本実施例の応用として、図１１，１２
に示すように、寄生容量を減らすため片持ち梁１３を信
号処理回路（ＩＣ回路部）１０と切り離し、エアーブリ
ッジ配線としてもよい。又、固定電極１４，１５，１
６，１７も同様な構造にしてもよい。さらに、前記実施
例ではアルミ配線層を用いたがポリシリコン層により配
線部を形成してもよい。さらには、前記実施例では梁の
先端に２つの可動電極を形成するとともに４つの固定電
極１４，１５，１６，１７を形成したが、さらに感度を
向上させるために、可動電極部と固定電極部とを櫛歯状
にしてもよい。

【００３５】（第２実施例）次に、第２実施例を第１実
施例との相違点を中心に説明する。

【００３６】前記第１実施例では片持ち梁１３を形成す
るために、この部分を単結晶シリコン基板から一定距離
離す目的でｐ+ 拡散層（ｐ+ ポリシリコン膜）７を形成
したが、本実施例においては、この一定距離離すために
トレンチを形成する前に凹部を形成している。

【００３７】図１３〜図２１にはその製造工程を示す。
図１３に示すように、ｎ型（１００）単結晶シリコン基
板２０を用意し、単結晶シリコン基板２０の主表面にド
ライエッチング又はウェットエッチングにより凹部２１
を所定の深さ、例えば０．１〜５μｍの深さで形成す
る。そして、図１４に示すように、単結晶シリコン基板
２０の主表面にＳｉＯ2 膜２２を形成し、フォトリソグ
ラフィー手法のよりパターンを形成する。続いて、凹部
２１の底部を含む単結晶シリコン基板２０の主表面にド
ライエッチング等により０．１〜３０μｍ程度のトレン
チ２３を形成する。

【００３８】そして、図１５に示すように、トレンチ２
３の内壁を含む単結晶シリコン基板２０の主表面に、ｎ
+ 拡散層２４を形成するとともに、熱酸化によりＳｉＯ
2 膜２５を形成する。その後、図１６に示すように、ト
レンチ２３内にＬＰＣＶＤ法によりポリシリコン膜２６
を埋め込む。

【００３９】引き続き、図１７に示すように、ＳｉＯ2
膜２５をストッパーとしてポリシリコン膜２６の表面を
研摩し、表面を平滑にする。この時、ポリシリコン膜２
６とＳｉＯ2 膜２５の表面が平滑になることが望ましい
が、ポリシリコン膜２６の部分がへこみぎみになったと
してもＳｉＯ2 膜２５の表面が平滑になっていれば続い
て行われるウエハ接合において差し支えない。

【００４０】一方、図１８に示すように、もう１枚の
（１００）単結晶シリコン基板２７を用意し、その主表
面に熱酸化による０．１〜１．０μｍのＳｉＯ2 膜２８
を形成する。次に、単結晶シリコン基板２０，２７を、
例えば過酸化水素水と硫酸の混合水溶液中に入れ、親水
性化処理を行う。そして、乾燥後、両単結晶シリコン基
板２０，２７の主表面を室温中で重ね合わせ、４００〜
１１００°Ｃの炉の中に０．５〜２時間入れ強固な接合
を行う。

【００４１】次に、図１９に示すように、アルカリ系の
水溶液、例えばＫＯＨ溶液等を用いて単結晶シリコン基
板２０の裏面側を選択ポリッシングしてＳｉＯ2 膜２５
が表れるまで処理する。その結果、単結晶シリコン基板
２０の厚さが、例えば、３μｍ程度となり、薄膜化され
る。

【００４２】そして、図２０に示すように、通常のＣＭ
ＯＳプロセス、又はバイポーラプロセス等を通して信号
処理回路（ＩＣ回路部）１０を形成する。さらに、信号
処理回路１０の上面にパッシベーション膜１１として、
例えばプラズマＣＶＤ法によるプラズマＳｉＮ膜（Ｐ−
ＳｉＮ膜）を形成する。引き続き、このパッシベーショ
ン膜１１の所定の領域に窓１２を明ける。

【００４３】そして、図２１に示すように、ＴＭＡＨ
（テトラメチルアンモニウムハイドロオキサイト）（Ｃ
Ｈ3 ）4 ＮＯＨの約２０％溶液を用いて、単結晶シリコ
ン基板２０の裏面側からパッシベーション膜１１の窓１
２を通してポリシリコン膜２６をエッチング除去する。
このとき、パッシベーション膜１１（Ｐ−ＳｉＮ）、Ｓ
ｉＯ2 膜２５，アルミ配線層は選択的エッチングではほ
とんどエッチングされない。

【００４４】その結果、片持ち梁１３が形成される。

【００４５】（第３実施例）次に、第３実施例を第１実
施例との相違点を中心に説明する。

【００４６】前記第１，第２実施例においてはウェハ接
合の前にトレンチ内にポリシリコンを埋め込んだが、本
実施例ではウェハ接合後トレンチ内にポリシリコンを埋
め込み、最終工程でこの埋め込んだポリシリコンを除去
し、加速度センサを作製している。

【００４７】図２２〜図２８には、製造工程を示す。図
２２に示すように、ｎ型（１００）単結晶シリコン基板
３０を用意し、その主表面に深さ０．１〜５μｍの凹部
３１を形成する。一方、図２３に示すように、単結晶シ
リコン基板３２を用意し、その主表面に熱酸化によるＳ
ｉＯ2 膜３３を形成する。そして、単結晶シリコン基板
３０の主表面と単結晶シリコン基板３２の主表面とを接
合する。

【００４８】さらに、図２４に示すように、単結晶シリ
コン基板３０の裏面側を所定の厚さ（０．１〜３０μ
ｍ）になるまで鏡面研磨する。そして、図２５に示すよ
うに、ＳｉＯ2 膜３４を０．１〜２μｍ形成し、続いて
エッチングによりトレンチ３５を形成する。この時、片
持ち梁１３が形成される。

【００４９】次に、熱拡散法等により、ヒ素やリンのＮ
型不純物を高濃度に導入し、ＳｉＯ2 膜３３，３４で覆
われていない領域にｎ+ 高濃度層３６を形成する。続い
て、図２６に示すように、単結晶シリコン基板３０の表
面にポリシリコン膜３７を形成してトレンチ３５をポリ
シリコン膜３７で充填する。その後、図２７に示すよう
に、ポリシリコン膜３７の表面を選択研磨してＳｉＯ2
膜３４が表れるまで平坦にする。さらに、図２８に示す
ように、信号処理回路１０を形成した後、最後に単結晶
シリコン基板３０の裏面側（上面側）からポリシリコン
膜３７をエッチング除去して片持ち梁１３を形成する。

【００５０】このように本実施例では、単結晶シリコン
基板３０の主表面と、ＳｉＯ2 膜（絶縁膜）３３を形成
した単結晶シリコン基板３２とを、ＳｉＯ2 膜３３を介
して接合し（第１工程）、単結晶シリコン基板３０の裏
面側を所定量研磨して単結晶シリコン基板３０を薄膜化
する（第２工程）。そして、単結晶シリコン基板３０の
裏面に、片持ち梁１３を形成するための所定深さのトレ
ンチ（溝）３５を形成し（第３工程）、単結晶シリコン
基板３０の裏面にポリシリコン膜３７を形成してトレン
チ３５をポリシリコン膜３７にて充填するとともに、そ
のポリシリコン膜３７の表面を平滑化する（第４工
程）。さらに、単結晶シリコン基板３０に信号処理回路
を形成した後、単結晶シリコン基板３０の裏面側からポ
リシリコン膜３７をエッチング除去して片持ち梁１３を
形成した（第５工程）。

【００５１】よって、ウェハプロセスの途中における信
号処理回路１０の形成プロセスでは、ポリシリコン膜３
７により単結晶シリコン基板３０の上面部分にはトレン
チ３５が埋められており、ＩＣ素子の汚染、製造装置へ
の汚染、それに伴う電気特性の不良や劣化が防止でき
る。つまり、ウェハプロセスはプロセス途中の熱処理、
フォトリソグラフィー処理等においてウェハ表面に凹部
や貫通孔等の表面構造が現れないようにすることによ
り、コンタミネーション等を防止してウェハプロセスの
安定化を図り、高精度の加速度センサを安定して供給す
ることができる。

【００５２】（第４実施例）次に、第４実施例を第３実
施例との相違点を中心に説明する。

【００５３】本実施例は前記第３実施例に比較してより
安価にセンサを製造するためのものでありる。図２９〜
図３１には、製造工程を示す。

【００５４】図２９に示すように、単結晶シリコン基板
４０の主表面に０．１〜２μｍのＳｉＯ2 膜４１を形成
するとともに、このＳｉＯ2 膜４１を挟んで単結晶シリ
コン基板４２を接合する。そして、図３０に示すよう
に、単結晶シリコン基板４２の上面を研磨して単結晶シ
リコン基板４２を所定の厚さにする。つまり、単結晶シ
リコン基板４２の厚さを、例えば、３μｍ程度に薄膜化
する。その後、単結晶シリコン基板４２の上面に高濃度
ｎ+ 拡散層４３を形成し、さらに、その上にＳｉＯ2 膜
４４を形成する。

【００５５】続いて、図３１に示すように、単結晶シリ
コン基板４２にトレンチ４５を形成し、フッ酸溶液によ
りもこのトレンチ４５より下層にあるＳｉＯ2 膜４１を
部分的にエッチング除去する。この時、片持ち梁１３と
なる部分の下部のＳｉＯ2 膜４１は完全に除去される。

【００５６】その後の処理は、図２６〜図２８と同じで
ある。次に、この第４の実施例の応用例を図３２〜図３
４を用いて説明する。図３２に示すように、単結晶シリ
コン基板４０の主表面に０．１〜２μｍのＳｉＯ2 膜４
１を形成するとともに、単結晶シリコン基板４２の主表
面の所定領域に深さが０．１〜３μｍの凹部４７を形成
する。そして、ＳｉＯ2 膜４１を挟んで単結晶シリコン
基板４２の主表面を接合する。さらに、図３３に示すよ
うに、単結晶シリコン基板４２の上面を研磨して単結晶
シリコン基板４２を所定の厚さにする。つまり、単結晶
シリコン基板４２の厚さを、例えば、３μｍ程度に薄膜
化する。その後、単結晶シリコン基板４２の上面に高濃
度ｎ+ 拡散層４３を形成し、さらに、その上にＳｉＯ2
膜４４を形成する。

【００５７】続いて、図３４に示すように、単結晶シリ
コン基板４２に対し凹部４７に至るトレンチ４５を形成
し、片持ち梁１３を形成する。その後の処理は、図２６
〜図２８と同じである。

【００５８】このようにすることにより、図３１のよう
にＳｉＯ2 膜４１を部分的にエッチング除去する場合に
比べ、より確実に電気的絶縁をとることができることと
なる。

【００５９】尚、この発明は上記各実施例に限定される
ものではなく、例えば、片持ち梁構造の他にも、両持ち
梁構造や多数持ち梁構造に対して適用可能である。又、
図３５に示すように、単結晶シリコン基板５０に対し２
つの加速度センサ１３ａ，１３ｂを形成し、加速度セン
サ１３ａによりＸ方向を、加速度センサ１３ｂによりＹ
方向の加速度を検出するようにしてもよい。さらに、こ
のＸ，Ｙ方向加速度センサ１３ａ，１３ｂに対し表面垂
直方向に対して加速度を検出可能な加速度センサを同一
基板に形成し、三次元方向の加速度を検知するようにし
てもよい。さらに、容量型として本加速度センサを用い
る場合は、いわゆるサーボ型（閉ループ回路構成）にす
ることにより、より特性の安定化を図ることができる。

【００６０】又、上記各実施例ではポリシリコン膜６，
２６，３７にてトレンチ（溝）３，２３，３５を充填し
たが、多結晶又は非結質又はそれらの混在したシリコン
膜を用いてもよい。つまり、ポリシリコン又はアモルア
ァスシリコン又はポリシリコンとアモルアァスシリコン
の混在したシリコン膜を用いてもよい。

【図面の簡単な説明】

【図１】加速度センサの平面図である。

【図２】図１のＡ−Ａ断面を示す図である。

【図３】第１実施例の製造工程を示す図である。

【図４】製造工程を示す図である。

【図５】製造工程を示す図である。

【図６】製造工程を示す図である。

【図７】製造工程を示す図である。

【図８】製造工程を示す図である。

【図９】製造工程を示す図である。

【図１０】製造工程を示す図である。

【図１１】第１実施例の応用例を示す平面図である。

【図１２】図１１のＢ−Ｂ断面を示す図である。

【図１３】第２実施例の製造工程を示す図である。

【図１４】製造工程を示す図である。

【図１５】製造工程を示す図である。

【図１６】製造工程を示す図である。

【図１７】製造工程を示す図である。

【図１８】製造工程を示す図である。

【図１９】製造工程を示す図である。

【図２０】製造工程を示す図である。

【図２１】製造工程を示す図である。

【図２２】第３実施例の製造工程を示す図である。

【図２３】製造工程を示す図である。

【図２４】製造工程を示す図である。

【図２５】製造工程を示す図である。

【図２６】製造工程を示す図である。

【図２７】製造工程を示す図である。

【図２８】製造工程を示す図である。

【図２９】第４実施例の製造工程を示す図である。

【図３０】製造工程を示す図である。

【図３１】製造工程を示す図である。

【図３２】第４実施例の応用例の製造工程を示す図であ
る。

【図３３】製造工程を示す図である。

【図３４】製造工程を示す図である。

【図３５】別例の加速度センサの平面図である。

【符号の説明】

１ 単結晶シリコン基板 ２ ＳｉＯ2 膜（絶縁膜） ３ トレンチ（溝） ６ ポリシリコン膜 ８ 単結晶シリコン基板 ９ ＳｉＯ2 膜（絶縁膜） １０ 信号処理回路 １３ 片持ち梁

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 第１の基板の主表面に溝を形成する第１
   工程と、 前記溝を充填物にて充填する第２工程と、 前記第１の基板の主表面と第２の基板とを接合する第３
   工程と、 前記基板の裏面側を前記溝が露出するように第１の基板
   を薄膜化する第４工程と、 前記第１の基板の裏面側から前記充填物をエッチング除
   去して前記溝を利用した可動部を画定する第５工程とを
   備えたことを特徴とする可動部を有する基板の製造方
   法。
2. 【請求項２】 前記第１工程は、第１の溝及びこの第１
   の溝よりも深い第２の溝を形成する工程であり、 前記第５工程において前記充填物をエッチング除去して
   前記第１の溝及び前記第２の溝を利用した可動部を画定
   することを特徴とする請求項１に記載の可動部を有する
   基板の製造方法。
3. 【請求項３】 力学量センサを製造する方法において、 支持基板と、可動部となる領域が絶縁膜を介して前記支
   持基板上に配置される素子形成部とを備える基板を用意
   する第１工程と、 前記素子形成部に溝を形成し、前記溝より下層にある前
   記支持基板上の絶縁膜及び前記素子形成部の前記可動部
   となる領域の下にある前記支持基板上の絶縁膜をエッチ
   ング除去し、前記可動部とこれを離間する固定部とを画
   定し、前記溝内部を充填物で充填する第２工程と、 前記溝内にある前記充填物を除去し、前記可動部を前記
   固定部に対し変位可能な状態とすることでセンシング部
   を形成する第３工程と を備えることを特徴とする力学量
   センサの製造方法。
4. 【請求項４】 前記固定部は前記絶縁膜上に形成されて
   おり、前記可動部下の前記絶縁膜をエッチング除去する
   際に、前記固定部下における前記絶縁膜は残ることを特
   徴とする請求項３記載の力学量センサの製造方法。
5. 【請求項５】 第１の基板の第１表面に第１の溝を形成
   する第１工程と、第１の基板 と第２の基板とを、前記第１の溝が前記第２
   の基板に面するように絶縁膜を介して貼り合わせる第２
   工程と、 前記第１の基板の第１表面に対して反対側の第２表面側
   から前記第１の溝まで達する第２の溝を形成する第３工
   程と、 前記第２の溝内に充填物を充填する第４工程と、前記第４工程後に前記充填物を除去することで可動部を
   画定する第５工程 とを備えたことを特徴とする可動部を
   有する基板の製造方法。
6. 【請求項６】 前記第４工程において、前記充填物を前
   記第１の溝にも充填することを特徴とする請求項５記載
   の可動部を有する基板の製造方法。
7. 【請求項７】 前記第４工程と前記第５工程との間に信
   号処理回路を形成する工程を有する請求項５記載の可動
   部を有する基板の製造方法。
8. 【請求項８】 前記充填物を多結晶又は非結質又はそれ
   らの混在したシリコン材料とすることを特徴とする請求
   項１または５に記載の可動部を有する基板の製造方法。
9. 【請求項９】 前記充填物を多結晶又は非結質又はそれ
   らの混在したシリコン材料とすることを特徴とする請求
   項３に記載の力学量センサの製造方法。