JP3633555B2

JP3633555B2 - 半導体力学量センサ

Info

Publication number: JP3633555B2
Application number: JP2001392247A
Authority: JP
Inventors: 哲夫藤井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2005-03-30
Anticipated expiration: 2020-03-30
Also published as: JP2002289875A

Description

【０００１】
【産業上の利用分野】
本発明は、例えば自動車等の運動体の力学量を検出するのに用いて好適な半導体力学量センサに関し、特に、支持梁が力学量に応じて水平方向に変位する半導体力学量センサに関する。
【０００２】
【従来の技術】
一般に、従来技術による片持梁式の加速度センサとしては、シリコン基板に設けられ、基端側が固定端となり先端側が加速度に応じてシリコン基板と水平方向に変位する質量部を有する支持梁と、該支持梁の固定端を除く外周側を取囲むように前記シリコン基板を上面から下面まで貫通して設けられた略コ字状の溝と、該溝により前記シリコン基板に一体形成され、支持梁の周囲に所定寸法離間して設けられた固定部と、前記シリコン基板の表面に設けられた低抵抗のＰ型拡散層によって前記支持梁および該支持梁に対向する固定部に形成された可動電極および固定電極とからなるものが、例えば特開昭６２−２３２１７１号公報等によって知られている。
【０００３】
そして、この加速度センサは、支持梁の幅寸法をその厚さ寸法よりも小さくすることにより加速度検出方向に指向性を付与し、該支持梁を加速度に応じてシリコン基板と水平な方向に変位せしめ、この支持梁の水平方向変位による各電極間の静電容量変化を加速度検出信号として検出するようになっている。
【０００４】
【発明が解決しようとする課題】
ところで、上述した各従来技術による加速度センサでは、シリコン基板を貫通する略コ字状の溝を形成することにより、該基板に支持梁と固定部とを一体的に形成している。しかし、この溝は支持梁の固定端側を除くコ字状に形成されているに過ぎず、該支持梁の固定端側はシリコン基板を介して固定部側と接続されているから、支持梁に形成された可動電極と固定部に形成された固定電極との間の電気的絶縁性が低く、ノイズの影響を受け易くなって加速度の検出精度や検出感度等が大幅に低下するという問題がある。
【０００５】
また、上述した各従来技術による静電容量式の加速度センサにあっては、加速度の検出感度を高めるべく、可動電極と固定電極との間の電極間寸法（即ち、溝の幅寸法）を数十ｍ程度の狭小な寸法にする必要があるが、支持梁と固定部とが物理的に接続されているため、この狭小な溝の両側面に電気的に分離された可動電極、固定電極を形成するのが難しい。
【０００６】
即ち、特開昭６２−２３２１７１号公報に示す従来技術によるものでは、エッチング技術によりシリコン基板を上下に貫通する２個の溝を左，右に離間して穿設した後、シリコン基板の表面に該各溝を取囲むようにして抵抗値の低いＰ型拡散層を形成し、再度エッチング技術により各溝を広げて略コ字状に形成することにより、このＰ型拡散層を溝の両側で分断して可動電極，固定電極を形成するようになっているから、エッチング技術による溝の形成がＰ型拡散層形成工程を挟む前，後の２段階で行われることになり、製造工程が大幅に複雑化し、製造コストが増大するという問題がある。
【０００７】
本発明は上述した従来技術の問題に鑑みなされたもので、可動電極と固定電極との間を確実に電気的に絶縁することができ、ノイズの影響を低減して加速度の検出精度，検出感度を向上できるようにした加速度センサを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、請求項１に係る力学量センサは、シリコン材料から形成された第１の基板と、該第１の基板の下面側に絶縁部材を介して配置され、前記絶縁部材により該第１の基板とは電気的に絶縁された第２の基板とを備え、前記第１の基板は、力学量に応じて水平方向に変位する質量部を有する支持梁と、該支持梁の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記支持梁の両側に設けられ、前記第２の基板に固定された固定部と、前記支持梁及び前記固定部とは絶縁体により分離されて前記支持梁及び前記固定部の周囲に配置され、更に前記絶縁部材により該第２の基板と電気的に絶縁された周縁部とから構成され、前記第２の基板の上面と前記支持梁の質量部の下面との間に、前記絶縁部材の一部を除去することによって隙間を確保する構成としたことにある。
請求項３に係る力学量センサは、シリコン材料から形成された第１の基板と、該第１の基板の下面側に絶縁部材を介して配置された第２の基板とを備え、前記第１の基板は、力学量に応じて水平方向に変位するおもり部、可動電極及び梁部を有する可動部と、該可動部の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記可動電極に対向して設けられた固定部とから構成され、前記可動部における前記梁部の一部、及び固定部の一部は、絶縁部材からなる支持部により該第２の基板に電気的に絶縁された状態で固定され、前記第２の基板の上面と、前記可動部の前記おもり部、前記可動電極及び前記梁部の下面との間に、前記絶縁部材の一部を除去することによって隙間を確保する構成としたことにある。
【０００９】
【作用】
請求項１記載の発明では、第１の基板を構成する支持梁および固定部は絶縁溝により分断されて電気的に絶縁され、これら支持梁と固定部とにより静電容量が形成される。そして、力学量が加わると、支持梁はこの力学量に応じて水平方向に変位し、該支持梁と固定部との間の静電容量が変化するから、この静電容量変化により力学量検出信号として検出することができる。また、第２の基板の上面と支持梁の質量部の下面との間に、絶縁部材の一部を除去することによって隙間を確保したから、該隙間によって可動部の変位を確保することができる。
【００１０】
請求項３記載の発明では、第１の基板を構成する可動部および固定部とは絶縁溝により分断されて電気的に絶縁され、該可動部には可動電極が形成されると共に該可動電極と固定部とにより静電容量が形成される。そして、力学量が加わると、可動部はこの力学量に応じて水平方向に変位し、該可動電極と固定部との間の静電容量が変化するから、この静電容量変化により力学量検出信号として検出することができる。また、第２の基板の上面と、可動部のおもり部、可動電極及び梁部の他部の夫々の下面との間に、絶縁部材の一部を除去することによって隙間を確保したから、該隙間によって可動部の変位を確保することができる。
【００１１】
【発明の実施の形態】
（第１実施例）
以下、この発明を具体化した一実施例を図面に従って説明する。
【００１２】
図１には、加速度センサの平面図を示すとともに、図２には図１のＡ−Ａ断面図を示す。本加速度センサは容量型加速度センサであり、図２に示すように、単結晶シリコン基板８上にＳｉＯ２膜９を介して単結晶シリコン基板１が接合され、単結晶シリコン基板１には同基板１を貫通するトレンチ３により片持ち梁１３が形成されている。この片持ち梁１３は、図１に示すように、その先端側が２つに分かれた構造をなしている。そして、片持ち梁１３は、単結晶シリコン基板１の表面に平行な方向（図１中、Ｃ矢印方向）に可動となっている。さらに、単結晶シリコン基板１において、信号処理回路１０がポリシリコン膜６及びＳｉＯ２膜５により片持ち梁１３とは電気的に絶縁された状態で形成されている。
【００１３】
図３〜図１０にはその製造工程を示す。以下に、製造工程を説明する。図３に示すように、１〜２０Ω・ｃｍのｎ型（１００）単結晶シリコン基板１を用意し、その主表面に熱酸化により１μｍ程度のＳｉＯ２膜２を形成し、フォトリソグラフィー手法によりＳｉＯ２膜２を所定のパターンに形成する。続いて、単結晶シリコン基板１の主表面側において、リアクティブイオンエッチング等により所定の深さ、例えば０．２〜３０μｍ程度の垂直の壁を持つトレンチ３を形成する。本実施例では、約３μｍの場合で説明する。
【００１４】
そして、ＳｉＯ２膜２を除去した後、図４に示すように、トレンチ３の内壁を含む単結晶シリコン基板１の主表面に、リンやヒ素等によるｎ＋拡散層４を形成し、さらに熱酸化等により０．１〜１μｍのＳｉＯ２膜５を形成する。この時、エッチングのダメージを除去するため、ｎ＋拡散層４を形成する前にＳｉＯ２を熱酸化で形成し除去する、いわゆる犠牲酸化を行ってもよい。
【００１５】
続いて、図５に示すように、単結晶シリコン基板１の主表面にポリシリコン膜６を形成して、トレンチ３をポリシリコン膜６にて充填する。尚、ポリシリコン膜６をバイアス用導電路として使用すべく同ポリシリコン膜６に不純物を導入する場合には、ポリシリコン膜６を形成する前に薄いポリシリコン層を形成しリン等を高濃度に拡散しておけばポリシリコン膜６に不純物を導入することができる。
【００１６】
次に、図６に示すように、ポリシリコン膜６の表面を鏡面研磨して所定の厚さのポリシリコン膜６が残るようする。続いて、ポリシリコン膜６に対しイオン注入等により所定領域にボロンによるｐ＋拡散層７を形成する。
【００１７】
一方、図７に示すように、もう１枚の（１００）単結晶シリコン基板８を用意し、その主表面に熱酸化による０．１〜１．０μｍのＳｉＯ２膜９を形成する。次に、単結晶シリコン基板１と単結晶シリコン基板８とを、例えば過酸化水素水と硫酸の混合水溶液中に入れ、親水性化処理を行う。そして、乾燥後、図８に示すように、単結晶シリコン基板１の主表面と単結晶シリコン基板８の主表面とを室温中で重ね合わせ、４００〜１１００°Ｃの炉の中に０．５〜２時間入れ強固な接合を行う。
【００１８】
次に、図９に示すように、アルカリ系の水溶液、例えばＫＯＨ溶液等を用いて単結晶シリコン基板１の裏面側を選択ポリッシングしてＳｉＯ２膜２が表れるまで処理する。その結果、単結晶シリコン基板１の厚さが、例えば、３μｍ程度となり、薄膜化される。
【００１９】
そして、図１０に示すように、単結晶シリコン基板１の所定領域に通常のＣＭＯＳプロセス、又はバイポーラプロセス等を用いて信号処理回路（ＩＣ回路部）１０を形成する。尚、図１及び図１０においては、信号処理回路１０の一部としてＭＯＳトランジスタのみを示す。さらに、信号処理回路１０の上面にパッシベーション膜１１として、例えばプラズマＣＶＤ法によるプラズマＳｉＮ膜（Ｐ−ＳｉＮ）を形成する。引き続き、このパッシベーション膜１１の所定の領域に窓１２を明ける。
【００２０】
そして、図２に示すように、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイト）（ＣＨ３）４ＮＯＨの約２０％溶液を用いて、単結晶シリコン基板１の裏面側（図２中、上側）からパッシベーション膜１１の窓１２を通してポリシリコン膜６をエッチング除去する。このとき、パッシベーション膜１１（Ｐ−ＳｉＮ）、ＳｉＯ２膜５，アルミ配線層，ｐ＋拡散層（ｐ＋ポリシリコン膜）７は選択的エッチングではほとんどエッチングされない。
【００２１】
尚、ポリシリコン膜６のエッチング除去の際に、図１における片持ち梁１３の幅の広い部分にエッチング用穴４８が設けられ、このエッチング用穴４８を通してポリシリコン膜６をより確実にエッチング除去するようにしている。
【００２２】
その結果、片持ち梁１３が形成される。このとき、片持ち梁１３は、図２に示すように、単結晶シリコン基板１の深さ方向の厚さＬ１に対し単結晶シリコン基板１の表面に平行な方向の厚さＬ２の方が小さくなっている。
【００２３】
容量型加速度センサにおいては、片持ち梁１３の先端部分（２つに分かれた部分）が可動電極となるとともに、図１に示すように、この片持ち梁１３の先端部分に対向する単結晶シリコン基板１が固定電極１４，１５，１６，１７となる。又、図１に示すように、固定電極１４と固定電極１６とがアルミ配線層１８ａにて取り出され、固定電極１５と固定電極１７とがアルミ配線層１８ｂにて取り出され、さらに、片持ち梁（可動電極）１３がアルミ配線層１８ｃにて取り出されている。このアルミ配線層１８ａ，１８ｂ，１８ｃは信号処理回路１０と接続され、この信号処理回路１０により加速度による片持ち梁（可動電極）１３の変位に伴う信号処理が行われるようになっている。又、片持ち梁１３（可動電極）及び固定電極１４，１５，１６，１７に配置したｎ＋拡散層４（図２参照）により、電位が一定に保たれる。
【００２４】
尚、本実施例では容量型加速度センサとしたが、片持ち梁１３の根元部分の表面にピエゾ抵抗層を形成すればピエゾ抵抗型の加速度センサとすることができる。勿論、この両タイプのセンサを同一基板内に形成すれば、さらにその精度、信頼性を向上させることができる。
【００２５】
このように製造された加速度センサにおいては、単結晶シリコン基板８上にＳｉＯ２膜を介して単結晶シリコン基板１が接合されてＳＯＩ構造となっている。さらに、片持ち梁１３においては、単結晶シリコン基板１の深さ方向の厚さＬ１に対し単結晶シリコン基板１の表面に平行な方向の厚さＬ２の方が小さい。よって、片持ち梁１３が単結晶シリコン基板１の表面において表面に平行な方向に移動可能となり、基板表面に平行な方向への加速度が検出される。
【００２６】
このように本実施例では、単結晶シリコン基板１の主表面に、片持ち梁１３を形成するための所定深さのトレンチ（溝）３を形成し（第１工程）、単結晶シリコン基板１の主表面にポリシリコン膜６を形成してトレンチ３を当該ポリシリコン膜６にて充填するとともに、そのポリシリコン膜６の表面を平滑化した（第２工程）。そして、単結晶シリコン基板１の主表面と、ＳｉＯ２膜（絶縁膜）９を形成した単結晶シリコン基板８とを、ＳｉＯ２膜９を介して接合し（第３工程）、単結晶シリコン基板１の裏面側を所定量研磨して単結晶シリコン基板１を薄膜化した（第４工程）。さらに、単結晶シリコン基板１の表面に信号処理回路１０を形成した後、単結晶シリコン基板１の裏面側からポリシリコン膜６をエッチング除去して片持ち梁１３を形成した（第５工程）。
【００２７】
よって、ウェハプロセスの途中における信号処理回路１０の形成プロセスでは、ポリシリコン膜６により単結晶シリコン基板１の表面部分にはトレンチ３が埋められており、ＩＣ素子の汚染、製造装置への汚染、それに伴う電気特性の不良や劣化が防止できる。つまり、ウェハプロセスはプロセス途中の熱処理、フォトリソグラフィー処理等においてウェハ表面に凹部や貫通孔等の表面構造が現れないようにすることにより、コンタミネーション等を防止してウェハプロセスの安定化を図り、高精度の加速度センサを安定して供給することができる。
【００２８】
このように製造された加速度センサは、単結晶シリコン基板８上にＳｉＯ２膜（絶縁膜）９を介して接合され、かつ薄膜化された単結晶シリコン基板１と、単結晶シリコン基板１に形成され、その表面に平行な方向に可動な片持ち梁１３と、単結晶シリコン基板１に形成され、加速度による片持ち梁１３の動作に伴う信号処理を行う信号処理回路１０とを備えている。そして、単結晶シリコン基板１の表面に平行な方向に加速度が作用すると、単結晶シリコン基板１に形成した片持ち梁１３が動作する。その片持ち梁１３の動作に伴い単結晶シリコン基板１に形成した信号処理回路１０にて信号処理が行われる。このようにして、単結晶シリコンを用いた表面マイクロマシーニング技術により加速度センサが形成され、新規な構造にて高精度、高信頼性を図ることができることとなる。
【００２９】
又、前記片持ち梁１３の表面、及び、片持ち梁１３と対向する単結晶シリコン基板１をＳｉＯ２膜（絶縁体）５にて被覆したので、容量型加速度センサにおける電極ショートを未然に防止することができる。尚、片持ち梁１３の表面と、片持ち梁１３と対向する単結晶シリコン基板１とは、少なくともいずれかがＳｉＯ２膜（絶縁体）５にて被覆されていればよい。
【００３０】
尚、本実施例の応用として、図１１，１２に示すように、寄生容量を減らすため片持ち梁１３を信号処理回路（ＩＣ回路部）１０と切り離し、エアーブリッジ配線としてもよい。又、固定電極１４，１５，１６，１７も同様な構造にしてもよい。さらに、前記実施例ではアルミ配線層を用いたがポリシリコン層により配線部を形成してもよい。さらには、前記実施例では梁の先端に２つの可動電極を形成するとともに４つの固定電極１４，１５，１６，１７を形成したが、さらに感度を向上させるために、可動電極部と固定電極部とを櫛歯状にしてもよい。
【００３１】
（第２実施例）
次に、第２実施例を第１実施例との相違点を中心に説明する。
【００３２】
前記第１実施例では片持ち梁１３を形成するために、この部分を単結晶シリコン基板から一定距離離す目的でｐ＋拡散層（ｐ＋ポリシリコン膜）７を形成したが、本実施例においては、この一定距離離すためにトレンチを形成する前に凹部を形成している。
【００３３】
図１３〜図２１にはその製造工程を示す。図１３に示すように、ｎ型（１００）単結晶シリコン基板２０を用意し、単結晶シリコン基板２０の主表面にドライエッチング又はウェットエッチングにより凹部２１を所定の深さ、例えば０．１〜５μｍの深さで形成する。そして、図１４に示すように、単結晶シリコン基板２０の主表面にＳｉＯ２膜２２を形成し、フォトリソグラフィー手法のよりパターンを形成する。続いて、凹部２１の底部を含む単結晶シリコン基板２０の主表面にドライエッチング等により０．１〜３０μｍ程度のトレンチ２３を形成する。
【００３４】
そして、図１５に示すように、トレンチ２３の内壁を含む単結晶シリコン基板２０の主表面に、ｎ＋拡散層２４を形成するとともに、熱酸化によりＳｉＯ２膜２５を形成する。その後、図１６に示すように、トレンチ２３内にＬＰＣＶＤ法によりポリシリコン膜２６を埋め込む。
【００３５】
引き続き、図１７に示すように、ＳｉＯ２膜２５をストッパーとしてポリシリコン膜２６の表面を研摩し、表面を平滑にする。この時、ポリシリコン膜２６とＳｉＯ２膜２５の表面が平滑になることが望ましいが、ポリシリコン膜２６の部分がへこみぎみになったとしてもＳｉＯ２膜２５の表面が平滑になっていれば続いて行われるウエハ接合において差し支えない。
【００３６】
一方、図１８に示すように、もう１枚の（１００）単結晶シリコン基板２７を用意し、その主表面に熱酸化による０．１〜１．０μｍのＳｉＯ２膜２８を形成する。次に、単結晶シリコン基板２０，２７を、例えば過酸化水素水と硫酸の混合水溶液中に入れ、親水性化処理を行う。そして、乾燥後、両単結晶シリコン基板２０，２７の主表面を室温中で重ね合わせ、４００〜１１００°Ｃの炉の中に０．５〜２時間入れ強固な接合を行う。
【００３７】
次に、図１９に示すように、アルカリ系の水溶液、例えばＫＯＨ溶液等を用いて単結晶シリコン基板２０の裏面側を選択ポリッシングしてＳｉＯ２膜２５が表れるまで処理する。その結果、単結晶シリコン基板２０の厚さが、例えば、３μｍ程度となり、薄膜化される。
【００３８】
そして、図２０に示すように、通常のＣＭＯＳプロセス、又はバイポーラプロセス等を通して信号処理回路（ＩＣ回路部）１０を形成する。さらに、信号処理回路１０の上面にパッシベーション膜１１として、例えばプラズマＣＶＤ法によるプラズマＳｉＮ膜（Ｐ−ＳｉＮ膜）を形成する。引き続き、このパッシベーション膜１１の所定の領域に窓１２を明ける。
【００３９】
そして、図２１に示すように、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイト）（ＣＨ３）４ＮＯＨの約２０％溶液を用いて、単結晶シリコン基板２０の裏面側からパッシベーション膜１１の窓１２を通してポリシリコン膜２６をエッチング除去する。このとき、パッシベーション膜１１（Ｐ−ＳｉＮ）、ＳｉＯ２膜２５，アルミ配線層は選択的エッチングではほとんどエッチングされない。
【００４０】
その結果、片持ち梁１３が形成される。
【００４１】
（第３実施例）
次に、第３実施例を第１実施例との相違点を中心に説明する。
【００４２】
前記第１，第２実施例においてはウェハ接合の前にトレンチ内にポリシリコンを埋め込んだが、本実施例ではウェハ接合後トレンチ内にポリシリコンを埋め込み、最終工程でこの埋め込んだポリシリコンを除去し、加速度センサを作製している。
【００４３】
図２２〜図２８には、製造工程を示す。図２２に示すように、ｎ型（１００）単結晶シリコン基板３０を用意し、その主表面に深さ０．１〜５μｍの凹部３１を形成する。一方、図２３に示すように、単結晶シリコン基板３２を用意し、その主表面に熱酸化によるＳｉＯ２膜３３を形成する。そして、単結晶シリコン基板３０の主表面と単結晶シリコン基板３２の主表面とを接合する。
【００４４】
さらに、図２４に示すように、単結晶シリコン基板３０の裏面側を所定の厚さ（０．１〜３０μｍ）になるまで鏡面研磨する。そして、図２５に示すように、ＳｉＯ２膜３４を０．１〜２μｍ形成し、続いてエッチングによりトレンチ３５を形成する。この時、片持ち梁１３が形成される。
【００４５】
次に、熱拡散法等により、ヒ素やリンのＮ型不純物を高濃度に導入し、ＳｉＯ２膜３３，３４で覆われていない領域にｎ＋高濃度層３６を形成する。続いて、図２６に示すように、単結晶シリコン基板３０の表面にポリシリコン膜３７を形成してトレンチ３５をポリシリコン膜３７で充填する。その後、図２７に示すように、ポリシリコン膜３７の表面を選択研磨してＳｉＯ２膜３４が表れるまで平坦にする。さらに、図２８に示すように、信号処理回路１０を形成した後、最後に単結晶シリコン基板３０の裏面側（上面側）からポリシリコン膜３７をエッチング除去して片持ち梁１３を形成する。
【００４６】
このように本実施例では、単結晶シリコン基板３０の主表面と、ＳｉＯ２膜（絶縁膜）３３を形成した単結晶シリコン基板３２とを、ＳｉＯ２膜３３を介して接合し（第１工程）、単結晶シリコン基板３０の裏面側を所定量研磨して単結晶シリコン基板３０を薄膜化する（第２工程）。そして、単結晶シリコン基板３０の裏面に、片持ち梁１３を形成するための所定深さのトレンチ（溝）３５を形成し（第３工程）、単結晶シリコン基板３０の裏面にポリシリコン膜３７を形成してトレンチ３５をポリシリコン膜３７にて充填するとともに、そのポリシリコン膜３７の表面を平滑化する（第４工程）。さらに、単結晶シリコン基板３０に信号処理回路を形成した後、単結晶シリコン基板３０の裏面側からポリシリコン膜３７をエッチング除去して片持ち梁１３を形成した（第５工程）。
【００４７】
よって、ウェハプロセスの途中における信号処理回路１０の形成プロセスでは、ポリシリコン膜３７により単結晶シリコン基板３０の上面部分にはトレンチ３５が埋められており、ＩＣ素子の汚染、製造装置への汚染、それに伴う電気特性の不良や劣化が防止できる。つまり、ウェハプロセスはプロセス途中の熱処理、フォトリソグラフィー処理等においてウェハ表面に凹部や貫通孔等の表面構造が現れないようにすることにより、コンタミネーション等を防止してウェハプロセスの安定化を図り、高精度の加速度センサを安定して供給することができる。
【００４８】
（第４実施例）
次に、第４実施例を第３実施例との相違点を中心に説明する。
【００４９】
本実施例は前記第３実施例に比較してより安価にセンサを製造するためのものでありる。図２９〜図３１には、製造工程を示す。
【００５０】
図２９に示すように、単結晶シリコン基板４０の主表面に０．１〜２μｍのＳｉＯ２膜４１を形成するとともに、このＳｉＯ２膜４１を挟んで単結晶シリコン基板４２を接合する。そして、図３０に示すように、単結晶シリコン基板４２の上面を研磨して単結晶シリコン基板４２を所定の厚さにする。つまり、単結晶シリコン基板４２の厚さを、例えば、３μｍ程度に薄膜化する。その後、単結晶シリコン基板４２の上面に高濃度ｎ＋拡散層４３を形成し、さらに、その上にＳｉＯ２膜４４を形成する。
【００５１】
続いて、図３１に示すように、単結晶シリコン基板４２にトレンチ４５を形成し、フッ酸溶液によりもこのトレンチ４５より下層にあるＳｉＯ２膜４１を部分的にエッチング除去する。この時、片持ち梁１３となる部分の下部のＳｉＯ２膜４１は完全に除去される。
【００５２】
その後の処理は、図２６〜図２８と同じである。次に、この第４の実施例の応用例を図３２〜図３４を用いて説明する。図３２に示すように、単結晶シリコン基板４０の主表面に０．１〜２μｍのＳｉＯ２膜４１を形成するとともに、単結晶シリコン基板４２の主表面の所定領域に深さが０．１〜３μｍの凹部４７を形成する。そして、ＳｉＯ２膜４１を挟んで単結晶シリコン基板４２の主表面を接合する。さらに、図３３に示すように、単結晶シリコン基板４２の上面を研磨して単結晶シリコン基板４２を所定の厚さにする。つまり、単結晶シリコン基板４２の厚さを、例えば、３μｍ程度に薄膜化する。その後、単結晶シリコン基板４２の上面に高濃度ｎ＋拡散層４３を形成し、さらに、その上にＳｉＯ２膜４４を形成する。
【００５３】
続いて、図３４に示すように、単結晶シリコン基板４２に対し凹部４７に至るトレンチ４５を形成し、片持ち梁１３を形成する。その後の処理は、図２６〜図２８と同じである。
【００５４】
このようにすることにより、図３１のようにＳｉＯ２膜４１を部分的にエッチング除去する場合に比べ、より確実に電気的絶縁をとることができることとなる。
【００５５】
尚、この発明は上記各実施例に限定されるものではなく、例えば、片持ち梁構造の他にも、両持ち梁構造や多数持ち梁構造に対して適用可能である。又、図３５に示すように、単結晶シリコン基板５０に対し２つの加速度センサ１３ａ，１３ｂを形成し、加速度センサ１３ａによりＸ方向を、加速度センサ１３ｂによりＹ方向の加速度を検出するようにしてもよい。さらに、このＸ，Ｙ方向加速度センサ１３ａ，１３ｂに対し表面垂直方向に対して加速度を検出可能な加速度センサを同一基板に形成し、三次元方向の加速度を検知するようにしてもよい。さらに、容量型として本加速度センサを用いる場合は、いわゆるサーボ型（閉ループ回路構成）にすることにより、より特性の安定化を図ることができる。
【００５６】
又、上記各実施例ではポリシリコン膜６，２６，３７にてトレンチ（溝）３，２３，３５を充填したが、多結晶又は非結質又はそれらの混在したシリコン膜を用いてもよい。つまり、ポリシリコン又はアモルアァスシリコン又はポリシリコンとアモルアァスシリコンの混在したシリコン膜を用いてもよい。
【００５７】
【発明の効果】
以上詳述した通り、本発明では、絶縁基板上に固定部および可動部を周囲から取囲む周辺部を形成し、該周辺部によって各半導体力学量センサを仕切るようにしたから、当該半導体力学量センサの製造時にエッチング剤が一方の半導体力学量センサから他方の半導体力学量センサ側へと浸入するのを確実に防止でき、当該半導体力学量センサ内にエッチング剤が過剰に供給されて固定部および可動部等の損傷を防止し、製造時の歩留りを効果的に向上でき、生産性を大幅に高めることができる。
【００５８】
また、前記可動部の可動電極および固定部の固定電極をそれぞれ複数の電極板からくし状に形成すれば、電極間の有効面積を確実に大きくすることができ、加速度に対する静電容量の変化を大きくでき、半導体力学量センサとしての検出感度を向上させることができる。
【００５９】
さらに、本発明の製造方法によれば、絶縁基板上にシリコン板より形成された固定部および可動部の厚さを薄くでき、該固定部の固定電極および可動部の可動電極との離間寸法を微小隙間として確実に確保できる。
【００６０】
【発明の効果】
以上詳述した通り、請求項１記載の発明によれば、第１の基板と、該第１の基板の下面側に位置して周縁部に設けられた絶縁部材を介して該第１の基板と該絶縁部材によって電気的に絶縁された状態で設けられた第２の基板とを備え、前記第１の基板は、加速度に応じて水平方向に変位する質量部を有する支持梁と、該支持梁の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記支持梁の両側に設けられ、前記第２の基板に固定された固定部とにより構成したから、支持梁と各固定部とを絶縁溝および絶縁部材によって電気的に絶縁することができる。
【００６１】
この結果、支持梁の質量部を可動電極として、該質量部に絶縁溝を挟んで対向する各固定部を固定電極としてそれぞれ利用することができ、力学量センサ全体の構造，製造工程を簡素化して、製造コストを低減することができる。
【００６２】
また、第１の基板に絶縁部材を介して第２の基板を設けると共に、支持梁の全周に亘って第１の基板を上面側から下面側まで貫通する絶縁溝を形成する構成としたから、該絶縁溝と絶縁部材とによって支持梁と各固定部との間を電気的に絶縁することができ、可動電極たる支持梁の質量部と固定電極たる各固定部とが支持梁の固定端等を介して電気的に接続されるのを防止し、ノイズの影響を効果的に低減して、力学量の検出精度や検出感度等を向上することができる。さらに、絶縁部材によって第２の基板の上面と支持梁および質量部の下面との間に隙間を確保したから、該隙間によって支持梁の変位を確保することができる。
【００６３】
また、請求項３記載の発明によれば、第１の基板と、該第１の基板の下面側に位置して支持部に設けられた絶縁部材を介して該第１の基板と該絶縁部材によって電気的に絶縁された状態で設けられた第２の基板とを備え、前記第１の基板は、加速度に応じて水平方向に変位するおもり部、可動電極及び梁部を有する可動部と、該可動部の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記可動電極に対向して設けられ、前記第２の基板に固定された固定部とにより構成したから、可動部と各固定部とを絶縁溝および絶縁部材によって電気的に絶縁することができる。
【００６４】
この結果、可動電極に絶縁溝を挟んで対向する各固定部を固定電極として利用することができ、力学量センサ全体の構造，製造工程を簡素化して、製造コストを低減することができる。
【００６５】
また、第１の基板に絶縁部材を介して第２の基板を設けると共に、可動部の全周に亘って第１の基板を上面側から下面側まで貫通する絶縁溝を形成する構成としたから、該絶縁溝と絶縁部材とによって可動部と各固定部との間を電気的に絶縁することができ、可動電極と固定電極たる各固定部とが可動部の固定端等を介して電気的に接続されるのを防止し、ノイズの影響を効果的に低減して、力学量の検出精度や検出感度等を向上することができる。さらに、絶縁部材によって第２の基板の上面と可動部の下面との間に隙間を確保したから、該隙間によって可動部の変位を確保することができる。
【図面の簡単な説明】
【図１】加速度センサの平面図である。
【図２】図１のＡ−Ａ断面を示す図である。
【図３】第１実施例の製造工程を示す図である。
【図４】製造工程を示す図である。
【図５】製造工程を示す図である。
【図６】製造工程を示す図である。
【図７】製造工程を示す図である。
【図８】製造工程を示す図である。
【図９】製造工程を示す図である。
【図１０】製造工程を示す図である。
【図１１】第１実施例の応用例を示す平面図である。
【図１２】図１１のＢ−Ｂ断面を示す図である。
【図１３】第２実施例の製造工程を示す図である。
【図１４】製造工程を示す図である。
【図１５】製造工程を示す図である。
【図１６】製造工程を示す図である。
【図１７】製造工程を示す図である。
【図１８】製造工程を示す図である。
【図１９】製造工程を示す図である。
【図２０】製造工程を示す図である。
【図２１】製造工程を示す図である。
【図２２】第３実施例の製造工程を示す図である。
【図２３】製造工程を示す図である。
【図２４】製造工程を示す図である。
【図２５】製造工程を示す図である。
【図２６】製造工程を示す図である。
【図２７】製造工程を示す図である。
【図２８】製造工程を示す図である。
【図２９】第４実施例の製造工程を示す図である。
【図３０】製造工程を示す図である。
【図３１】製造工程を示す図である。
【図３２】第４実施例の応用例の製造工程を示す図である。
【図３３】製造工程を示す図である。
【図３４】製造工程を示す図である。
【図３５】別例の加速度センサの平面図である。
【符号の説明】
１単結晶シリコン基板
２ＳｉＯ２膜（絶縁膜）
３トレンチ（溝）
６ポリシリコン膜
８単結晶シリコン基板
９ＳｉＯ２膜（絶縁膜）
１０信号処理回路
１３片持ち梁

Claims

シリコン材料から形成された第１の基板と、該第１の基板の下面側に絶縁部材を介して配置され、前記絶縁部材により該第１の基板とは電気的に絶縁された第２の基板とを備え、
前記第１の基板は、力学量に応じて水平方向に変位する質量部を有する支持梁と、該支持梁の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記支持梁の両側に設けられ、前記第２の基板に固定された固定部と、前記支持梁及び前記固定部とは絶縁体により分離されて前記支持梁及び前記固定部の周囲に配置され、更に前記絶縁部材により該第２の基板と電気的に絶縁された周縁部とから構成され、
前記第２の基板の上面と前記支持梁の質量部の下面との間に、前記絶縁部材の一部を除去することによって隙間を確保する構成としてなる半導体力学量センサ。
前記絶縁溝を挟んで設置されている前記支持梁と前記固定部の少なくとも垂直面部は低い抵抗率をもった低抵抗なシリコン材料であることを特徴とする請求項１記載の半導体力学量センサ。
シリコン材料から形成された第１の基板と、該第１の基板の下面側に絶縁部材を介して配置された第２の基板とを備え、
前記第１の基板は、力学量に応じて水平方向に変位するおもり部、可動電極及び梁部を有する可動部と、該可動部の全周に亘って前記第１の基板を貫通して設けられた絶縁溝と、該絶縁溝を挟んで前記可動電極に対向して設けられた固定部とから構成され、
前記可動部における前記梁部の一部、及び固定部の一部は、絶縁部材からなる支持部により該第２の基板に電気的に絶縁された状態で固定され、
前記第２の基板の上面と、前記可動部の前記おもり部、前記可動電極及び前記梁部の下面との間に、前記絶縁部材の一部を除去することによって隙間を確保する構成としてなる半導体力学量センサ。
前記各固定部および前記可動部の少なくとも表面部は低抵抗な高濃度領域であることを特徴とする請求項３記載の半導体力学量センサ。
前記第１の基板に前記可動部の動作に伴う信号の処理を行う信号処理回路を一体的に備えたことを特徴とする請求項１乃至４何れか１つに記載の半導体力学量センサ。
前記信号処理回路は閉ループ回路であることを特徴とする請求項５に記載の半導体力学量センサ。
前記支持梁は、その厚さが幅より大きいことを特徴とする請求項１に記載の半導体力学量センサ。
前記可動部は前記第１の基板の厚み方向の前記梁部の厚さが前記第１の基板の平面方向の前記梁部の幅より大きいことを特徴とする請求項３に記載の半導体力学量センサ。
前記支持梁の表面または前記可動部と対向する前記固定部の表面の何れかは絶縁体で被覆されていることを特徴とする請求項７に記載の半導体力学量センサ。
前記可動部の表面または前記可動部と対向する前記固定部の表面の何れかは絶縁体で被覆されていることを特徴とする請求項８に記載の半導体力学量センサ。
前記支持梁及び前記固定部に高濃度のｎ＋電極が設定されていることを特徴とする請求項２に記載の半導体力学量センサ。
前記可動部及び前記固定部に高濃度のｎ＋電極が設定されていることを特徴とする請求項４に記載の半導体力学量センサ。
前記第１の基板は単結晶シリコンでありその比抵抗を１〜２０Ω・ｃｍとすることを特徴とする請求項１乃至１２何れか１つに記載の半導体力学量センサ。
前記可動部と異なる第２可動部が、前記可動部と絶縁体で電気的に絶縁されかつ前記可動部の可動方向に対して直交する方向に可動可能な状態で前記第１の基板に形成されていることを特徴とする請求項３に記載の半導体力学量センサ。
前記可動部及び前記第２可動部と異なる第３可動部が、前記可動部と前記第２可動部と絶縁体で電気的に絶縁されかつ前記可動部の可動方向及び前記第２可動部の可動方向に対し互いに直交する方向に可動可能な状態で前記第１の基板に形成されていることを特徴とする請求項１４に記載の半導体力学量センサ。
前記支持梁の電位を略一定にしたことを特徴とする請求項１に記載の半導体力学量センサ。
前記可動部の電位を略一定にしたことを特徴とする請求項３に記載の半導体力学量センサ。
前記絶縁体は空間部であることを特徴とする請求項１記載の半導体力学量センサ。