JPH11220138A - 半導体力学量センサ及びその製造方法 - Google Patents

半導体力学量センサ及びその製造方法

Info

Publication number
JPH11220138A
JPH11220138A JP10020799A JP2079998A JPH11220138A JP H11220138 A JPH11220138 A JP H11220138A JP 10020799 A JP10020799 A JP 10020799A JP 2079998 A JP2079998 A JP 2079998A JP H11220138 A JPH11220138 A JP H11220138A
Authority
JP
Japan
Prior art keywords
thin film
wiring pattern
forming
single crystal
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10020799A
Other languages
English (en)
Other versions
JP4178574B2 (ja
Inventor
Mineichi Sakai
峰一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP02079998A priority Critical patent/JP4178574B2/ja
Publication of JPH11220138A publication Critical patent/JPH11220138A/ja
Application granted granted Critical
Publication of JP4178574B2 publication Critical patent/JP4178574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】 信号取出のために支持基板上に形成された配
線パターンを利用する構成でありながら検出信頼性の向
上を実現すること、及び斯様な効果を奏する半導体力学
量センサを確実に製造できるようにすること。 【解決手段】 単結晶シリコンより成る梁構造体4は、
マス部5の両端を梁部6及び7を介してアンカー部4a
及び4bに支持した形態となっており、マス部5の両側
面からは、2個ずつの可動電極8a及び8bが一体的に
突出形成されている。単結晶シリコンより成る第1の固
定電極9、10及び第2の固定電極11、12は、可動
電極8a及び8bと加速度検出用のコンデンサを形成す
るように形成されている。第1の固定電極9及び10に
電気的に接続される第1の配線パターン13、第2の固
定電極11及び12に電気的に接続される第2の配線パ
ターン14、可動電極8a及び8bに電気的に接続され
る第3の配線パターン15は、それらが有する下部配線
パターン13e、13f、14f、14g、15dを含
めて単結晶シリコンにより形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、力学量の作用に応
じた可動電極の変位を電気的信号に変換するようにした
半導体力学量センサ及びその製造方法に関する。
【0002】
【発明が解決しようとする課題】例えば特開平9−12
9898号公報には、可動電極を有した撓み構造体及び
固定電極などを、シリコン基板上に絶縁分離層などを介
して設けられた多結晶シリコン薄膜によって形成した半
導体加速度センサが記載されており、このものでは、前
記絶縁分離層上に形成された多結晶シリコン製の導電層
(配線パターン)と上記多結晶シリコン薄膜との間を、
当該多結晶シリコン薄膜下面の絶縁層に形成された接触
穴を介して電気的に接触接続する構成となっている。
【0003】しかしながら、このような構成の半導体加
速度センサでは、導電層が多結晶シリコンにより形成さ
れている関係上、その表面に存在する数μm程度以下の
凹凸に起因して、導電層及び多結晶シリコン薄膜間の接
触抵抗が大きくなるという事情があり、しかも、多結晶
シリコンは導電率の向上に比較的低い限界があるため、
これが検出信頼性の低下原因になるという問題点があっ
た。
【0004】また、例えば特開昭61−84357号公
報には、シリコン基板中に形成した拡散層を配線として
使用する構成の容量式センサが記載されているが、この
場合には、拡散層とシリコン基板とのP/N接合リーク
電流が存在するため、高温(100℃程度以上)での動
作が不安定になるという事情があり、また、P/N接合
部分に形成される空乏部で寄生容量が発生するという事
情もあり、結果的に検出信頼性の低下を招くという問題
点がある。
【0005】本発明は上記のような問題点を解決するた
めになされたものであり、第1の目的は、信号取出のた
めに支持基板上に形成された配線パターンを利用する構
成でありながら検出信頼性の向上を実現できるようにな
る半導体力学量センサを提供することにあり、第2の目
的は、斯様な効果を奏する半導体力学量センサを確実に
製造できる半導体力学量センサの製造方法を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記第1の目的を達成す
るために、請求項1に記載した手段を採用できる。この
手段によれば、可動電極及び固定電極から信号を取り出
すために、支持基板上に電気的に絶縁した状態で設けら
れた配線パターンは、それら可動電極及び固定電極と同
じ材質の単結晶半導体材料により形成されているから、
可動電極及び固定電極と配線パターンとの間の接触抵抗
を従来に比べて低くできるようになって、その配線パタ
ーン部分での抵抗値のばらつきを抑制できるようにな
り、結果的に検出信頼性の向上を実現できるようにな
る。また、拡散層を配線として使用する従来構成のよう
に、P/N接合リーク電流が流れることがないから、高
温雰囲気での動作が不安定になる恐れがなくなり、しか
も、寄生容量が発生する空乏層が形成されることもない
から、総じて検出信頼性が向上するようになる。さら
に、単結晶半導体材料は、多結晶半導体材料に比べて導
電率を高くすることが可能であるため、この面でも有利
となる。
【0007】前記第2の目的を達成するために、請求項
4に記載した製造方法を採用できる。この製造方法によ
れば、パターニング工程において、支持基板上に当該支
持基板と絶縁された状態で設けられた単結晶半導体薄膜
を、センシング用構造体、固定電極及び配線パターンに
対応した形状に形成した後に、犠牲層形成工程におい
て、上記支持基板及び単結晶半導体薄膜上に、可動電極
を支持基板から浮かせた状態とするために必要となる犠
牲層用薄膜を形成する。さらに、素子形成用薄膜形成工
程において、上記単結晶半導体薄膜及び犠牲層用薄膜上
に単結晶半導体をエピタキシャル成長させた素子形成用
薄膜を形成し、トレンチ形成工程において、上記素子形
成用薄膜に、可動電極、固定電極及び配線パターンを絶
縁分離するためのトレンチを犠牲層薄膜まで達するよう
に形成した上で、犠牲層エッチング工程において、犠牲
層用薄膜を上記トレンチを通じたエッチングにより除去
することによって前記センシング用構造体、固定電極及
び配線パターンを形成することになる。
【0008】このような製造方法によれば、上記配線パ
ターンは、単結晶半導体薄膜若しくはこの薄膜をエピタ
キシャル成長させた素子形成用薄膜、つまり、可動電極
及び固定電極と同じ材質の単結晶半導体材料により形成
されることになるから、請求項1で述べたような効果を
奏する半導体力学量センサを確実に製造できることにな
る。
【0009】請求項5記載の製造方法によれば、犠牲層
用薄膜を、単結晶半導体薄膜上に選択エッチング可能な
異種材料をエピタキシャル成長させて形成する構成とな
っているから、その犠牲層用薄膜の面方位を単結晶半導
体薄膜と一致させることができるようになる。このた
め、素子形成用薄膜形成工程において上記単結晶半導体
薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャ
ル成長させて形成される素子形成用薄膜の面方位も単結
晶半導体薄膜と一致させることができるようになり、そ
の素子形成用薄膜の結晶性を良好なものとすることがで
きる。
【0010】前記第2の目的を達成するために、請求項
6に記載した製造方法を採用することもできる。この製
造方法によれば、不純物導入工程において、支持基板上
に当該支持基板と絶縁された状態で設けられた単結晶半
導体薄膜に対し、センシング用構造体及び固定電極を分
離するための領域に最終的に当該単結晶半導体膜を分断
した状態となる第1の不純物高濃度層を形成すると共
に、配線パターンに対応した領域に最終的に当該配線パ
ターンのための単結晶半導体を残した状態となる第2の
不純物高濃度層を上記第1の不純物高濃度層と接した状
態で形成する。
【0011】次いで、素子形成用薄膜形成工程におい
て、前記単結晶半導体薄膜、第1及び第2の不純物高濃
度層上に単結晶半導体をエピタキシャル成長させた素子
形成用薄膜を形成する。さらに、トレンチ形成工程にお
いて、上記素子形成用薄膜に、前記可動電極、固定電極
及び配線パターンを絶縁分離するためのトレンチを前記
第1の不純物高濃度層まで達するように形成した上で、
犠牲層エッチング工程において、上記第1及び第2の不
純物高濃度層を上記トレンチを通じたエッチングにより
除去することによって前記センシング用構造体、固定電
極及び配線パターンを形成することになる。
【0012】このような製造方法によっても、上記配線
パターンは、単結晶半導体薄膜若しくはこの薄膜をエピ
タキシャル成長させた素子形成用薄膜、つまり、可動電
極及び固定電極と同じ材質の単結晶半導体材料により形
成されることになるから、請求項1で述べたような効果
を奏する半導体力学量センサを確実に製造できることに
なる。
【0013】
【発明の実施の形態】(第1の実施の形態)以下、本発
明を半導体加速度センサに適用した第1実施例について
図1ないし図5を参照しながら説明する。図1には、半
導体力学量センサとしての半導体加速度センサ1の平面
構造が示されている(但し、図1中のハッチング類は断
面を示すものではなく、各構造要素の区別を容易にする
ためのものである)。また、図2及び図3には、半導体
加速度センサ1の要部の外観が示されている。
【0014】図1において、素子形成用薄膜2は、単結
晶シリコンより成る矩形状の支持基板(外形のみ符号3
を付して示す)の上面全体に絶縁分離膜(後述する図4
及び図5に符号17bを付して示す)を介して形成され
たもので、例えばN型単結晶シリコンより成る。この素
子形成用薄膜2には、分離用のトレンチ加工などを施す
ことにより、それぞれN型単結晶シリコンより成る以下
のような各構造体が形成されている。
【0015】即ち、梁構造体4(センシング用構造体)
は、支持基板3上(実際には絶縁分離膜17b上)に2
個のアンカー部4a及び4bを介して支持され、以て支
持基板3との間に所定ギャップを存するように設けられ
ている。尚、上記アンカー部4a及び4bは、梁構造体
4と一体のものである。
【0016】この梁構造体4にあっては、矩形状のマス
部5の両端を、それぞれ矩形枠状をなす梁部6及び7を
介して前記アンカー部4a及び4bに支持した形態とな
っており、マス部5の両側面からは、例えば2個ずつの
可動電極8a及び8bが当該マス部5と直交した方向へ
一体的に突出形成されている。尚、これら可動電極8a
及び8bは、断面矩形の棒状に形成されている。
【0017】2個ずつの第1の固定電極9及び10は、
支持基板3上にそれぞれ可動電極8a及び8bの一方の
側面と所定間隔を存して平行した状態で固定されてい
る。また、同じく2個ずつの第2の固定電極11及び1
2は、支持基板3上に、それぞれ可動電極8a及び8b
の他方の側面と所定間隔を存して平行した状態で配置さ
れている。尚、これらの第1の固定電極9、10及び第
2の固定電極11、12は、断面矩形の棒状に形成され
ている。
【0018】第1の固定電極9及び10に電気的に接続
される第1の配線パターン13は、第1の固定電極9の
端部に連結された分岐配線パターン13a及び第1の固
定電極10の端部に連結された分岐配線パターン13b
と、支持基板3の縁部に位置された矩形状端子部13c
とを有する。尚、この端子部13c上には、ボンディン
グパッド13dが形成されている。
【0019】第2の固定電極11及び12に電気的に接
続される第2の配線パターン14は、第2の固定電極1
1の端部に連結された分岐配線パターン14a及び第2
の固定電極12の端部に連結された分岐配線パターン1
4bと、支持基板3の縁部に位置された矩形状端子部1
4cとを有する。尚、この端子部14c上には、ボンデ
ィングパッド14dが形成されている。
【0020】可動電極8a及び8bに電気的に接続され
る第3の配線パターン15は、一端側が前記アンカー部
4bに一体的に連結され、他端側には、支持基板3の縁
部に位置された矩形状端子部15bを有する。尚、この
端子部15b上には、ボンディングパッド15cが形成
されている。
【0021】この場合、第2の配線パターン14及び第
3の配線パターン15は、2箇所で交差している。具体
的には、一方の交差箇所を示す図2のように、第3の配
線パターン15は、第2の配線パターン14との交差部
分を下部配線パターン15dによって繋いだ形状となっ
ており、第2の配線パターン14側には、この下部配線
パターン15dを跨いだ形状のプリッジ部14eが形成
されている。
【0022】また、第1の配線パターン13は、分岐配
線パターン13aにおける第1の固定電極9との連結部
分を下部配線パターン13eにより構成すると共に、分
岐配線パターン13bにおける第1の固定電極10との
連結部分を下部配線パターン13fにより構成してい
る。特に、一方の下部配線パターン13fは、第2の固
定電極12と交差するように配置されている。具体的に
は、図3に示すように、第2の固定電極12側には、下
部配線パターン13fを跨いだ形状のブリッジ部12e
が形成されている。
【0023】さらに、第2の配線パターン14は、分岐
配線パターン14aにおける第2の固定電極11との連
結部分を下部配線パターン14fにより構成すると共
に、分岐配線パターン14bにおける第2の固定電極1
2との連結部分を下部配線パターン14gにより構成し
ている。特に、一方の下部配線パターン14fは、第1
の固定電極9と交差するように配置されている。この場
合、具体的には図示しないが、第1の固定電極9側に
は、下部配線パターン14fを跨いだ形状のブリッジ部
が前記第2の固定電極12におけるブリッジ部12e
(図3参照)と同様に形成されている。
【0024】尚、支持基板3上には、梁構造体4に下方
から対向した形状(梁構造体4を投影した形状)の下部
電極16(図3参照)が形成されており、この下部電極
16は梁構造体4に電気的に接続されている。これによ
り、梁構造体4と下部電極16とが等電位状態となるも
のであり、以て梁構造体4及び支持基板3間に不要な静
電気力が作用しないように構成されている。尚、上記下
部電極16は、単結晶シリコンより成る。
【0025】上記のように構成された半導体加速度セン
サ1においては、梁構造体4に作用する加速度を、可動
電極8a及び8b、第1の固定電極9及び10、第2の
固定電極11及び12により構成されたトランスジュー
サによって電気的信号に変換できるようになる。具体的
には、可動電極8a及び8bと第1の固定電極9及び1
0との間に第1のコンデンサが形成される。また、上記
可動電極8a及び8bと第2の固定電極11及び12と
の間に第2のコンデンサが形成される。これら第1及び
第2のコンデンサの各静電容量は、梁構造体4に加速度
が作用したときに可動電極8a及び8bと第1の固定電
極9、10及び第2の固定電極11及び12との各間の
距離が変化するのに応じて差動的に変化するものであ
り、斯様な静電容量の変化を、ボンディングパッド部1
3d、14d及び15cを通じて電気的な信号として取
り出すことにより加速度を検出できることになる。
【0026】図4及び図5には上記のような半導体加速
度センサ1の製造工程例が示されており、以下これにつ
いて説明する。尚、図4及び図5は半導体加速度センサ
1の部分的な断面構造(図1中に破線A、Bで示す各部
分での断面構造)を摸式的に示したものである。
【0027】まず、図4(a)に示すようなSOI基板
17を用意する。このSOI基板17のベースとなる単
結晶シリコン基板17aが前記支持基板3となるもので
あり、シリコン酸化膜より成る絶縁分離膜17b上に形
成されたN型のSOIシリコン17c(単結晶半導体薄
膜)が、前記素子形成用薄膜2を後述のようにエピタキ
シャル成長により形成する際のシードとなるものであ
る。尚、SOIシリコン17cの膜厚は例えば0.5〜
2μm程度に設定される。また、単結晶シリコン基板1
7aの伝導型は、P型及びN型のどちらでも良い。
【0028】次に、図4(b)に示すような配線パター
ン形成工程(本発明でいうパターニング工程に相当)を
実行する。この工程では、SOIシリコン17c上の全
面に0.1〜1μm程度の膜厚の酸化膜(図示せず)を
形成すると共に、この酸化膜を、前記第1の固定電極9
及び10、第2の固定電極11及び12、第1、第2及
び第3の配線パターン13、14及び15、下部電極1
6に対応した形状にパターニングした状態でSOIシリ
コン17cのエッチングを行うことにより、それら固定
電極9〜12、配線パターン13〜15及び下部電極1
6に対応した部分にSOIシリコン17cが残置された
状態とし、その後に上記酸化膜を除去する。
【0029】次に、図4(c)に示すようなアルミナ膜
形成工程を実行する。この工程では、SOI基板17上
(SOIシリコン17c上)に、最終的に後述する犠牲
層となるアルミナ膜18を所定膜厚となるまでエピタキ
シャル成長させるものである。尚、このアルミナ膜18
は、SOIシリコン17cと同一の面方位を有するよう
になる。
【0030】次に、図4(d)に示すようなアルミナ膜
パターニング工程を実行する。この工程では、アルミナ
膜18をフォトリソグラフィ技術などを利用してエッチ
ングすることにより、前記可動電極8a、8bを含んで
成る梁構造体4の下方に存する空洞部分並びに分離用の
トレンチ部分に対応した形状のアルミナ膜より成る犠牲
層用薄膜19を形成する。この場合、図4中には図示さ
れていないが、上記犠牲層用薄膜19は、第2の配線パ
ターン14及び第3の配線パターン15の交差部分、下
部配線パターン13f及び第2の固定電極12の交差部
分、下部配線パターン14f及び第1の固定電極9の交
差部分にもそれぞれ設けられるものである。尚、アルミ
ナ膜形成工程及びアルミナ膜パターニング工程が本発明
でいう犠牲層形成工程に相当する。
【0031】次に、図4(e)に示すような素子形成用
薄膜形成工程を実行する。この工程では、SOI基板1
7上(SOIシリコン17c及び犠牲層用薄膜19上)
に、単結晶シリコンを例えば1〜50μm程度の膜厚と
なるまでエピタキシャル成長させることにより前記素子
形成用薄膜2を形成する。この場合、上記素子形成用薄
膜2は、SOIシリコン17cと同一の面方位を有する
ようになる。尚、これ以降の図面では、SOIシリコン
17cについては素子形成用薄膜2に一体化されたもの
としてその図示を省略する。
【0032】次に、図5(f)に示す酸化膜形成工程を
実行する。この工程では、素子形成用薄膜2の全面に
0.1〜1μm程度の膜厚の酸化膜20を形成した後
に、その酸化膜20における前記ボンディングパッド1
3d、14d、15cの対応領域にフォトリソグラフィ
技術などを用いて開口部20aを形成する。
【0033】次に、図5(g)に示すコンタクト形成工
程を実行する。この工程では、まず、ボンディングパッ
ド13d、14d、15cと素子形成用薄膜2との間の
オーミックコンタクトのために、素子形成用薄膜2に対
し前記開口部20aを通じてN型不純物(リン)を拡散
して不純物高濃度層21を形成する。次いで、アルミ膜
を蒸着により形成した後に、そのアルミ膜をパターニン
グすることによりボンディングパッド13d、14d、
15c(図5では15cのみ図示)を形成すると共に、
酸化膜20をボンディングパッド13d、14d、15
cの周辺部を残して除去する。また、ボンディングパッ
ド13d、14d、15cと不純物高濃度層21との間
のオーミックコンタクトを得るための周知の熱処理(シ
ンタ)を行う。
【0034】次に、図5(h)に示すトレンチ形成工程
を行う。この工程では、素子形成用薄膜2における梁構
造体4、第1の固定電極9、10及び第2の固定電極1
1、12などの各構造体間の絶縁分離領域に、例えばド
ライエッチングを施すことによって犠牲層用薄膜19ま
で達するトレンチ22を形成し、以て当該犠牲層用薄膜
19を露出させる。
【0035】次に、図5(i)に示す犠牲層エッチング
工程を実行する。この工程では、例えばフッ酸系エッチ
ング液を使用したエッチングにより、前記犠牲層用薄膜
19を除去することによって、アンカー部4a及び4b
により支持された状態の梁構造体4、各固定電極9〜1
2、各配線パターン13〜15及び下部電極16を形成
する。これによって、図1に示した半導体加速度センサ
1の基本構造が完成する。
【0036】上記のように製造される半導体加速度セン
サ1にあっては、可動電極8a、8b、第1の固定電極
9、10、第2の固定電極11、12から信号を取り出
すための第1、第2及び第3の配線パターン13、14
及び15(下部配線パターン13e、13f、14f、
14g、15dを含む)は、それら可動電極8a、8
b、第1の固定電極9、10、第2の固定電極11、1
2と同じ材質の単結晶シリコン材料により形成されてい
るから、両者間の接触抵抗を、配線用の導電層に多結晶
シリコンを使用した従来構成に比べて低くできるように
なり、結果的に検出信頼性の向上を実現できるようにな
る。さらに、シリコン基板に形成した拡散層を配線とし
て使用する従来構成のように、P/N接合リーク電流が
流れることがないから、高温雰囲気での動作が不安定に
なる恐れがなくなり、しかも、寄生容量が発生する空乏
部が形成されることもないから、検出信頼性が向上する
ようになる。さらに、単結晶シリコン材料は、多結晶シ
リコン材料に比べて導電率を高くすることが可能である
ため、この面でも有利となる。
【0037】また、本実施例による製造方法によれば、
上記下部配線パターン13e、13f、14f、14
g、15dは、配線パターン形成工程の実行に応じて、
SOI基板17のSOIシリコン17cにより形成さ
れ、第1、第2及び第3の配線パターン13、14及び
15における下部配線パターン13e、13f、14
f、14g、15d以外の部分は、素子形成用薄膜形成
工程及びトレンチ形成工程の実行に応じて、SOIシリ
コン17cをエピタキシャル成長させた素子形成用薄膜
2により形成されることになるから、上述したような効
果を奏する半導体力学量センサ1を確実に製造できるこ
とになる。
【0038】(第2の実施の形態)図6及び図7には、
上記第1実施例と同様の効果を奏する本発明の第2実施
例が示されており、以下これについて第1実施例と異な
る部分のみ説明する。即ち、この第2実施例は、半導体
加速度センサ1を第1実施例と異なる手順で製造するよ
うにしたものであり、図6及び図7には、本実施例によ
る製造工程例が示されている。尚、これら図6及び図7
は、第1実施例における図4及び図5と同一部分での断
面構造を摸式的に示すものである。
【0039】まず、図6(a)に示すように、第1実施
例と同様のSOI基板17(但し、膜厚は例えば5μm
前後)を用意し、図6(b)に示すような不純物拡散工
程(不純物導入工程)を実行する。この工程では、SO
Iシリコン17cに対して、それぞれ犠牲層用薄膜とし
て機能する第1の不純物高濃度層23及び第2の不純物
高濃度層24を形成するものである。具体的には、ま
ず、最終的に、梁構造体4、第1の固定電極9、10及
び第2の固定電極11、12などの各構造体間を分離す
るための部分となる領域(トレンチ部分)、並びに梁部
6、7におけるアンカー部4a、4bとの隣接部分の下
方に存する空洞部分となる領域に、ボロンのようなP型
不純物を拡散して第1の不純物高濃度層23を形成す
る。さらに、最終的に、可動電極8a、8b及び梁部
6、7におけるマス部5との隣接部分の下方に存する空
洞部分となる領域(下部電極16が形成される領域)、
並びに第2の配線パターン14及び第3の配線パターン
15の交差部分、下部配線パターン13f及び第2の固
定電極12の交差部分、下部配線パターン14f及び第
1の固定電極9の交差部分に対応した領域に、リンのよ
うなN型不純物を拡散して第2の不純物高濃度層24を
形成する。この場合、第2の不純物高濃度層24は、第
1の不純物高濃度層23と接触し、且つ当該不純物高濃
度層23より薄くなるように形成される。また、それら
不純物高濃度層23及び24の不純物濃度は、例えば1
18〜1020cm−3程度以上に設定される。
【0040】次に図6(c)に示すようなエピタキシャ
ル成長工程を実行する。この工程では、SOI基板17
上(SOIシリコン17c上)に、単結晶シリコンを所
定膜厚(例えば1〜50μmの範囲)となるまでエピタ
キシャル成長させることによって素子形成用薄膜25を
形成するものであり、この素子形成用薄膜25は、SO
Iシリコン17cと同一の面方位を有するようになる。
この場合、第1の不純物高濃度層23は、エピタキシャ
ル成長工程の実行に応じた押し込み拡散により絶縁分離
膜17bに到達するようになり、これにより、当該第1
の不純物高濃度層23は、SOIシリコン17cを分断
した状態となる。また、第2の不純物高濃度層24は、
下部配線パターン13e、13f、14f、14g、1
5d及び下部電極16に対応した領域に、それら下部配
線パターン13e、13f、14f、14g、15d及
び下部電極16のためのSOIシリコン17cを残した
状態となる。尚、これ以降の図面では、SOIシリコン
17cについては素子形成用薄膜25に一体化されたも
のとしてその図示を省略するが、その素子形成用薄膜2
5の不純物濃度は、例えば1014〜1017cm−3
度となるように設定される。
【0041】次に、図6(d)に示す酸化膜形成工程を
実行する。この工程では、素子形成用薄膜25の全面に
0.1〜1μm程度の膜厚の酸化膜20を形成した後
に、その酸化膜20におけるボンディングパッド13
d、14d、15cの対応領域にフォトリソグラフィ技
術などを用いて開口部20aを形成する。
【0042】次に、図7(e)に示すコンタクト形成工
程を実行する。この工程では、まず、ボンディングパッ
ド13d、14d、15cと素子形成用薄膜25との間
のオーミックコンタクトのために、素子形成用薄膜25
に対し前記開口部20aを通じてN型不純物(リン)を
拡散して不純物高濃度層21を形成する。次いで、アル
ミ膜を蒸着により形成した後に、そのアルミ膜をパター
ニングすることによりボンディングパッド13d、14
d、15cを形成すると共に、酸化膜20をボンディン
グパッド13d、14d、15cの周辺部を残して除去
する。また、ボンディングパッド13d、14d、15
cと不純物高濃度層21との間のオーミックコンタクト
を得るための周知の熱処理(シンタ)を行う。
【0043】次に、図7(f)に示すトレンチ形成工程
を行う。この工程では、素子形成用薄膜25における梁
構造体4、第1の固定電極9、10及び第2の固定電極
11、12などの各構造体間の絶縁分離領域に、例えば
ドライエッチングを施すことによって第1の不純物高濃
度層23まで達するトレンチ26を形成し、以て当該不
純物高濃度層23を露出させる。
【0044】次に、図7(g)に示す犠牲層エッチング
工程を実行する。この工程では、例えばHF:HNO3
:CH3 COOH=1:3:8(容量比)のエッチン
グ液を使用することにより、第1の不純物高濃度層23
及び第2の不純物高濃度層24を選択エッチングして除
去することによって、アンカー部4a及び4bにより支
持された状態の梁構造体4、各固定電極9〜12、各配
線パターン13〜15及び下部電極16を形成する。こ
れによって、半導体加速度センサ1の基本構造を完成さ
せる。
【0045】この場合、一般的に、高濃度に不純物が拡
散されたシリコン基板では、不純物濃度が低いシリコン
基板に比べて多数の移動キャリアが酸化工程に参画する
ため、エッチング速度が大きくなり、低い不純物濃度の
シリコン基板では、この反対にエッチング速度が小さく
なることが知られている。このような不純物濃度に対す
るエッチング速度の依存性は非常に大きく、HF:HN
O3 :CH3 COOH=1:3:8(容量比)のエッチ
ング液の場合には以下のような状態となる。
【0046】つまり、このエッチング液によって、本実
施例における第1の不純物高濃度層23及び第2の不純
物高濃度層24のような高濃度シリコン(不純物濃度:
1018〜1020cm−3程度以上)をエッチングする
際のエッチングレートは、0.7〜3μm/秒程度とな
るのに対して、1017cm−3以下の低い不純物濃度を
持つシリコン基板(本実施例おける素子形成用薄膜25
に相当)のエッチングレートは1/150以下に低減す
るものである(このようなエッチングレートの不純物濃
度依存性は、不純物のタイプがN型でもP型でも同様に
生ずる)。従って、上記犠牲層エッチング工程における
第1の不純物高濃度層23及び第2の不純物高濃度層2
4のエッチング時において、素子形成用薄膜25はほと
んどエッチングされることがないものである。
【0047】(その他の実施の形態)尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。支持基板3の材料としては、
SOI基板17のベースである単結晶シリコン基板17
aに限らず、他の半導体基板或いは絶縁性を有するセラ
ミック基板やガラス基板などを用いることができる。こ
の場合、支持基板の材料そのものが絶縁性を有するもの
であれば、SOI構造を採用する必要がなくなる。
【0048】半導体加速度センサに限らず、ヨーレート
センサや角速度センサなどのような他の半導体力学量セ
ンサにも応用できる。また、センシング用構造体として
ダイヤフラムを備えると共に、そのダイヤフラムを可動
電極とした容量式の半導体圧力センサに適用することも
できる。さらに、容量式センサの例で説明したが、可動
電極及び固定電極間の接触を検知する接点式センサとし
て実現することも可能である。
【図面の簡単な説明】
【図1】本発明の第1実施例で適用した半導体加速度セ
ンサの平面図
【図2】半導体加速度センサの要部の斜視図
【図3】半導体加速度センサの図3とは異なる要部の斜
視図
【図4】半導体加速度センサの製造工程を示す摸式的断
面図その1
【図5】半導体加速度センサの製造工程を示す摸式的断
面図その2
【図6】本発明の第2実施例における半導体加速度セン
サの製造工程を示す摸式的断面図その1
【図7】半導体加速度センサの製造工程を示す摸式的断
面図その2
【符号の説明】
1は半導体加速度センサ(半導体力学量センサ)、2は
素子形成用薄膜、3は支持基板、4は梁構造体(センシ
ング用構造体)、4a、4bはアンカー部、5はマス
部、6、7は梁部、8a、8bは可動電極、9、10は
第1の固定電極、11、12は第2の固定電極、9a〜
12aはアンカー部、13は第1の配線パターン、13
e、13fは下部配線パターン、14は第2の配線パタ
ーン、14f、14gは下部配線パターン、15は第3
の配線パターン、15dは下部配線パターン、16は下
部電極、17はSOI基板、17aは単結晶シリコン基
板、17bは絶縁分離膜、17cはSOIシリコン(単
結晶半導体薄膜)、18はアルミナ膜、19は犠牲層用
薄膜、22はトレンチ、23は第1の不純物高濃度層、
24は第2の不純物高濃度層、25は素子形成用薄膜、
26はトレンチを示す。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 支持基板上に電気的に絶縁された状態で
    支持され、力学量の印加に応じて変位する可動電極を一
    体的に有した単結晶半導体材料製のセンシング用構造体
    と、 前記支持基板上に電気的に絶縁された状態で固定され、
    前記可動電極の変位に応じて当該可動電極との間の距離
    が変化するように設けられた単結晶半導体材料製の固定
    電極とを備え、 前記可動電極及び固定電極間の距離変化に応じて印加力
    学量を検出するように構成された半導体力学量センサに
    おいて、 前記可動電極及び固定電極と前記支持基板上の信号出力
    端子との各間を電気的に接続するために当該支持基板上
    に電気的に絶縁した状態で設けられた配線パターンを有
    し、その配線パターンを前記可動電極及び固定電極と同
    じ材質の単結晶半導体材料により形成したことを特徴と
    する半導体力学量センサ。
  2. 【請求項2】 前記可動電極及び固定電極間の距離変化
    に伴う両者間の静電容量の変化を印加力学量を示す電気
    的信号として取り出すことを特徴とする請求項1記載の
    半導体力学量センサ。
  3. 【請求項3】 前記センシング用構造体は、前記可動電
    極の他に、マス部及びこれを支持する梁部を一体的に有
    した梁構造体として構成されていることを特徴とする請
    求項1または2記載の半導体力学量センサ。
  4. 【請求項4】 請求項1記載の半導体力学量センサを製
    造するための方法において、 支持基板上に当該支持基板と絶縁された状態で設けられ
    た単結晶半導体薄膜を前記センシング用構造体、固定電
    極及び配線パターンに対応した形状に形成するパターニ
    ング工程と、 前記支持基板及び単結晶半導体薄膜上に、可動電極を支
    持基板から浮かせた状態とするために必要となる犠牲層
    用薄膜を形成する犠牲層形成工程と、 前記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導
    体をエピタキシャル成長させた素子形成用薄膜を形成す
    る素子形成用薄膜形成工程と、 前記素子形成用薄膜に、前記可動電極、固定電極及び配
    線パターンを絶縁分離するためのトレンチを前記犠牲層
    薄膜まで達するように形成するトレンチ形成工程と、 前記犠牲層用薄膜を前記トレンチを通じたエッチングに
    より除去することによって前記センシング用構造体、固
    定電極及び配線パターンを形成する犠牲層エッチング工
    程とを実行することを特徴とする半導体力学量センサの
    製造方法。
  5. 【請求項5】 前記犠牲層形成工程では、前記単結晶半
    導体薄膜上に、選択エッチング可能な異種材料を所定膜
    厚となるまでエピタキシャル成長させた後に、その異種
    材料膜をパターニングすることにより前記犠牲層用薄膜
    を形成することを特徴とする請求項4記載の半導体力学
    量センサの製造方法。
  6. 【請求項6】 請求項1記載の半導体力学量センサを製
    造するための方法において、 支持基板上に当該支持基板と絶縁された状態で設けられ
    た単結晶半導体薄膜に対し、センシング用構造体及び固
    定電極を分離するための領域に最終的に当該単結晶半導
    体膜を分断した状態となる第1の不純物高濃度層を形成
    すると共に、配線パターンに対応した領域に最終的に当
    該配線パターンのための単結晶半導体を残した状態とな
    る第2の不純物高濃度層を前記第1の不純物高濃度層と
    接した状態で形成する不純物導入工程と、 前記単結晶半導体薄膜、第1及び第2の不純物高濃度層
    上に単結晶半導体をエピタキシャル成長させた素子形成
    用薄膜を形成する素子形成用薄膜形成工程と、 前記素子形成用薄膜に、前記可動電極、固定電極及び配
    線パターンを絶縁分離するためのトレンチを前記第1の
    不純物高濃度層まで達するように形成するトレンチ形成
    工程と、 前記第1及び第2の不純物高濃度層を、前記トレンチを
    通じたエッチングにより除去することによって前記セン
    シング用構造体、固定電極及び配線パターンを形成する
    犠牲層エッチング工程とを実行することを特徴とする半
    導体力学量センサの製造方法。
  7. 【請求項7】 前記素子形成用薄膜の不純物濃度を10
    17cm−3以下に設定すると共に、 前記不純物高濃度の不純物濃度を1018cm−3程度以
    上に設定した上で、 前記犠牲層エッチング工程でのエッチング液として、酢
    酸を希釈液としたフッ酸−硝酸系のエッチング液を使用
    することを特徴とする請求項6記載の半導体力学量セン
    サの製造方法。
JP02079998A 1998-02-02 1998-02-02 半導体力学量センサ及びその製造方法 Expired - Fee Related JP4178574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02079998A JP4178574B2 (ja) 1998-02-02 1998-02-02 半導体力学量センサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02079998A JP4178574B2 (ja) 1998-02-02 1998-02-02 半導体力学量センサ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11220138A true JPH11220138A (ja) 1999-08-10
JP4178574B2 JP4178574B2 (ja) 2008-11-12

Family

ID=12037119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02079998A Expired - Fee Related JP4178574B2 (ja) 1998-02-02 1998-02-02 半導体力学量センサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4178574B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541258B2 (en) 2004-12-01 2009-06-02 Seiko Epson Corporation Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP2009216693A (ja) * 2008-02-13 2009-09-24 Denso Corp 物理量センサ
JP2010161266A (ja) * 2009-01-09 2010-07-22 Denso Corp 半導体装置およびその製造方法
JP2016042041A (ja) * 2014-08-15 2016-03-31 セイコーエプソン株式会社 物理量センサー、物理量センサー装置、電子機器および移動体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541258B2 (en) 2004-12-01 2009-06-02 Seiko Epson Corporation Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP2009216693A (ja) * 2008-02-13 2009-09-24 Denso Corp 物理量センサ
US8146426B2 (en) 2008-02-13 2012-04-03 Denso Corporation Physical sensor
JP2010161266A (ja) * 2009-01-09 2010-07-22 Denso Corp 半導体装置およびその製造方法
JP2016042041A (ja) * 2014-08-15 2016-03-31 セイコーエプソン株式会社 物理量センサー、物理量センサー装置、電子機器および移動体

Also Published As

Publication number Publication date
JP4178574B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
US6076404A (en) Micromechanical sensor including a single-crystal silicon support
JP3367113B2 (ja) 加速度センサ
US6030850A (en) Method for manufacturing a sensor
JP5316479B2 (ja) 半導体力学量センサの製造方法及び半導体力学量センサ
US6276207B1 (en) Semiconductor physical quantity sensor having movable portion and fixed portion confronted each other and method of manufacturing the same
JPH07209330A (ja) 静電容量型加速度センサ及びその製造方法
JPH04313031A (ja) 振動又は加速度測定センサ
JPS5999356A (ja) 半導体加速度計
JP3616659B2 (ja) マイクロメカニックセンサおよびその製造方法
JP4178574B2 (ja) 半導体力学量センサ及びその製造方法
JP2001004658A (ja) 2軸半導体加速度センサおよびその製造方法
KR20000028948A (ko) 각속도 센서 제조방법
JP2009270961A (ja) Memsセンサおよびその製造方法
JP3633555B2 (ja) 半導体力学量センサ
JPH11201984A (ja) 半導体力学量センサ及びその製造方法
JP4174853B2 (ja) 半導体力学量センサの製造方法及び半導体圧力センサの製造方法
JPH0472190B2 (ja)
JPH11220137A (ja) 半導体圧力センサ及びその製造方法
JP2803321B2 (ja) 半導体感歪センサ
JP3551745B2 (ja) 半導体加速度センサの製造方法
JP4175309B2 (ja) 半導体力学量センサ
US6355578B1 (en) Manufacturing method for a composite device
JP3506795B2 (ja) 静電容量式加速度センサの製造方法
JP3638470B2 (ja) 半導体加速度センサ
JPH0115017B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees