JP4178574B2 - 半導体力学量センサ及びその製造方法 - Google Patents
半導体力学量センサ及びその製造方法 Download PDFInfo
- Publication number
- JP4178574B2 JP4178574B2 JP02079998A JP2079998A JP4178574B2 JP 4178574 B2 JP4178574 B2 JP 4178574B2 JP 02079998 A JP02079998 A JP 02079998A JP 2079998 A JP2079998 A JP 2079998A JP 4178574 B2 JP4178574 B2 JP 4178574B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring pattern
- single crystal
- support substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
- G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
- G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、力学量の作用に応じた可動電極の変位を電気的信号に変換するようにした半導体力学量センサ及びその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
例えば特開平９−１２９８９８号公報には、可動電極を有した撓み構造体及び固定電極などを、シリコン基板上に絶縁分離層などを介して設けられた多結晶シリコン薄膜によって形成した半導体加速度センサが記載されており、このものでは、前記絶縁分離層上に形成された多結晶シリコン製の導電層（配線パターン）と上記多結晶シリコン薄膜との間を、当該多結晶シリコン薄膜下面の絶縁層に形成された接触穴を介して電気的に接触接続する構成となっている。
【０００３】
しかしながら、このような構成の半導体加速度センサでは、導電層が多結晶シリコンにより形成されている関係上、その表面に存在する数μｍ程度以下の凹凸に起因して、導電層及び多結晶シリコン薄膜間の接触抵抗が大きくなるという事情があり、しかも、多結晶シリコンは導電率の向上に比較的低い限界があるため、これが検出信頼性の低下原因になるという問題点があった。
【０００４】
また、例えば特開昭６１−８４３５７号公報には、シリコン基板中に形成した拡散層を配線として使用する構成の容量式センサが記載されているが、この場合には、拡散層とシリコン基板とのＰ／Ｎ接合リーク電流が存在するため、高温（１００℃程度以上）での動作が不安定になるという事情があり、また、Ｐ／Ｎ接合部分に形成される空乏部で寄生容量が発生するという事情もあり、結果的に検出信頼性の低下を招くという問題点がある。
【０００５】
本発明は上記のような問題点を解決するためになされたものであり、第１の目的は、信号取出のために支持基板上に形成された配線パターンを利用する構成でありながら検出信頼性の向上を実現できるようになる半導体力学量センサを提供することにあり、第２の目的は、斯様な効果を奏する半導体力学量センサを確実に製造できる半導体力学量センサの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記第１の目的を達成するために、請求項１に記載した手段を採用できる。この手段によれば、可動電極及び固定電極から信号を取り出すために、支持基板上に電気的に絶縁した状態で設けられた配線パターンは、それら可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されているから、可動電極及び固定電極と配線パターンとの間の接触抵抗を従来に比べて低くできるようになって、その配線パターン部分での抵抗値のばらつきを抑制できるようになり、結果的に検出信頼性の向上を実現できるようになる。また、拡散層を配線として使用する従来構成のように、Ｐ／Ｎ接合リーク電流が流れることがないから、高温雰囲気での動作が不安定になる恐れがなくなり、しかも、寄生容量が発生する空乏層が形成されることもないから、総じて検出信頼性が向上するようになる。さらに、単結晶半導体材料は、多結晶半導体材料に比べて導電率を高くすることが可能であるため、この面でも有利となる。
【０００７】
前記第２の目的を達成するために、請求項４に記載した製造方法を採用できる。この製造方法によれば、パターニング工程において、支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜を、センシング用構造体、固定電極及び配線パターンに対応した形状に形成した後に、犠牲層形成工程において、上記支持基板及び単結晶半導体薄膜上に、配線パターンの交差部分及び可動電極を支持基板から浮かせた状態とするために必要となるアルミナからなる犠牲層用薄膜を形成する。さらに、素子形成用薄膜形成工程において、上記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成し、トレンチ形成工程において、上記素子形成用薄膜に、可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを犠牲層薄膜まで達するように形成した上で、犠牲層エッチング工程において、犠牲層用薄膜を上記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成することになる。
【０００８】
このような製造方法によれば、上記配線パターンは、単結晶半導体薄膜若しくはこの薄膜をエピタキシャル成長させた素子形成用薄膜、つまり、可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されることになるから、請求項１で述べたような効果を奏する半導体力学量センサを確実に製造できることになる。
【０００９】
請求項５記載の製造方法によれば、犠牲層用薄膜を、支持基板及び単結晶半導体薄膜上に選択エッチング可能な素子形成用薄膜とは異種の材料をエピタキシャル成長させて形成する構成となっているから、その犠牲層用薄膜の面方位を単結晶半導体薄膜と一致させることができるようになる。このため、素子形成用薄膜形成工程において上記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャル成長させて形成される素子形成用薄膜の面方位も単結晶半導体薄膜と一致させることができるようになり、その素子形成用薄膜の結晶性を良好なものとすることができる。
【００１０】
前記第２の目的を達成するために、請求項６に記載した製造方法を採用することもできる。この製造方法によれば、不純物導入工程において、支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜に対し、センシング用構造体及び固定電極を分離するための領域に最終的に当該単結晶半導体膜を分断した状態となる第１の不純物高濃度層を形成すると共に、配線パターンに対応した領域に最終的に当該配線パターンのための単結晶半導体を残した状態となる第２の不純物高濃度層を上記第１の不純物高濃度層と接した状態で形成する。
【００１１】
次いで、素子形成用薄膜形成工程において、前記単結晶半導体薄膜、第１及び第２の不純物高濃度層上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成する。さらに、トレンチ形成工程において、上記素子形成用薄膜に、前記可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを前記第１の不純物高濃度層まで達するように形成した上で、犠牲層エッチング工程において、上記第１及び第２の不純物高濃度層を上記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成することになる。
【００１２】
このような製造方法によっても、上記配線パターンは、単結晶半導体薄膜若しくはこの薄膜をエピタキシャル成長させた素子形成用薄膜、つまり、可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されることになるから、請求項１で述べたような効果を奏する半導体力学量センサを確実に製造できることになる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を半導体加速度センサに適用した第１実施例について図１ないし図５を参照しながら説明する。
図１には、半導体力学量センサとしての半導体加速度センサ１の平面構造が示されている（但し、図１中のハッチング類は断面を示すものではなく、各構造要素の区別を容易にするためのものである）。また、図２及び図３には、半導体加速度センサ１の要部の外観が示されている。
【００１４】
図１において、素子形成用薄膜２は、単結晶シリコンより成る矩形状の支持基板（外形のみ符号３を付して示す）の上面全体に絶縁分離膜（後述する図４及び図５に符号１７ｂを付して示す）を介して形成されたもので、例えばＮ型単結晶シリコンより成る。この素子形成用薄膜２には、分離用のトレンチ加工などを施すことにより、それぞれＮ型単結晶シリコンより成る以下のような各構造体が形成されている。
【００１５】
即ち、梁構造体４（センシング用構造体）は、支持基板３上（実際には絶縁分離膜１７ｂ上）に２個のアンカー部４ａ及び４ｂを介して支持され、以て支持基板３との間に所定ギャップを存するように設けられている。尚、上記アンカー部４ａ及び４ｂは、梁構造体４と一体のものである。
【００１６】
この梁構造体４にあっては、矩形状のマス部５の両端を、それぞれ矩形枠状をなす梁部６及び７を介して前記アンカー部４ａ及び４ｂに支持した形態となっており、マス部５の両側面からは、例えば２個ずつの可動電極８ａ及び８ｂが当該マス部５と直交した方向へ一体的に突出形成されている。尚、これら可動電極８ａ及び８ｂは、断面矩形の棒状に形成されている。
【００１７】
２個ずつの第１の固定電極９及び１０は、支持基板３上にそれぞれ可動電極８ａ及び８ｂの一方の側面と所定間隔を存して平行した状態で固定されている。また、同じく２個ずつの第２の固定電極１１及び１２は、支持基板３上に、それぞれ可動電極８ａ及び８ｂの他方の側面と所定間隔を存して平行した状態で配置されている。尚、これらの第１の固定電極９、１０及び第２の固定電極１１、１２は、断面矩形の棒状に形成されている。
【００１８】
第１の固定電極９及び１０に電気的に接続される第１の配線パターン１３は、第１の固定電極９の端部に連結された分岐配線パターン１３ａ及び第１の固定電極１０の端部に連結された分岐配線パターン１３ｂと、支持基板３の縁部に位置された矩形状端子部１３ｃとを有する。尚、この端子部１３ｃ上には、ボンディングパッド１３ｄが形成されている。
【００１９】
第２の固定電極１１及び１２に電気的に接続される第２の配線パターン１４は、第２の固定電極１１の端部に連結された分岐配線パターン１４ａ及び第２の固定電極１２の端部に連結された分岐配線パターン１４ｂと、支持基板３の縁部に位置された矩形状端子部１４ｃとを有する。尚、この端子部１４ｃ上には、ボンディングパッド１４ｄが形成されている。
【００２０】
可動電極８ａ及び８ｂに電気的に接続される第３の配線パターン１５は、一端側が前記アンカー部４ｂに一体的に連結され、他端側には、支持基板３の縁部に位置された矩形状端子部１５ｂを有する。尚、この端子部１５ｂ上には、ボンディングパッド１５ｃが形成されている。
【００２１】
この場合、第２の配線パターン１４及び第３の配線パターン１５は、２箇所で交差している。具体的には、一方の交差箇所を示す図２のように、第３の配線パターン１５は、第２の配線パターン１４との交差部分を下部配線パターン１５ｄによって繋いだ形状となっており、第２の配線パターン１４側には、この下部配線パターン１５ｄを跨いだ形状のプリッジ部１４ｅが形成されている。
【００２２】
また、第１の配線パターン１３は、分岐配線パターン１３ａにおける第１の固定電極９との連結部分を下部配線パターン１３ｅにより構成すると共に、分岐配線パターン１３ｂにおける第１の固定電極１０との連結部分を下部配線パターン１３ｆにより構成している。特に、一方の下部配線パターン１３ｆは、第２の固定電極１２と交差するように配置されている。具体的には、図３に示すように、第２の固定電極１２側には、下部配線パターン１３ｆを跨いだ形状のブリッジ部１２ｅが形成されている。
【００２３】
さらに、第２の配線パターン１４は、分岐配線パターン１４ａにおける第２の固定電極１１との連結部分を下部配線パターン１４ｆにより構成すると共に、分岐配線パターン１４ｂにおける第２の固定電極１２との連結部分を下部配線パターン１４ｇにより構成している。特に、一方の下部配線パターン１４ｆは、第１の固定電極９と交差するように配置されている。この場合、具体的には図示しないが、第１の固定電極９側には、下部配線パターン１４ｆを跨いだ形状のブリッジ部が前記第２の固定電極１２におけるブリッジ部１２ｅ（図３参照）と同様に形成されている。
【００２４】
尚、支持基板３上には、梁構造体４に下方から対向した形状（梁構造体４を投影した形状）の下部電極１６（図３参照）が形成されており、この下部電極１６は梁構造体４に電気的に接続されている。これにより、梁構造体４と下部電極１６とが等電位状態となるものであり、以て梁構造体４及び支持基板３間に不要な静電気力が作用しないように構成されている。尚、上記下部電極１６は、単結晶シリコンより成る。
【００２５】
上記のように構成された半導体加速度センサ１においては、梁構造体４に作用する加速度を、可動電極８ａ及び８ｂ、第１の固定電極９及び１０、第２の固定電極１１及び１２により構成されたトランスジューサによって電気的信号に変換できるようになる。具体的には、可動電極８ａ及び８ｂと第１の固定電極９及び１０との間に第１のコンデンサが形成される。また、上記可動電極８ａ及び８ｂと第２の固定電極１１及び１２との間に第２のコンデンサが形成される。これら第１及び第２のコンデンサの各静電容量は、梁構造体４に加速度が作用したときに可動電極８ａ及び８ｂと第１の固定電極９、１０及び第２の固定電極１１及び１２との各間の距離が変化するのに応じて差動的に変化するものであり、斯様な静電容量の変化を、ボンディングパッド部１３ｄ、１４ｄ及び１５ｃを通じて電気的な信号として取り出すことにより加速度を検出できることになる。
【００２６】
図４及び図５には上記のような半導体加速度センサ１の製造工程例が示されており、以下これについて説明する。尚、図４及び図５は半導体加速度センサ１の部分的な断面構造（図１中に破線Ａ、Ｂで示す各部分での断面構造）を摸式的に示したものである。
【００２７】
まず、図４（ａ）に示すようなＳＯＩ基板１７を用意する。このＳＯＩ基板１７のベースとなる単結晶シリコン基板１７ａが前記支持基板３となるものであり、シリコン酸化膜より成る絶縁分離膜１７ｂ上に形成されたＮ型のＳＯＩシリコン１７ｃ（単結晶半導体薄膜）が、前記素子形成用薄膜２を後述のようにエピタキシャル成長により形成する際のシードとなるものである。尚、ＳＯＩシリコン１７ｃの膜厚は例えば０．５〜２μｍ程度に設定される。また、単結晶シリコン基板１７ａの伝導型は、Ｐ型及びＮ型のどちらでも良い。
【００２８】
次に、図４（ｂ）に示すような配線パターン形成工程（本発明でいうパターニング工程に相当）を実行する。この工程では、ＳＯＩシリコン１７ｃ上の全面に０．１〜１μｍ程度の膜厚の酸化膜（図示せず）を形成すると共に、この酸化膜を、前記第１の固定電極９及び１０、第２の固定電極１１及び１２、第１、第２及び第３の配線パターン１３、１４及び１５、下部電極１６に対応した形状にパターニングした状態でＳＯＩシリコン１７ｃのエッチングを行うことにより、それら固定電極９〜１２、配線パターン１３〜１５及び下部電極１６に対応した部分にＳＯＩシリコン１７ｃが残置された状態とし、その後に上記酸化膜を除去する。
【００２９】
次に、図４（ｃ）に示すようなアルミナ膜形成工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ上）に、最終的に後述する犠牲層となるアルミナ膜１８を所定膜厚となるまでエピタキシャル成長させるものである。尚、このアルミナ膜１８は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。
【００３０】
次に、図４（ｄ）に示すようなアルミナ膜パターニング工程を実行する。この工程では、アルミナ膜１８をフォトリソグラフィ技術などを利用してエッチングすることにより、前記可動電極８ａ、８ｂを含んで成る梁構造体４の下方に存する空洞部分並びに分離用のトレンチ部分に対応した形状のアルミナ膜より成る犠牲層用薄膜１９を形成する。この場合、図４中には図示されていないが、上記犠牲層用薄膜１９は、第２の配線パターン１４及び第３の配線パターン１５の交差部分、下部配線パターン１３ｆ及び第２の固定電極１２の交差部分、下部配線パターン１４ｆ及び第１の固定電極９の交差部分にもそれぞれ設けられるものである。
尚、アルミナ膜形成工程及びアルミナ膜パターニング工程が本発明でいう犠牲層形成工程に相当する。
【００３１】
次に、図４（ｅ）に示すような素子形成用薄膜形成工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ及び犠牲層用薄膜１９上）に、単結晶シリコンを例えば１〜５０μｍ程度の膜厚となるまでエピタキシャル成長させることにより前記素子形成用薄膜２を形成する。この場合、上記素子形成用薄膜２は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。尚、これ以降の図面では、ＳＯＩシリコン１７ｃについては素子形成用薄膜２に一体化されたものとしてその図示を省略する。
【００３２】
次に、図５（ｆ）に示す酸化膜形成工程を実行する。この工程では、素子形成用薄膜２の全面に０．１〜１μｍ程度の膜厚の酸化膜２０を形成した後に、その酸化膜２０における前記ボンディングパッド１３ｄ、１４ｄ、１５ｃの対応領域にフォトリソグラフィ技術などを用いて開口部２０ａを形成する。
【００３３】
次に、図５（ｇ）に示すコンタクト形成工程を実行する。この工程では、まず、ボンディングパッド１３ｄ、１４ｄ、１５ｃと素子形成用薄膜２との間のオーミックコンタクトのために、素子形成用薄膜２に対し前記開口部２０ａを通じてＮ型不純物（リン）を拡散して不純物高濃度層２１を形成する。次いで、アルミ膜を蒸着により形成した後に、そのアルミ膜をパターニングすることによりボンディングパッド１３ｄ、１４ｄ、１５ｃ（図５では１５ｃのみ図示）を形成すると共に、酸化膜２０をボンディングパッド１３ｄ、１４ｄ、１５ｃの周辺部を残して除去する。また、ボンディングパッド１３ｄ、１４ｄ、１５ｃと不純物高濃度層２１との間のオーミックコンタクトを得るための周知の熱処理（シンタ）を行う。
【００３４】
次に、図５（ｈ）に示すトレンチ形成工程を行う。この工程では、素子形成用薄膜２における梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間の絶縁分離領域に、例えばドライエッチングを施すことによって犠牲層用薄膜１９まで達するトレンチ２２を形成し、以て当該犠牲層用薄膜１９を露出させる。
【００３５】
次に、図５（ｉ）に示す犠牲層エッチング工程を実行する。この工程では、例えばフッ酸系エッチング液を使用したエッチングにより、前記犠牲層用薄膜１９を除去することによって、アンカー部４ａ及び４ｂにより支持された状態の梁構造体４、各固定電極９〜１２、各配線パターン１３〜１５及び下部電極１６を形成する。これによって、図１に示した半導体加速度センサ１の基本構造が完成する。
【００３６】
上記のように製造される半導体加速度センサ１にあっては、可動電極８ａ、８ｂ、第１の固定電極９、１０、第２の固定電極１１、１２から信号を取り出すための第１、第２及び第３の配線パターン１３、１４及び１５（下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄを含む）は、それら可動電極８ａ、８ｂ、第１の固定電極９、１０、第２の固定電極１１、１２と同じ材質の単結晶シリコン材料により形成されているから、両者間の接触抵抗を、配線用の導電層に多結晶シリコンを使用した従来構成に比べて低くできるようになり、結果的に検出信頼性の向上を実現できるようになる。さらに、シリコン基板に形成した拡散層を配線として使用する従来構成のように、Ｐ／Ｎ接合リーク電流が流れることがないから、高温雰囲気での動作が不安定になる恐れがなくなり、しかも、寄生容量が発生する空乏部が形成されることもないから、検出信頼性が向上するようになる。さらに、単結晶シリコン材料は、多結晶シリコン材料に比べて導電率を高くすることが可能であるため、この面でも有利となる。
【００３７】
また、本実施例による製造方法によれば、上記下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄは、配線パターン形成工程の実行に応じて、ＳＯＩ基板１７のＳＯＩシリコン１７ｃにより形成され、第１、第２及び第３の配線パターン１３、１４及び１５における下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ以外の部分は、素子形成用薄膜形成工程及びトレンチ形成工程の実行に応じて、ＳＯＩシリコン１７ｃをエピタキシャル成長させた素子形成用薄膜２により形成されることになるから、上述したような効果を奏する半導体力学量センサ１を確実に製造できることになる。
【００３８】
（第２の実施の形態）
図６及び図７には、上記第１実施例と同様の効果を奏する本発明の第２実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。
即ち、この第２実施例は、半導体加速度センサ１を第１実施例と異なる手順で製造するようにしたものであり、図６及び図７には、本実施例による製造工程例が示されている。尚、これら図６及び図７は、第１実施例における図４及び図５と同一部分での断面構造を摸式的に示すものである。
【００３９】
まず、図６（ａ）に示すように、第１実施例と同様のＳＯＩ基板１７（但し、膜厚は例えば５μｍ前後）を用意し、図６（ｂ）に示すような不純物拡散工程（不純物導入工程）を実行する。この工程では、ＳＯＩシリコン１７ｃに対して、それぞれ犠牲層用薄膜として機能する第１の不純物高濃度層２３及び第２の不純物高濃度層２４を形成するものである。具体的には、まず、最終的に、梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間を分離するための部分となる領域（トレンチ部分）、並びに梁部６、７におけるアンカー部４ａ、４ｂとの隣接部分の下方に存する空洞部分となる領域に、ボロンのようなＰ型不純物を拡散して第１の不純物高濃度層２３を形成する。さらに、最終的に、可動電極８ａ、８ｂ及び梁部６、７におけるマス部５との隣接部分の下方に存する空洞部分となる領域（下部電極１６が形成される領域）、並びに第２の配線パターン１４及び第３の配線パターン１５の交差部分、下部配線パターン１３ｆ及び第２の固定電極１２の交差部分、下部配線パターン１４ｆ及び第１の固定電極９の交差部分に対応した領域に、リンのようなＮ型不純物を拡散して第２の不純物高濃度層２４を形成する。この場合、第２の不純物高濃度層２４は、第１の不純物高濃度層２３と接触し、且つ当該不純物高濃度層２３より薄くなるように形成される。また、それら不純物高濃度層２３及び２４の不純物濃度は、例えば１０１８〜１０２０cm−３程度以上に設定される。
【００４０】
次に図６（ｃ）に示すようなエピタキシャル成長工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ上）に、単結晶シリコンを所定膜厚（例えば１〜５０μｍの範囲）となるまでエピタキシャル成長させることによって素子形成用薄膜２５を形成するものであり、この素子形成用薄膜２５は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。この場合、第１の不純物高濃度層２３は、エピタキシャル成長工程の実行に応じた押し込み拡散により絶縁分離膜１７ｂに到達するようになり、これにより、当該第１の不純物高濃度層２３は、ＳＯＩシリコン１７ｃを分断した状態となる。また、第２の不純物高濃度層２４は、下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ及び下部電極１６に対応した領域に、それら下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ及び下部電極１６のためのＳＯＩシリコン１７ｃを残した状態となる。尚、これ以降の図面では、ＳＯＩシリコン１７ｃについては素子形成用薄膜２５に一体化されたものとしてその図示を省略するが、その素子形成用薄膜２５の不純物濃度は、例えば１０１４〜１０１７cm−３程度となるように設定される。
【００４１】
次に、図６（ｄ）に示す酸化膜形成工程を実行する。この工程では、素子形成用薄膜２５の全面に０．１〜１μｍ程度の膜厚の酸化膜２０を形成した後に、その酸化膜２０におけるボンディングパッド１３ｄ、１４ｄ、１５ｃの対応領域にフォトリソグラフィ技術などを用いて開口部２０ａを形成する。
【００４２】
次に、図７（ｅ）に示すコンタクト形成工程を実行する。この工程では、まず、ボンディングパッド１３ｄ、１４ｄ、１５ｃと素子形成用薄膜２５との間のオーミックコンタクトのために、素子形成用薄膜２５に対し前記開口部２０ａを通じてＮ型不純物（リン）を拡散して不純物高濃度層２１を形成する。次いで、アルミ膜を蒸着により形成した後に、そのアルミ膜をパターニングすることによりボンディングパッド１３ｄ、１４ｄ、１５ｃを形成すると共に、酸化膜２０をボンディングパッド１３ｄ、１４ｄ、１５ｃの周辺部を残して除去する。また、ボンディングパッド１３ｄ、１４ｄ、１５ｃと不純物高濃度層２１との間のオーミックコンタクトを得るための周知の熱処理（シンタ）を行う。
【００４３】
次に、図７（ｆ）に示すトレンチ形成工程を行う。この工程では、素子形成用薄膜２５における梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間の絶縁分離領域に、例えばドライエッチングを施すことによって第１の不純物高濃度層２３まで達するトレンチ２６を形成し、以て当該不純物高濃度層２３を露出させる。
【００４４】
次に、図７（ｇ）に示す犠牲層エッチング工程を実行する。この工程では、例えばＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液を使用することにより、第１の不純物高濃度層２３及び第２の不純物高濃度層２４を選択エッチングして除去することによって、アンカー部４ａ及び４ｂにより支持された状態の梁構造体４、各固定電極９〜１２、各配線パターン１３〜１５及び下部電極１６を形成する。これによって、半導体加速度センサ１の基本構造を完成させる。
【００４５】
この場合、一般的に、高濃度に不純物が拡散されたシリコン基板では、不純物濃度が低いシリコン基板に比べて多数の移動キャリアが酸化工程に参画するため、エッチング速度が大きくなり、低い不純物濃度のシリコン基板では、この反対にエッチング速度が小さくなることが知られている。このような不純物濃度に対するエッチング速度の依存性は非常に大きく、ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液の場合には以下のような状態となる。
【００４６】
つまり、このエッチング液によって、本実施例における第１の不純物高濃度層２３及び第２の不純物高濃度層２４のような高濃度シリコン（不純物濃度：１０１８〜１０２０cm−３程度以上）をエッチングする際のエッチングレートは、０．７〜３μｍ／秒程度となるのに対して、１０１７cm−３以下の低い不純物濃度を持つシリコン基板（本実施例おける素子形成用薄膜２５に相当）のエッチングレートは１／１５０以下に低減するものである（このようなエッチングレートの不純物濃度依存性は、不純物のタイプがＮ型でもＰ型でも同様に生ずる）。従って、上記犠牲層エッチング工程における第１の不純物高濃度層２３及び第２の不純物高濃度層２４のエッチング時において、素子形成用薄膜２５はほとんどエッチングされることがないものである。
【００４７】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
支持基板３の材料としては、ＳＯＩ基板１７のベースである単結晶シリコン基板１７ａに限らず、他の半導体基板或いは絶縁性を有するセラミック基板やガラス基板などを用いることができる。この場合、支持基板の材料そのものが絶縁性を有するものであれば、ＳＯＩ構造を採用する必要がなくなる。
【００４８】
半導体加速度センサに限らず、ヨーレートセンサや角速度センサなどのような他の半導体力学量センサにも応用できる。また、センシング用構造体としてダイヤフラムを備えると共に、そのダイヤフラムを可動電極とした容量式の半導体圧力センサに適用することもできる。さらに、容量式センサの例で説明したが、可動電極及び固定電極間の接触を検知する接点式センサとして実現することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例で適用した半導体加速度センサの平面図
【図２】半導体加速度センサの要部の斜視図
【図３】半導体加速度センサの図３とは異なる要部の斜視図
【図４】半導体加速度センサの製造工程を示す摸式的断面図その１
【図５】半導体加速度センサの製造工程を示す摸式的断面図その２
【図６】本発明の第２実施例における半導体加速度センサの製造工程を示す摸式的断面図その１
【図７】半導体加速度センサの製造工程を示す摸式的断面図その２
【符号の説明】
１は半導体加速度センサ（半導体力学量センサ）、２は素子形成用薄膜、３は支持基板、４は梁構造体（センシング用構造体）、４ａ、４ｂはアンカー部、５はマス部、６、７は梁部、８ａ、８ｂは可動電極、９、１０は第１の固定電極、１１、１２は第２の固定電極、９ａ〜１２ａはアンカー部、１３は第１の配線パターン、１３ｅ、１３ｆは下部配線パターン、１４は第２の配線パターン、１４ｆ、１４ｇは下部配線パターン、１５は第３の配線パターン、１５ｄは下部配線パターン、１６は下部電極、１７はＳＯＩ基板、１７ａは単結晶シリコン基板、１７ｂは絶縁分離膜、１７ｃはＳＯＩシリコン（単結晶半導体薄膜）、１８はアルミナ膜、１９は犠牲層用薄膜、２２はトレンチ、２３は第１の不純物高濃度層、２４は第２の不純物高濃度層、２５は素子形成用薄膜、２６はトレンチを示す。
【発明の属する技術分野】
本発明は、力学量の作用に応じた可動電極の変位を電気的信号に変換するようにした半導体力学量センサ及びその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
例えば特開平９−１２９８９８号公報には、可動電極を有した撓み構造体及び固定電極などを、シリコン基板上に絶縁分離層などを介して設けられた多結晶シリコン薄膜によって形成した半導体加速度センサが記載されており、このものでは、前記絶縁分離層上に形成された多結晶シリコン製の導電層（配線パターン）と上記多結晶シリコン薄膜との間を、当該多結晶シリコン薄膜下面の絶縁層に形成された接触穴を介して電気的に接触接続する構成となっている。
【０００３】
しかしながら、このような構成の半導体加速度センサでは、導電層が多結晶シリコンにより形成されている関係上、その表面に存在する数μｍ程度以下の凹凸に起因して、導電層及び多結晶シリコン薄膜間の接触抵抗が大きくなるという事情があり、しかも、多結晶シリコンは導電率の向上に比較的低い限界があるため、これが検出信頼性の低下原因になるという問題点があった。
【０００４】
また、例えば特開昭６１−８４３５７号公報には、シリコン基板中に形成した拡散層を配線として使用する構成の容量式センサが記載されているが、この場合には、拡散層とシリコン基板とのＰ／Ｎ接合リーク電流が存在するため、高温（１００℃程度以上）での動作が不安定になるという事情があり、また、Ｐ／Ｎ接合部分に形成される空乏部で寄生容量が発生するという事情もあり、結果的に検出信頼性の低下を招くという問題点がある。
【０００５】
本発明は上記のような問題点を解決するためになされたものであり、第１の目的は、信号取出のために支持基板上に形成された配線パターンを利用する構成でありながら検出信頼性の向上を実現できるようになる半導体力学量センサを提供することにあり、第２の目的は、斯様な効果を奏する半導体力学量センサを確実に製造できる半導体力学量センサの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記第１の目的を達成するために、請求項１に記載した手段を採用できる。この手段によれば、可動電極及び固定電極から信号を取り出すために、支持基板上に電気的に絶縁した状態で設けられた配線パターンは、それら可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されているから、可動電極及び固定電極と配線パターンとの間の接触抵抗を従来に比べて低くできるようになって、その配線パターン部分での抵抗値のばらつきを抑制できるようになり、結果的に検出信頼性の向上を実現できるようになる。また、拡散層を配線として使用する従来構成のように、Ｐ／Ｎ接合リーク電流が流れることがないから、高温雰囲気での動作が不安定になる恐れがなくなり、しかも、寄生容量が発生する空乏層が形成されることもないから、総じて検出信頼性が向上するようになる。さらに、単結晶半導体材料は、多結晶半導体材料に比べて導電率を高くすることが可能であるため、この面でも有利となる。
【０００７】
前記第２の目的を達成するために、請求項４に記載した製造方法を採用できる。この製造方法によれば、パターニング工程において、支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜を、センシング用構造体、固定電極及び配線パターンに対応した形状に形成した後に、犠牲層形成工程において、上記支持基板及び単結晶半導体薄膜上に、配線パターンの交差部分及び可動電極を支持基板から浮かせた状態とするために必要となるアルミナからなる犠牲層用薄膜を形成する。さらに、素子形成用薄膜形成工程において、上記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成し、トレンチ形成工程において、上記素子形成用薄膜に、可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを犠牲層薄膜まで達するように形成した上で、犠牲層エッチング工程において、犠牲層用薄膜を上記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成することになる。
【０００８】
このような製造方法によれば、上記配線パターンは、単結晶半導体薄膜若しくはこの薄膜をエピタキシャル成長させた素子形成用薄膜、つまり、可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されることになるから、請求項１で述べたような効果を奏する半導体力学量センサを確実に製造できることになる。
【０００９】
請求項５記載の製造方法によれば、犠牲層用薄膜を、支持基板及び単結晶半導体薄膜上に選択エッチング可能な素子形成用薄膜とは異種の材料をエピタキシャル成長させて形成する構成となっているから、その犠牲層用薄膜の面方位を単結晶半導体薄膜と一致させることができるようになる。このため、素子形成用薄膜形成工程において上記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャル成長させて形成される素子形成用薄膜の面方位も単結晶半導体薄膜と一致させることができるようになり、その素子形成用薄膜の結晶性を良好なものとすることができる。
【００１０】
前記第２の目的を達成するために、請求項６に記載した製造方法を採用することもできる。この製造方法によれば、不純物導入工程において、支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜に対し、センシング用構造体及び固定電極を分離するための領域に最終的に当該単結晶半導体膜を分断した状態となる第１の不純物高濃度層を形成すると共に、配線パターンに対応した領域に最終的に当該配線パターンのための単結晶半導体を残した状態となる第２の不純物高濃度層を上記第１の不純物高濃度層と接した状態で形成する。
【００１１】
次いで、素子形成用薄膜形成工程において、前記単結晶半導体薄膜、第１及び第２の不純物高濃度層上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成する。さらに、トレンチ形成工程において、上記素子形成用薄膜に、前記可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを前記第１の不純物高濃度層まで達するように形成した上で、犠牲層エッチング工程において、上記第１及び第２の不純物高濃度層を上記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成することになる。
【００１２】
このような製造方法によっても、上記配線パターンは、単結晶半導体薄膜若しくはこの薄膜をエピタキシャル成長させた素子形成用薄膜、つまり、可動電極及び固定電極と同じ材質の単結晶半導体材料により形成されることになるから、請求項１で述べたような効果を奏する半導体力学量センサを確実に製造できることになる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を半導体加速度センサに適用した第１実施例について図１ないし図５を参照しながら説明する。
図１には、半導体力学量センサとしての半導体加速度センサ１の平面構造が示されている（但し、図１中のハッチング類は断面を示すものではなく、各構造要素の区別を容易にするためのものである）。また、図２及び図３には、半導体加速度センサ１の要部の外観が示されている。
【００１４】
図１において、素子形成用薄膜２は、単結晶シリコンより成る矩形状の支持基板（外形のみ符号３を付して示す）の上面全体に絶縁分離膜（後述する図４及び図５に符号１７ｂを付して示す）を介して形成されたもので、例えばＮ型単結晶シリコンより成る。この素子形成用薄膜２には、分離用のトレンチ加工などを施すことにより、それぞれＮ型単結晶シリコンより成る以下のような各構造体が形成されている。
【００１５】
即ち、梁構造体４（センシング用構造体）は、支持基板３上（実際には絶縁分離膜１７ｂ上）に２個のアンカー部４ａ及び４ｂを介して支持され、以て支持基板３との間に所定ギャップを存するように設けられている。尚、上記アンカー部４ａ及び４ｂは、梁構造体４と一体のものである。
【００１６】
この梁構造体４にあっては、矩形状のマス部５の両端を、それぞれ矩形枠状をなす梁部６及び７を介して前記アンカー部４ａ及び４ｂに支持した形態となっており、マス部５の両側面からは、例えば２個ずつの可動電極８ａ及び８ｂが当該マス部５と直交した方向へ一体的に突出形成されている。尚、これら可動電極８ａ及び８ｂは、断面矩形の棒状に形成されている。
【００１７】
２個ずつの第１の固定電極９及び１０は、支持基板３上にそれぞれ可動電極８ａ及び８ｂの一方の側面と所定間隔を存して平行した状態で固定されている。また、同じく２個ずつの第２の固定電極１１及び１２は、支持基板３上に、それぞれ可動電極８ａ及び８ｂの他方の側面と所定間隔を存して平行した状態で配置されている。尚、これらの第１の固定電極９、１０及び第２の固定電極１１、１２は、断面矩形の棒状に形成されている。
【００１８】
第１の固定電極９及び１０に電気的に接続される第１の配線パターン１３は、第１の固定電極９の端部に連結された分岐配線パターン１３ａ及び第１の固定電極１０の端部に連結された分岐配線パターン１３ｂと、支持基板３の縁部に位置された矩形状端子部１３ｃとを有する。尚、この端子部１３ｃ上には、ボンディングパッド１３ｄが形成されている。
【００１９】
第２の固定電極１１及び１２に電気的に接続される第２の配線パターン１４は、第２の固定電極１１の端部に連結された分岐配線パターン１４ａ及び第２の固定電極１２の端部に連結された分岐配線パターン１４ｂと、支持基板３の縁部に位置された矩形状端子部１４ｃとを有する。尚、この端子部１４ｃ上には、ボンディングパッド１４ｄが形成されている。
【００２０】
可動電極８ａ及び８ｂに電気的に接続される第３の配線パターン１５は、一端側が前記アンカー部４ｂに一体的に連結され、他端側には、支持基板３の縁部に位置された矩形状端子部１５ｂを有する。尚、この端子部１５ｂ上には、ボンディングパッド１５ｃが形成されている。
【００２１】
この場合、第２の配線パターン１４及び第３の配線パターン１５は、２箇所で交差している。具体的には、一方の交差箇所を示す図２のように、第３の配線パターン１５は、第２の配線パターン１４との交差部分を下部配線パターン１５ｄによって繋いだ形状となっており、第２の配線パターン１４側には、この下部配線パターン１５ｄを跨いだ形状のプリッジ部１４ｅが形成されている。
【００２２】
また、第１の配線パターン１３は、分岐配線パターン１３ａにおける第１の固定電極９との連結部分を下部配線パターン１３ｅにより構成すると共に、分岐配線パターン１３ｂにおける第１の固定電極１０との連結部分を下部配線パターン１３ｆにより構成している。特に、一方の下部配線パターン１３ｆは、第２の固定電極１２と交差するように配置されている。具体的には、図３に示すように、第２の固定電極１２側には、下部配線パターン１３ｆを跨いだ形状のブリッジ部１２ｅが形成されている。
【００２３】
さらに、第２の配線パターン１４は、分岐配線パターン１４ａにおける第２の固定電極１１との連結部分を下部配線パターン１４ｆにより構成すると共に、分岐配線パターン１４ｂにおける第２の固定電極１２との連結部分を下部配線パターン１４ｇにより構成している。特に、一方の下部配線パターン１４ｆは、第１の固定電極９と交差するように配置されている。この場合、具体的には図示しないが、第１の固定電極９側には、下部配線パターン１４ｆを跨いだ形状のブリッジ部が前記第２の固定電極１２におけるブリッジ部１２ｅ（図３参照）と同様に形成されている。
【００２４】
尚、支持基板３上には、梁構造体４に下方から対向した形状（梁構造体４を投影した形状）の下部電極１６（図３参照）が形成されており、この下部電極１６は梁構造体４に電気的に接続されている。これにより、梁構造体４と下部電極１６とが等電位状態となるものであり、以て梁構造体４及び支持基板３間に不要な静電気力が作用しないように構成されている。尚、上記下部電極１６は、単結晶シリコンより成る。
【００２５】
上記のように構成された半導体加速度センサ１においては、梁構造体４に作用する加速度を、可動電極８ａ及び８ｂ、第１の固定電極９及び１０、第２の固定電極１１及び１２により構成されたトランスジューサによって電気的信号に変換できるようになる。具体的には、可動電極８ａ及び８ｂと第１の固定電極９及び１０との間に第１のコンデンサが形成される。また、上記可動電極８ａ及び８ｂと第２の固定電極１１及び１２との間に第２のコンデンサが形成される。これら第１及び第２のコンデンサの各静電容量は、梁構造体４に加速度が作用したときに可動電極８ａ及び８ｂと第１の固定電極９、１０及び第２の固定電極１１及び１２との各間の距離が変化するのに応じて差動的に変化するものであり、斯様な静電容量の変化を、ボンディングパッド部１３ｄ、１４ｄ及び１５ｃを通じて電気的な信号として取り出すことにより加速度を検出できることになる。
【００２６】
図４及び図５には上記のような半導体加速度センサ１の製造工程例が示されており、以下これについて説明する。尚、図４及び図５は半導体加速度センサ１の部分的な断面構造（図１中に破線Ａ、Ｂで示す各部分での断面構造）を摸式的に示したものである。
【００２７】
まず、図４（ａ）に示すようなＳＯＩ基板１７を用意する。このＳＯＩ基板１７のベースとなる単結晶シリコン基板１７ａが前記支持基板３となるものであり、シリコン酸化膜より成る絶縁分離膜１７ｂ上に形成されたＮ型のＳＯＩシリコン１７ｃ（単結晶半導体薄膜）が、前記素子形成用薄膜２を後述のようにエピタキシャル成長により形成する際のシードとなるものである。尚、ＳＯＩシリコン１７ｃの膜厚は例えば０．５〜２μｍ程度に設定される。また、単結晶シリコン基板１７ａの伝導型は、Ｐ型及びＮ型のどちらでも良い。
【００２８】
次に、図４（ｂ）に示すような配線パターン形成工程（本発明でいうパターニング工程に相当）を実行する。この工程では、ＳＯＩシリコン１７ｃ上の全面に０．１〜１μｍ程度の膜厚の酸化膜（図示せず）を形成すると共に、この酸化膜を、前記第１の固定電極９及び１０、第２の固定電極１１及び１２、第１、第２及び第３の配線パターン１３、１４及び１５、下部電極１６に対応した形状にパターニングした状態でＳＯＩシリコン１７ｃのエッチングを行うことにより、それら固定電極９〜１２、配線パターン１３〜１５及び下部電極１６に対応した部分にＳＯＩシリコン１７ｃが残置された状態とし、その後に上記酸化膜を除去する。
【００２９】
次に、図４（ｃ）に示すようなアルミナ膜形成工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ上）に、最終的に後述する犠牲層となるアルミナ膜１８を所定膜厚となるまでエピタキシャル成長させるものである。尚、このアルミナ膜１８は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。
【００３０】
次に、図４（ｄ）に示すようなアルミナ膜パターニング工程を実行する。この工程では、アルミナ膜１８をフォトリソグラフィ技術などを利用してエッチングすることにより、前記可動電極８ａ、８ｂを含んで成る梁構造体４の下方に存する空洞部分並びに分離用のトレンチ部分に対応した形状のアルミナ膜より成る犠牲層用薄膜１９を形成する。この場合、図４中には図示されていないが、上記犠牲層用薄膜１９は、第２の配線パターン１４及び第３の配線パターン１５の交差部分、下部配線パターン１３ｆ及び第２の固定電極１２の交差部分、下部配線パターン１４ｆ及び第１の固定電極９の交差部分にもそれぞれ設けられるものである。
尚、アルミナ膜形成工程及びアルミナ膜パターニング工程が本発明でいう犠牲層形成工程に相当する。
【００３１】
次に、図４（ｅ）に示すような素子形成用薄膜形成工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ及び犠牲層用薄膜１９上）に、単結晶シリコンを例えば１〜５０μｍ程度の膜厚となるまでエピタキシャル成長させることにより前記素子形成用薄膜２を形成する。この場合、上記素子形成用薄膜２は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。尚、これ以降の図面では、ＳＯＩシリコン１７ｃについては素子形成用薄膜２に一体化されたものとしてその図示を省略する。
【００３２】
次に、図５（ｆ）に示す酸化膜形成工程を実行する。この工程では、素子形成用薄膜２の全面に０．１〜１μｍ程度の膜厚の酸化膜２０を形成した後に、その酸化膜２０における前記ボンディングパッド１３ｄ、１４ｄ、１５ｃの対応領域にフォトリソグラフィ技術などを用いて開口部２０ａを形成する。
【００３３】
次に、図５（ｇ）に示すコンタクト形成工程を実行する。この工程では、まず、ボンディングパッド１３ｄ、１４ｄ、１５ｃと素子形成用薄膜２との間のオーミックコンタクトのために、素子形成用薄膜２に対し前記開口部２０ａを通じてＮ型不純物（リン）を拡散して不純物高濃度層２１を形成する。次いで、アルミ膜を蒸着により形成した後に、そのアルミ膜をパターニングすることによりボンディングパッド１３ｄ、１４ｄ、１５ｃ（図５では１５ｃのみ図示）を形成すると共に、酸化膜２０をボンディングパッド１３ｄ、１４ｄ、１５ｃの周辺部を残して除去する。また、ボンディングパッド１３ｄ、１４ｄ、１５ｃと不純物高濃度層２１との間のオーミックコンタクトを得るための周知の熱処理（シンタ）を行う。
【００３４】
次に、図５（ｈ）に示すトレンチ形成工程を行う。この工程では、素子形成用薄膜２における梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間の絶縁分離領域に、例えばドライエッチングを施すことによって犠牲層用薄膜１９まで達するトレンチ２２を形成し、以て当該犠牲層用薄膜１９を露出させる。
【００３５】
次に、図５（ｉ）に示す犠牲層エッチング工程を実行する。この工程では、例えばフッ酸系エッチング液を使用したエッチングにより、前記犠牲層用薄膜１９を除去することによって、アンカー部４ａ及び４ｂにより支持された状態の梁構造体４、各固定電極９〜１２、各配線パターン１３〜１５及び下部電極１６を形成する。これによって、図１に示した半導体加速度センサ１の基本構造が完成する。
【００３６】
上記のように製造される半導体加速度センサ１にあっては、可動電極８ａ、８ｂ、第１の固定電極９、１０、第２の固定電極１１、１２から信号を取り出すための第１、第２及び第３の配線パターン１３、１４及び１５（下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄを含む）は、それら可動電極８ａ、８ｂ、第１の固定電極９、１０、第２の固定電極１１、１２と同じ材質の単結晶シリコン材料により形成されているから、両者間の接触抵抗を、配線用の導電層に多結晶シリコンを使用した従来構成に比べて低くできるようになり、結果的に検出信頼性の向上を実現できるようになる。さらに、シリコン基板に形成した拡散層を配線として使用する従来構成のように、Ｐ／Ｎ接合リーク電流が流れることがないから、高温雰囲気での動作が不安定になる恐れがなくなり、しかも、寄生容量が発生する空乏部が形成されることもないから、検出信頼性が向上するようになる。さらに、単結晶シリコン材料は、多結晶シリコン材料に比べて導電率を高くすることが可能であるため、この面でも有利となる。
【００３７】
また、本実施例による製造方法によれば、上記下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄは、配線パターン形成工程の実行に応じて、ＳＯＩ基板１７のＳＯＩシリコン１７ｃにより形成され、第１、第２及び第３の配線パターン１３、１４及び１５における下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ以外の部分は、素子形成用薄膜形成工程及びトレンチ形成工程の実行に応じて、ＳＯＩシリコン１７ｃをエピタキシャル成長させた素子形成用薄膜２により形成されることになるから、上述したような効果を奏する半導体力学量センサ１を確実に製造できることになる。
【００３８】
（第２の実施の形態）
図６及び図７には、上記第１実施例と同様の効果を奏する本発明の第２実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。
即ち、この第２実施例は、半導体加速度センサ１を第１実施例と異なる手順で製造するようにしたものであり、図６及び図７には、本実施例による製造工程例が示されている。尚、これら図６及び図７は、第１実施例における図４及び図５と同一部分での断面構造を摸式的に示すものである。
【００３９】
まず、図６（ａ）に示すように、第１実施例と同様のＳＯＩ基板１７（但し、膜厚は例えば５μｍ前後）を用意し、図６（ｂ）に示すような不純物拡散工程（不純物導入工程）を実行する。この工程では、ＳＯＩシリコン１７ｃに対して、それぞれ犠牲層用薄膜として機能する第１の不純物高濃度層２３及び第２の不純物高濃度層２４を形成するものである。具体的には、まず、最終的に、梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間を分離するための部分となる領域（トレンチ部分）、並びに梁部６、７におけるアンカー部４ａ、４ｂとの隣接部分の下方に存する空洞部分となる領域に、ボロンのようなＰ型不純物を拡散して第１の不純物高濃度層２３を形成する。さらに、最終的に、可動電極８ａ、８ｂ及び梁部６、７におけるマス部５との隣接部分の下方に存する空洞部分となる領域（下部電極１６が形成される領域）、並びに第２の配線パターン１４及び第３の配線パターン１５の交差部分、下部配線パターン１３ｆ及び第２の固定電極１２の交差部分、下部配線パターン１４ｆ及び第１の固定電極９の交差部分に対応した領域に、リンのようなＮ型不純物を拡散して第２の不純物高濃度層２４を形成する。この場合、第２の不純物高濃度層２４は、第１の不純物高濃度層２３と接触し、且つ当該不純物高濃度層２３より薄くなるように形成される。また、それら不純物高濃度層２３及び２４の不純物濃度は、例えば１０１８〜１０２０cm−３程度以上に設定される。
【００４０】
次に図６（ｃ）に示すようなエピタキシャル成長工程を実行する。この工程では、ＳＯＩ基板１７上（ＳＯＩシリコン１７ｃ上）に、単結晶シリコンを所定膜厚（例えば１〜５０μｍの範囲）となるまでエピタキシャル成長させることによって素子形成用薄膜２５を形成するものであり、この素子形成用薄膜２５は、ＳＯＩシリコン１７ｃと同一の面方位を有するようになる。この場合、第１の不純物高濃度層２３は、エピタキシャル成長工程の実行に応じた押し込み拡散により絶縁分離膜１７ｂに到達するようになり、これにより、当該第１の不純物高濃度層２３は、ＳＯＩシリコン１７ｃを分断した状態となる。また、第２の不純物高濃度層２４は、下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ及び下部電極１６に対応した領域に、それら下部配線パターン１３ｅ、１３ｆ、１４ｆ、１４ｇ、１５ｄ及び下部電極１６のためのＳＯＩシリコン１７ｃを残した状態となる。尚、これ以降の図面では、ＳＯＩシリコン１７ｃについては素子形成用薄膜２５に一体化されたものとしてその図示を省略するが、その素子形成用薄膜２５の不純物濃度は、例えば１０１４〜１０１７cm−３程度となるように設定される。
【００４１】
次に、図６（ｄ）に示す酸化膜形成工程を実行する。この工程では、素子形成用薄膜２５の全面に０．１〜１μｍ程度の膜厚の酸化膜２０を形成した後に、その酸化膜２０におけるボンディングパッド１３ｄ、１４ｄ、１５ｃの対応領域にフォトリソグラフィ技術などを用いて開口部２０ａを形成する。
【００４２】
次に、図７（ｅ）に示すコンタクト形成工程を実行する。この工程では、まず、ボンディングパッド１３ｄ、１４ｄ、１５ｃと素子形成用薄膜２５との間のオーミックコンタクトのために、素子形成用薄膜２５に対し前記開口部２０ａを通じてＮ型不純物（リン）を拡散して不純物高濃度層２１を形成する。次いで、アルミ膜を蒸着により形成した後に、そのアルミ膜をパターニングすることによりボンディングパッド１３ｄ、１４ｄ、１５ｃを形成すると共に、酸化膜２０をボンディングパッド１３ｄ、１４ｄ、１５ｃの周辺部を残して除去する。また、ボンディングパッド１３ｄ、１４ｄ、１５ｃと不純物高濃度層２１との間のオーミックコンタクトを得るための周知の熱処理（シンタ）を行う。
【００４３】
次に、図７（ｆ）に示すトレンチ形成工程を行う。この工程では、素子形成用薄膜２５における梁構造体４、第１の固定電極９、１０及び第２の固定電極１１、１２などの各構造体間の絶縁分離領域に、例えばドライエッチングを施すことによって第１の不純物高濃度層２３まで達するトレンチ２６を形成し、以て当該不純物高濃度層２３を露出させる。
【００４４】
次に、図７（ｇ）に示す犠牲層エッチング工程を実行する。この工程では、例えばＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液を使用することにより、第１の不純物高濃度層２３及び第２の不純物高濃度層２４を選択エッチングして除去することによって、アンカー部４ａ及び４ｂにより支持された状態の梁構造体４、各固定電極９〜１２、各配線パターン１３〜１５及び下部電極１６を形成する。これによって、半導体加速度センサ１の基本構造を完成させる。
【００４５】
この場合、一般的に、高濃度に不純物が拡散されたシリコン基板では、不純物濃度が低いシリコン基板に比べて多数の移動キャリアが酸化工程に参画するため、エッチング速度が大きくなり、低い不純物濃度のシリコン基板では、この反対にエッチング速度が小さくなることが知られている。このような不純物濃度に対するエッチング速度の依存性は非常に大きく、ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液の場合には以下のような状態となる。
【００４６】
つまり、このエッチング液によって、本実施例における第１の不純物高濃度層２３及び第２の不純物高濃度層２４のような高濃度シリコン（不純物濃度：１０１８〜１０２０cm−３程度以上）をエッチングする際のエッチングレートは、０．７〜３μｍ／秒程度となるのに対して、１０１７cm−３以下の低い不純物濃度を持つシリコン基板（本実施例おける素子形成用薄膜２５に相当）のエッチングレートは１／１５０以下に低減するものである（このようなエッチングレートの不純物濃度依存性は、不純物のタイプがＮ型でもＰ型でも同様に生ずる）。従って、上記犠牲層エッチング工程における第１の不純物高濃度層２３及び第２の不純物高濃度層２４のエッチング時において、素子形成用薄膜２５はほとんどエッチングされることがないものである。
【００４７】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
支持基板３の材料としては、ＳＯＩ基板１７のベースである単結晶シリコン基板１７ａに限らず、他の半導体基板或いは絶縁性を有するセラミック基板やガラス基板などを用いることができる。この場合、支持基板の材料そのものが絶縁性を有するものであれば、ＳＯＩ構造を採用する必要がなくなる。
【００４８】
半導体加速度センサに限らず、ヨーレートセンサや角速度センサなどのような他の半導体力学量センサにも応用できる。また、センシング用構造体としてダイヤフラムを備えると共に、そのダイヤフラムを可動電極とした容量式の半導体圧力センサに適用することもできる。さらに、容量式センサの例で説明したが、可動電極及び固定電極間の接触を検知する接点式センサとして実現することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例で適用した半導体加速度センサの平面図
【図２】半導体加速度センサの要部の斜視図
【図３】半導体加速度センサの図３とは異なる要部の斜視図
【図４】半導体加速度センサの製造工程を示す摸式的断面図その１
【図５】半導体加速度センサの製造工程を示す摸式的断面図その２
【図６】本発明の第２実施例における半導体加速度センサの製造工程を示す摸式的断面図その１
【図７】半導体加速度センサの製造工程を示す摸式的断面図その２
【符号の説明】
１は半導体加速度センサ（半導体力学量センサ）、２は素子形成用薄膜、３は支持基板、４は梁構造体（センシング用構造体）、４ａ、４ｂはアンカー部、５はマス部、６、７は梁部、８ａ、８ｂは可動電極、９、１０は第１の固定電極、１１、１２は第２の固定電極、９ａ〜１２ａはアンカー部、１３は第１の配線パターン、１３ｅ、１３ｆは下部配線パターン、１４は第２の配線パターン、１４ｆ、１４ｇは下部配線パターン、１５は第３の配線パターン、１５ｄは下部配線パターン、１６は下部電極、１７はＳＯＩ基板、１７ａは単結晶シリコン基板、１７ｂは絶縁分離膜、１７ｃはＳＯＩシリコン（単結晶半導体薄膜）、１８はアルミナ膜、１９は犠牲層用薄膜、２２はトレンチ、２３は第１の不純物高濃度層、２４は第２の不純物高濃度層、２５は素子形成用薄膜、２６はトレンチを示す。
Claims (8)
- 支持基板上に全体が電気的に絶縁された状態で支持され、力学量の印加に応じて変位する可動電極を一体的に有した単結晶半導体材料製のセンシング用構造体と、
前記支持基板上に全体が電気的に絶縁された状態で固定され、前記可動電極の変位に応じて当該可動電極との間の距離が変化するように設けられた単結晶半導体材料製の固定電極とを備え、
前記可動電極及び固定電極間の距離変化に応じて印加力学量を検出するように構成された半導体力学量センサにおいて、
前記可動電極及び固定電極と前記支持基板上の信号出力端子との各間を電気的に接続するために当該支持基板上に全体が前記支持基板と電気的に絶縁した状態で設けられた配線パターンを有し、その配線パターンを前記可動電極及び固定電極と同じ材質の単結晶半導体材料により形成し、
前記配線パターンは、前記可動電極又は前記固定電極にそれぞれ接続し、交差部分において前記支持基板の厚さ方向に隙間を形成し上部側の配線パターンが下部側の配線パターンを跨いでいることを特徴とする半導体力学量センサ。 - 前記可動電極及び固定電極間の距離変化に伴う両者間の静電容量の変化を印加力学量を示す電気的信号として取り出すことを特徴とする請求項１記載の半導体力学量センサ。
- 前記センシング用構造体は、前記可動電極の他に、マス部及びこれを支持する梁部を一体的に有した梁構造体として構成されていることを特徴とする請求項１または２記載の半導体力学量センサ。
- 請求項１記載の半導体力学量センサを製造するための方法において、
支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜を前記センシング用構造体、固定電極及び配線パターンに対応した形状に形成するパターニング工程と、
前記支持基板及び単結晶半導体薄膜上に、前記配線パターンの交差部分及び可動電極を支持基板から浮かせた状態とするために必要となるアルミナからなる犠牲層用薄膜を形成する犠牲層形成工程と、
前記単結晶半導体薄膜及び犠牲層用薄膜上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成する素子形成用薄膜形成工程と、
前記素子形成用薄膜に、前記可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを前記犠牲層薄膜まで達するように形成するトレンチ形成工程と、
前記犠牲層用薄膜を前記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成する犠牲層エッチング工程とを実行することを特徴とする半導体力学量センサの製造方法。 - 前記犠牲層形成工程では、前記支持基板及び単結晶半導体薄膜上に、選択エッチング可能な前記素子形成用薄膜と異種の材料を所定膜厚となるまでエピタキシャル成長させた後に、その異種の材料からなる膜をパターニングすることにより前記犠牲層用薄膜を形成することを特徴とする請求項４記載の半導体力学量センサの製造方法。
- 請求項１記載の半導体力学量センサを製造するための方法において、
支持基板上に当該支持基板と絶縁された状態で設けられた単結晶半導体薄膜に対し、センシング用構造体及び固定電極を分離するための領域に最終的に当該単結晶半導体膜を分断した状態となる第１の不純物高濃度層を形成すると共に、配線パターンの交差部分に対応した領域に最終的に当該配線パターンのための単結晶半導体を残した状態となる第２の不純物高濃度層を前記第１の不純物高濃度層と接した状態で形成する不純物導入工程と、
前記単結晶半導体薄膜、第１及び第２の不純物高濃度層上に単結晶半導体をエピタキシャル成長させた素子形成用薄膜を形成する素子形成用薄膜形成工程と、
前記素子形成用薄膜に、前記可動電極、固定電極及び配線パターンを絶縁分離するためのトレンチを前記第１の不純物高濃度層まで達するように形成するトレンチ形成工程と、
前記第１及び第２の不純物高濃度層を、前記トレンチを通じたエッチングにより除去することによって前記センシング用構造体、固定電極及び配線パターンを形成する犠牲層エッチング工程とを実行することを特徴とする半導体力学量センサの製造方法。 - 前記素子形成用薄膜の不純物濃度を１０17ｃｍ-3以下に設定すると共に、
前記不純物高濃度層の不純物濃度を１０ 18 ｃｍ -3 以上に設定した上で、
前記犠牲層エッチング工程でのエッチング液として、酢酸を希釈液としたフッ酸−硝酸系のエッチング液を使用することを特徴とする請求項６記載の半導体力学量センサの製造方法。 - 前記センシング用構造体と電気的に接続して前記支持基板上に設けられ、 前記センシング用構造体に下方から対向し、前記センシング用構造体を投影した形状の下部電極をさらに備えることを特徴とする請求項１記載の半導体力学量センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02079998A JP4178574B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体力学量センサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02079998A JP4178574B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体力学量センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220138A JPH11220138A (ja) | 1999-08-10 |
| JP4178574B2 true JP4178574B2 (ja) | 2008-11-12 |
Family
ID=12037119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02079998A Expired - Fee Related JP4178574B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体力学量センサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178574B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156867A (ja) | 2004-12-01 | 2006-06-15 | Seiko Epson Corp | 半導体基板の製造方法および半導体装置の製造方法 |
| JP2009216693A (ja) | 2008-02-13 | 2009-09-24 | Denso Corp | 物理量センサ |
| JP4858547B2 (ja) * | 2009-01-09 | 2012-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6413462B2 (ja) * | 2014-08-15 | 2018-10-31 | セイコーエプソン株式会社 | 物理量センサー、物理量センサー装置、電子機器および移動体 |
-
1998
- 1998-02-02 JP JP02079998A patent/JP4178574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220138A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076404A (en) | Micromechanical sensor including a single-crystal silicon support | |
| US6030850A (en) | Method for manufacturing a sensor | |
| JP3367113B2 (ja) | 加速度センサ | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH04313031A (ja) | 振動又は加速度測定センサ | |
| JPH09501231A (ja) | 静電力平衡型シリコン加速度計 | |
| KR840007315A (ko) | 압력감지소자(壓力感知素子)를 가진 반도체 장치와 그 제조법 | |
| JP3399660B2 (ja) | 表面型の加速度センサの製造方法 | |
| JP2011017693A (ja) | 半導体力学量センサの製造方法及び半導体力学量センサ | |
| JPH07209330A (ja) | 静電容量型加速度センサ及びその製造方法 | |
| JPH0799326A (ja) | マイクロメカニックセンサおよびその製造方法 | |
| CN112284607A (zh) | 一种十字岛耐高温耐腐蚀压力传感器芯片及制备方法 | |
| JP4178574B2 (ja) | 半導体力学量センサ及びその製造方法 | |
| JP4168497B2 (ja) | 半導体力学量センサの製造方法 | |
| KR100904994B1 (ko) | 압력센서 제조방법 및 그 구조 | |
| CN112284605A (zh) | 一种十字岛梁膜高温微压传感器芯片及制备方法 | |
| JP4174853B2 (ja) | 半導体力学量センサの製造方法及び半導体圧力センサの製造方法 | |
| JPH11220137A (ja) | 半導体圧力センサ及びその製造方法 | |
| JP3633555B2 (ja) | 半導体力学量センサ | |
| JPH11201984A (ja) | 半導体力学量センサ及びその製造方法 | |
| JPH10111203A (ja) | 静電容量式半導体センサ及びその製造方法 | |
| JP2879733B2 (ja) | シリコン微細機械素子の製造方法 | |
| CN112284606B (zh) | 一种t型交叉梁十字岛膜压力传感器芯片及制备方法 | |
| US20230166967A1 (en) | Mems sensor and method of manufacturing mems sensor | |
| JPH0115017B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |