JP4174853B2

JP4174853B2 - 半導体力学量センサの製造方法及び半導体圧力センサの製造方法

Info

Publication number: JP4174853B2
Application number: JP16694098A
Authority: JP
Inventors: 康利鈴木
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2008-11-05
Anticipated expiration: 2018-06-15
Also published as: JP2000004028A

Description

【０００１】
【発明の属する技術分野】
本発明は、支持基板上に支持されたセンシング用構造体と支持基板上に固定された固定電極とによって、センシング用構造体に印加される力学量を検出する半導体力学量センサの製造方法、及び支持基板上に形成されているダイヤフラムの裏面内部に減圧された圧力基準室を備えて、ダイヤフラムに作用する圧力を検出するようにした半導体圧力センサの製造方法に関する。
【０００２】
【従来技術】
この様な半導体力学量センサを製造する従来技術として、マイクロマシニング技術を適用して加速度センサを製造するものが特開平６−３４９８０６号公報に開示されている。この従来技術では、ＳＯＩ基板を用いて、単結晶シリコンからなる上層に酸化膜まで達する溝を形成して、この溝部分から酸化膜をエッチングすることで構造体を形成するものである。
【０００３】
また、半導体圧力センサを製造する従来技術として、特開平７−１７６７７０号公報に開示されているものがある。これは、シリコン基板を３層接合させるものであり、その中間層となるシリコン基板をポーラス（多孔質）シリコンとすることでメンブレン構造体を形成するものである。
【０００４】
【発明が解決しようとする課題】
特開平６−３４９８０６号公報においてＳＯＩ基板を形成する方法としては、
▲１▼シリコン基板に例えばＯ_２などの異種原子を埋め込み、高温で熱処理して絶縁層（ＳｉＯ_２）を形成する。
▲２▼単結晶シリコン同士を絶縁膜を介してボンディングプロセスにより接合する。が開示されている。
【０００５】
しかしながら、▲１▼の方法では、異種原子を埋め込むためには高価な専用設備を必要とする。また、埋め込みは現実的にはイオン注入で行うしかないため、埋め込み層は単結晶シリコン基板の表面から１μｍ以下にしか形成することができない。従って、たわみ舌片の厚みも１μｍ以下にならざるを得ず、加速度センサのようにセンシング部の重さがある程度必要なものには適用することができない。
【０００６】
また、▲２▼の方法では、シリコン基板が２枚必要であり、張り合わせ加工を行うためコストアップしてしまう。加えて、何れの場合も酸化膜で単結晶シリコン梁を支持する構造であり、その酸化膜の寸法制御が困難であるという問題がある。一方、特開平７−１７６７７０号公報の技術では、シリコン基板を２回接合する必要があるため、やはりコストアップしてしまうという問題がある。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、低コストで且つ寸法制御精度の良好な半導体力学量センサの製造方法及び半導体圧力センサの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体力学量センサの製造方法によれば、支持基板上の表面に形成されているｐ形半導体層中において、半導体力学量センサを構成するセンシング用構造体の支持部及び固定電極を形成する部分にｎ形半導体層を選択的に形成してから支持基板上の表面部分に陽極化成を施すことにより多孔質シリコン層を形成し、その多孔質シリコン層の上に形成したレジストに所定のパターニングを施した後堆積によりシリコン層を形成して、堆積により形成されたシリコン層をエッチングしてセンシング用構造体及び固定電極の形状に形成する。そして、多孔質シリコン層を酸化させた層を犠牲層としてエッチングすることにより、センシング用構造体及び固定電極を形成する。
【０００９】
ｐ形半導体層は陽極化成により多孔質化（ポーラス化）し易く、逆に、ｎ形半導体層は多孔質化し難い傾向にあり、多孔質化した半導体層は構造的にエッチングされ易くなる。故に、ｐ形半導体層中においてエッチング除去の対象とならないセンシング用構造体の支持部や固定電極を形成する部分には選択的にｎ形半導体層を形成し、または、ｎ形半導体層中においてエッチング除去の対象となるセンシング用構造体の非支持部などには選択的にｎ形半導体層を形成して陽極化成を施すことで、半導体力学量センサのセンシング構造体及び固定電極を所期の形状に形成することが可能となる。
【００１０】
従って、従来とは異なり、２枚のシリコン基板を張り合わせる必要がない。また、異種原子を埋め込むための特殊で且つ高価な製造設備を必要とすることなく半導体力学量センサを製造することができる。そして、多孔質シリコン層の上にシリコン層を形成することで、センシングを行うためのセンシング用構造体及び固定電極を安定で工業的に使用実績のある単結晶シリコンで構成することができる。加えて、センシング用構造体及び固定電極の厚さ寸法を任意の値に設計することが可能となる。
【００１１】
請求項５記載の半導体圧力センサの製造方法によれば、支持基板上の表面に形成されているｎ形半導体層中における圧力基準室を形成する部分に選択的にｐ形半導体層を形成し、支持基板上の表面部分に陽極化成を施すことにより、前記ｐ形半導体層をポーラス化した多孔質シリコン層を形成する。そして、多孔質シリコン層の上にｎ形シリコン層をエピタキシャル成長により形成してから、当該シリコン層に前記多孔質シリコン層に達する溝を形成し、その溝を介して、多孔質シリコン層を酸化させた層を犠牲層としてエッチングした後溝を減圧下で埋め戻すことで圧力基準室を形成する。従って、従来とは異なり、シリコン基板を２回接合する必要はなく、１枚の支持基板で半導体圧力センサを簡単に製造することができる。
【００１２】
【発明の実施の形態】
（第１実施例）
以下、本発明を加速度センサに適用した場合の第１実施例について図１乃至図５を参照して説明する。図３は、容量式の半導体加速度センサ（半導体力学量センサ）１の平面図である。図３において、素子形成用薄膜２は、単結晶シリコンよりなる矩形状の支持基板（外形のみ符号３を付して示す）の上面全体に絶縁分離膜（図示せず）を介して形成されたものであり、例えばｎ形単結晶シリコンよりなる。この素子形成用薄膜２には、分離用のトレンチ加工などを施すことにより、夫々ｎ形単結晶シリコンよりなる以下のような各構造体が形成されている。
【００１３】
即ち、梁構造体（センシング用構造体）４は、支持基板３上（実際には絶縁分離膜上）に２か所のアンカー部（支持部）４ａ，４ｂを介して支持されており、以て支持基板３との間に所定ギャップを存するように設けられている。尚、上記アンカー部４ａ，４ｂは、梁構造体４と一体に構成されている。
【００１４】
この梁構造体４は、矩形状のマス部５の両端を、夫々矩形枠状をなす梁部６及び７を介して前記アンカー部４ａ及び４ｂに支持した形態となっており、マス部５の両側面からは、例えば２個ずつの可動電極８ａ及び８ｂが当該マス部５と直交した方向へ一体的に突出形成されている。尚、これら可動電極８ａ及び８ｂは、断面矩形の棒状に形成されている。
【００１５】
２個ずつの第１の固定電極９及び１０は、支持基板３上に夫々可動電極８ａ及び８ｂの一方の側面と所定間隔を存して平行した状態で固定されている。また、同じく２個ずつの第２の固定電極１１及び１２は、支持基板３上に夫々可動電極８ａ及び８ｂの他方の側面と所定間隔を存して平行した状態で固定されている。尚、これらの第１の固定電極９，１０及び第２の固定電極１２，１３は、断面矩形の棒状に形成されている。
【００１６】
第１の固定電極９及び１０に電気的に接続される第１の配線パターン１３は、第１の固定電極９の端部に連結された分岐配線パターン１３ａ及び第１の固定電極１０の端部に連結された分岐配線パターン１３ｂと、支持基板３の縁部に配置された矩形状端子部１３ｃとを有する。尚、この端子部１３ｃ上には、ボンディングパッド１３ｄが形成されている。
【００１７】
第２の固定電極１１及び１２に電気的に接続される第２の配線パターン１４は、第２の固定電極１１の端部に連結された分岐配線パターン１４ａ及び第２の固定電極１２の端部に連結された分岐配線パターン１４ｂと、支持基板３の縁部に配置された矩形状端子部１４ｃとを有する。尚、この端子部１４ｃ上には、ボンディングパッド１４ｄが形成されている。
【００１８】
可動電極８ａ及び８ｂに電気的に接続される第３の配線パターン１５は、一端が前記アンカー部４ｂに一体に連結され、他端側には、支持基板３の縁部に配置された矩形状端子部１５ｂを有する。尚、この端子部１５ｂ上には、ボンディングパッド１５ｃが形成されている。
【００１９】
この場合、第２の配線パターン１４及び第３の配線パターン１５は、２箇所で交差している。具体的には、一方の交差箇所を示す図４のように、第３の配線パターン１５は、第２の配線パターン１４との交差部分を下部配線パターン１５ｄによって繋いだ形状となっており、第２の配線パターン１４側には、下部配線パターン１５ｄを跨いだ形状のブリッジ部１４ｅが形成されている。
【００２０】
また、第１の配線パターン１３は、分岐配線パターン１３ａにおける第１の固定電極９との連結部分を下部配線パターン１３ｅにより構成すると共に、分岐配線パターン１３ｂにおける第１の固定電極１０との連結部分を下部配線パターン１３ｆにより構成している。特に、一方の下部配線パターン１３ｆは、第２の固定電極１２と交差するように配置されている。具体的には、図５に示すように、第２の固定電極１２側には、下部配線パターン１３ｆを跨いだ形状のブリッジ部１２ｅが形成されている。
【００２１】
更に、第２の配線パターン１４は、分岐配線パターン１４ａにおける第２の固定電極１１との連結部分を下部配線パターン１４ｆにより構成すると共に、分岐配線パターン１４ｂにおける第２の固定電極１２との連結部分を下部配線パターン１４ｇにより構成している。特に、一方の下部配線パターン１４ｆは、第１の固定電極９と交差するように配置されている。この場合、具体的には図示しないが、第１の固定電極９側には、下部配線パターン１４ｆを跨いだ形状のブリッジ部１２ｅが前記第２の固定電極１２におけるブリッジ部１２ｅ（図５参照）と同様に形成されている。
【００２２】
例えば、梁部６及び固定電極９乃至１２の幅寸法は、４μ〜１０μｍ程度、可動電極８ｂ，８ｂと固定電極９乃至１２との間隔は、０．５μ〜３μｍ程度、可動電極８ｂ，８ｂの長さ寸法は５０μ〜５００μｍ程度に設定される。
【００２３】
以上のように構成された半導体加速度センサ１においては、梁構造体４に作用する加速度を、可動電極８ａ及び８ｂ，第１の固定電極９及び１０，第２の固定電極１１及び１２により構成されたトランスデューサによって電気信号に変換できるようになる。具体的には、可動電極８ａ及び８ｂと第１の固定電極９及び１０との間に第１のコンデンサが形成される。また、可動電極８ａ及び８ｂと第２の固定電極１１及び１２との間に第２のコンデンサが形成される。
【００２４】
これら第１及び第２のコンデンサの各静電容量は、梁構造体４に加速度が作用した時に、可動電極８ａ及び８ｂと第１の固定電極９及び１０並びに第２の固定電極１１及び１２との各間の距離が変化するのに応じて差動的に変化するものであり、斯様な静電容量の変化を、ボンディングパッド１３ｄ，１４ｄ及び１５ｃを通じて電気的な信号として取り出すことにより、加速度を検出することができる。
【００２５】
図１及び図２は、上記の半導体加速度センサ１の製造工程例を示すものであり、以下これについて説明する。尚、図１及び図２は、半導体加速度センサ１の破線Ａで示す部分的な断面構造を模式的に示したものである。
【００２６】
先ず、ｐ形のシリコンから成る支持基板（ｐ形半導体層）３を用意し、梁構造体４のアンカー部４ａ，固定電極１０及び１２を形成する部分に例えば砒素（Ａｓ）をイオン注入して、ｎ形層（ｎ形半導体層）１６を形成する（図１（ａ）参照）。次に、支持基板３に対して陽極化成処理を施す。陽極化成は、具体的には図示しないが、フッ酸系溶液を満たした溶液槽中に配置された一対の電極間に、表面側以外の部分をマスクした支持基板３を浸漬させた状態で前記電極間に所定時間通電することにより行う。通電電流密度は、例えば数１００ｍＡ／ｃｍ^２程度とする。
【００２７】
陽極化成を行うことによって、支持基板３の表面部分にあるシリコンがポーラス（多孔質）化してポーラスシリコン層（多孔質シリコン層）３ａが形成される（図１（ｂ）参照）。この場合、ｎ形層１６は、ｐ形シリコンに比較してポーラス化し難い傾向を有しているため、殆どポーラス化されない状態となっている。次に、ポーラスシリコン層３ａ及びｎ形層１６の全面に例えば減圧ＣＶＤ法などによりＬＴ（Low Temperature:低温）ＳｉＮ膜１７を形成してから、フォトレジストＲによりパターニングしてアンカー部４ａ，固定電極１０及び１２を形成する部分を開口する（図１（ｃ）参照）。
【００２８】
それから、エピタキシャル成長装置中においてシリコン層１８を１０μｍ程度堆積させる（図１（ｄ）参照）。この時、ポーラスシリコン層３ａ上において成長するシリコン層１８は、ポーラスシリコン層３ａが単結晶の結晶性を維持しているため単結晶シリコン層１８ａとして形成され、ＬＴＳｉＮ膜１７上において成長するシリコン層１８は多結晶シリコン層１８ｂとして形成される。
【００２９】
次に、垂直エッチングにより主に多結晶シリコン層１８ｂ部分を除去して、単結晶シリコン層１８ａ部分をアンカー部４ａ，固定電極１０及び１２の形状に形成してから（図２（ｅ）参照）、低温酸化雰囲気中に晒してポーラスシリコン層３ａを酸化させ酸化層（ＳｉＯ_２）３ｂを形成する（図２（ｆ）参照）。
【００３０】
そして、酸化層３ｂを犠牲層としてＨＦ蒸気中でエッチングすると、ＬＴＳｉＮ膜１７でマスクされている部分以外の酸化層３ｂがエッチングされる。また、ポーラス化されていないｎ形層１６部分は殆どエッチングされない。その結果、梁部６及び可動電極８ｂの下方に存在した酸化層３ｂが除去されて、図３乃至図５に示す半導体加速度センサ１が形成される（図２（ｇ）参照）。
【００３１】
以上のように本実施例によれば、ｐ形シリコンから成る支持基板３の表面において、梁構造体４のアンカー部４ａ並びに固定電極１０及び１２を形成する部分に選択的にｎ形層１６を形成してから、陽極化成を施すことによりポーラスシリコン層３ａを形成する。そして、ポーラスシリコン層３ａ上に対してＬＴＳｉＮ膜１７でパターニングしてシリコン層１８を形成してから、梁構造体４並びに固定電極１０及び１２の形状にエッチングを施し、ＬＴＳｉＮ膜１７をマスクとして、ポーラスシリコン層３ａを酸化させた酸化層３ｂを犠牲層としてエッチングすることで梁構造体４並びに固定電極１０及び１２を形成するようにした。
【００３２】
従って、従来とは異なり、２枚のシリコン基板を張り合わせ加工する必要はない。また、Ｏ_２などの異種原子を埋め込むための特殊で且つ高価な製造設備を要することなしに１枚の支持基板３で加速度センサ１を製造することができる。そして、ポーラスシリコン層３ａの上にシリコン層１８を形成することで、センシングを行うための梁構造体４及び固定電極１０及び１２を安定で工業的に使用実績のある単結晶シリコン層１８ａで構成することができる。加えて、梁構造体４及び固定電極１０等の厚さ寸法を任意の値に設計することが可能となる。
【００３３】
（第２実施例）
図６及び図７は本発明を半導体圧力センサに適用した場合の第２実施例を示すものであり、半導体圧力センサ１９の模式的な断面によりその製造工程を示す図である。最終的な完成状態を示す図７（ｈ）において、ｐ形シリコンから成る支持基板２０内部の表面側近くには、圧力基準室（キャビティ）２１が外部と隔絶された状態に形成されており、その内部は略真空と成るようにガスが排気されている。圧力基準室２１の容積は、例えば、０．００１〜０．１μｍｍ３程度に設定される。
【００３４】
圧力基準室２１の上面は、ダイヤフラム２２として設けられている。このダイヤフラム２２は、外部の圧力に応じて変位する程度の厚さ寸法（例えば、２〜１０μｍ）に設定されており、ダイヤフラム２２にはピエゾ抵抗効果を有する４つの抵抗体２３（図６においては２つの図示）が形成されている。支持基板１９の全面には、４つの抵抗体（ゲージ）２３をブリッジ接続すると共に、外部回路と必要な接続を行うためのアルミニュウム電極パターン２４が形成されている。これにより、抵抗体２３のブリッジ回路に外部から電圧が印加されると共に、検出出力が外部に導出できるようになっている。
【００３５】
そして、圧力センサ１９を圧力測定の環境下に晒すと、ダイヤフラム２２が外部から受ける圧力で圧力基準室２１内の圧力との差により生ずる応力で変位するので、抵抗体２３はピエゾ抵抗効果でその抵抗値が変化するようになる。この抵抗値の変化を検出出力として圧力に応じた電圧信号を得ることができるようになっている。
【００３６】
以下、圧力センサ１９の製造工程を図順に従って説明する。先ず、支持基板２０の上に、ｎ形シリコン層（ｎ形半導体層）２５をエピタキシャル成長させる（図６（ａ）参照）。次に、後にダイヤフラム２２を形成する部分に選択的にボロンをイオン注入してｐ形層（ｐ形半導体層）２６を形成する（図６（ｂ）参照）。そして、ＬＴＳｉＮ膜２７をパターニングしてｐ形層２６以外を保護してから陽極化成を行う（図６（ｃ）参照）。すると、ｐ形層２６はポーラス化してポーラスシリコン層（多孔質シリコン層）２６ａとなる。
【００３７】
次に、ＬＴＳｉＮ膜２７を除去してから、支持基板２０の全面に再びｎ形シリコン層２８をエピタキシャル成長させて、抵抗体２３をフォトリソグラフィにより作成する（図６（ｄ）参照）。ここでのｎ形シリコン層２８の厚さ寸法はダイヤフラム２２の厚さ寸法となるので、圧力センサ１９の使用圧力レンジに応じて決定する。尚、ダイヤフラム２２部分以外のｎ形シリコン層２８の厚さ寸法は、周辺部にその他の回路などを形成するような集積化センサを構成する場合には、そのために必要となる厚みをｎ形シリコン層２５と２７との厚さ寸法の和によって得るように設定する。
【００３８】
次に、ｎ形シリコン層２８の一部（抵抗体２３の両側）を加工して、下層のポーラスシリコン層２６ａに達するように溝２９を形成してから、酸化雰囲気中においてポーラスシリコン層２６ａを酸化させ、酸化層（ＳｉＯ２）２６ｂを形成する（図７（ｅ）参照）。
【００３９】
それから、酸化層２６ｂを犠牲層として、溝２９を介してＨＦ蒸気中においてエッチングを行う。すると、ポーラス化してエッチングレートが高くなっている酸化層２６ｂ部分が速く除去されるので、その時点でエッチングを停止させる。その結果、圧力基準室２１が形成される（図７（ｆ）参照）。
【００４０】
次に、溝２９を、酸化シリコン３０などにより埋め戻す（図７（ｇ）参照）。この時点で、圧力基準室２１の圧力が決定されるため、埋め戻し工程は減圧下で行うようにする。最後に、前述のアルミニュウム電極パターン２４を形成すると共に、その上に保護膜３１を形成して完了する（図７（ｆ）参照）。
【００４１】
以上のように第２実施例によれば、支持基板１９上の表面に形成されているｎ形シリコン層２５中に、圧力基準室２１を形成する部分にｐ形層２６を選択的に形成し、支持基板１９上の表面部分に陽極化成を施すことによりポーラスシリコン層２６ａを形成する。そして、ポーラスシリコン層２６ａ上にｎ形シリコン層２８を形成してから、当該ｎ形シリコン層２８に、ポーラスシリコン層２６ａに達する溝２９を形成し、その溝２９を介してポーラスシリコン層２６ａを酸化させた酸化層２６ｂを犠牲層としてエッチングすることで圧力基準室２１を形成するようにした。
【００４２】
従って、従来とは異なり、シリコン基板を２回接合するような複雑な加工を行う必要はなく、１枚の支持基板２０で半導体圧力センサ１９を簡単に製造することができる。
【００４３】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
【００４４】
第１実施例のように、ｐ形シリコンから成る支持基板３をベースとして、梁構造体４のアンカー部４ａや固定電極１０等のようにエッチング後に残留させる構造部分にｎ形層１６を選択的に形成するものに限らず、ｎ形シリコンから成る支持基板をベースとして、梁構造体４の可動電極８ａ，８ｂのようにエッチングにより除去する構造部分にｐ形層を選択的に形成して陽極化成を行うようにしても良い。
【００４５】
第１実施例の製造方法については、半導体加速度センサに限らずヨーレートセンサや角速度センサなどの半導体力学量センサに適用しても良い。また、センシング用構造体としてダイヤフラムを備え、そのダイヤフラムを可動電極とした容量式の（第２実施例に示すものとは異なる方式の）半導体圧力センサに適用することもできる。更に、可動電極，固定電極間の接触を検知する接点式センサに適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施例における半導体加速度センサの製造工程を示す模式的断面図（その１）
【図２】半導体加速度センサの製造工程を示す模式的断面図（その２）
【図３】半導体加速度センサの平面図
【図４】半導体加速度センサの要部の斜視図
【図５】半導体加速度センサの図４とは異なる要部の斜視図
【図６】本発明の第２実施例における半導体圧力センサの製造工程を示す模式的断面図（その１）
【図７】半導体圧力センサの製造工程を示す模式的断面図（その２）
【符号の説明】
１は半導体加速度センサ（半導体力学量センサ）、３は支持基板（ｐ形半導体層）、３ａはポーラスシリコン層（多孔質シリコン層）、４は梁構造体（センシング用構造体）、４ａ，４ｂはアンカー部（支持部）、８ａ及び８ｂは可動電極、９乃至１２は固定電極、１６はｎ形層（ｎ形半導体層）、１９は半導体圧力センサ、２０は支持基板、２１は圧力基準室、２２はダイヤフラム、２５はｎ形シリコン層（ｎ形半導体層）、２６はｐ形層（ｐ形半導体層）、２６ａはポーラスシリコン層（多孔質シリコン層）、２８はｎ形シリコン層（シリコン層）、２９は溝を示す。

Claims

支持基板上に電気的に絶縁された状態で支持され、力学量の印加に応じて変位する可動電極を一体的に有した半導体材料製のセンシング用構造体と、前記支持基板上に電気的に絶縁された状態で固定され、前記可動電極の変位に応じて当該可動電極との間の距離が変化するように設けられた半導体材料製の固定電極とを備え、前記可動電極及び固定電極間の距離変化に基づいて印加力学量を検出する半導体力学量センサを製造する方法において、
前記支持基板上の表面に形成されているｐ形半導体層中における前記センシング用構造体の支持部及び前記固定電極を形成する部分にｎ形半導体層を選択的に形成する工程と、
前記支持基板上の表面部分に陽極化成を施すことにより多孔質シリコン層を形成する工程と、
前記多孔質シリコン層の上にレジストを形成し、該レジストに所定のパターニングを施した後、堆積によりシリコン層を形成する工程と、
前記堆積により形成されたシリコン層をエッチングして前記センシング構造体及び前記固定電極の形状に形成する工程と、
前記多孔質シリコン層を酸化させ、酸化層を形成する工程と、
前記酸化層を犠牲層としてエッチングすることにより、前記センシング構造体及び前記固定電極を形成する工程とからなることを特徴とする半導体力学量センサの製造方法。
前記堆積により形成されたシリコン層のうち、前記レジスト上に形成されたシリコン層は多結晶シリコン層であり、
前記多孔質シリコン層上に形成されたシリコン層は単結晶シリコン層であることを特徴とする請求項１記載の半導体力学量センサの製造方法。
前記多孔質シリコン層を酸化させて絶縁層とする工程は、低温酸化雰囲気中で行われることを特徴とする請求項１又は２に記載の半導体力学量センサの製造方法。
前記レジストは、ＬＴＳｉＮ膜であることを特徴とする請求項１ないし３のいずれかに記載の半導体力学量センサの製造方法。
支持基板上に形成されているダイヤフラムの裏面内部に減圧された圧力基準室を備え、前記ダイヤフラムに作用する圧力を、その圧力に応じた撓み量に基づいて検出するようにした半導体圧力センサを製造する方法において、
前記支持基板上の表面に形成されているｎ形半導体層中における前記圧力基準室を形成する部分にｐ形半導体層を選択的に形成する工程と、
前記支持基板上の表面部分に陽極化成を施すことにより、前記ｐ形半導体層をポーラス化した多孔質シリコン層を形成する工程と、
前記多孔質シリコン層の上にｎ形シリコン層をエピタキシャル成長により形成した後、当該シリコン層に前記多孔質シリコン層に達する溝を形成する工程と、
前記多孔質シリコン層を酸化させ、酸化層を形成する工程と、
前記酸化層を犠牲層として前記溝を介してエッチングする工程と、
前記溝を減圧下で埋め戻すことにより、前記圧力基準室を形成する工程とからなることを特徴とする半導体圧力センサの製造方法。