JP4214572B2 - 半導体力学量センサの製造方法 - Google Patents
半導体力学量センサの製造方法 Download PDFInfo
- Publication number
- JP4214572B2 JP4214572B2 JP25139698A JP25139698A JP4214572B2 JP 4214572 B2 JP4214572 B2 JP 4214572B2 JP 25139698 A JP25139698 A JP 25139698A JP 25139698 A JP25139698 A JP 25139698A JP 4214572 B2 JP4214572 B2 JP 4214572B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- electrode
- semiconductor substrate
- movable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
Description
【発明の属する技術分野】
本発明は、可動部と固定部を有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサの製造方法に関する。
【0002】
【従来の技術】
従来、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサが提案されている(特開平9−211022号公報参照)。
このものは、基板上に梁構造の可動部と固定部を形成して構成されており、可動部と固定部の間の容量変化を検出することにより加速度を検出する。梁構造の可動部は、第1のアンカー部と、この第1のアンカー部により梁部を介して支持され加速度を受けて変位する質量部を有しており、この質量部には可動電極が設けられている。また、固定部は、基板上に第2のアンカー部により固定され可動電極と対向する形状の固定電極を有している。さらに、基板上には導電性薄膜とそれを覆うように絶縁膜、そして貼り合わせ用薄膜とが形成されており、これらは梁構造の可動部の下側に埋め込まれた形になっている。
【0003】
【発明が解決しようとする課題】
本発明者等がこの加速度センサについてさらに検討を進めたところ、犠牲層エッチングにより可動部を形成するとき若しくは形成した後に、固定電極と、可動部と、半導体基板の間に静電気等により電位差が生じ、その静電引力により可動部が固定電極あるいは半導体基板と付着してしまうという問題があることがわかった。
【0004】
本発明は、上記した付着を防止できる半導体力学量センサの製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明においては、可動部、固定電極および半導体基板を電気的に接続する接続配線を形成し、可動部および固定電極を形成するためのエッチング後に、前記エッチングとは別の工程にて前記接続配線を切断することを特徴としている。
【0006】
従って、製造工程中に静電気が発生しても、可動部、固定電極および半導体基板が同電位になるため、可動部が固定電極あるいは半導体基板と付着するのを防止することができる。
この場合、前記接続配線は、請求項2に記載の発明のように、可動部、固定電極および半導体基板のそれぞれに電気接続される電極パッド間に形成することができる。
【0007】
また、請求項3に記載の発明のように、前記接続配線を、電極パッドと同一材料で電極パッドと同時に形成するようにすれば、工程の簡素化を図ることができる。また、請求項1に記載の発明のように、前記接続配線をスクライブライン上に形成すれば、チップ化するためのダイシングカット時に前記接続配線が切断されるため、切断のための余分な工程をなくし、工程を簡素化することができる。
【0008】
また、請求項4に記載の発明のように、可動部、固定電極および半導体基板と前記各電極パッド間をそれぞれ電気的に接続する導電配線と前記接続配線とを同時に形成するようにすれば、接続配線を形成する特別な工程を必要としないため、工程を簡素化することができる。また、請求項5に記載の発明のように、前記接続配線と前記犠牲層用薄膜の間に形成された前記第4絶縁膜を、犠牲層用膜のエッチングに対して耐性のある保護膜とすれば、前記エッチング時に前記接続配線がエッチングされて断線するのを防止することができる。
【0009】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図1に本発明の一実施形態にかかる加速度センサの平面図を示す。図2に、図1中のセンサエレメントの拡大図を示す。また、図3に図2中のA−A断面図を示し、図4に図1中のB−B断面図を示す。
【0010】
図1乃至図4において、基板1の上面には、単結晶シリコン(単結晶半導体材料)基板2を溝により分離して形成された梁構造体(可動部)2Aと固定部2Bが配置されている。
梁構造体2Aは、基板1側から突出する4つのアンカー部3a、3b、3c、3dにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。アンカー部3a〜3dはポリシリコン薄膜よりなる。アンカー部3aとアンカー部3bとの間には、梁部4が架設されており、アンカー部3cとアンカー部3dとの間には梁部5が架設されている。
【0011】
また、梁部4と梁部5との間には、長方形状をなす質量部(マス部)6が架設されている。質量部6には上下に貫通する透孔6aが設けられている。この透孔6aを設けることにより、後述する犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。
さらに、質量部6における一方の側面(図2においては左側面)からは4つの可動電極7a、7b、7c、7dが突出している。この可動電極7a〜7dは、棒状をなし、等間隔をおいて平行に延びている。また、質量部6における他方の側面(図2においては右側面)からは4つの可動電極8a、8b、8c、8dが突出している。この可動電極8a〜8dは、棒状をなし、等間隔に平行に延びている。ここで、梁部4、5、質量部6、可動電極7a〜7d、8a〜8dは、犠牲層酸化膜37の一部もしくは全部をエッチング除去することにより、可動するようになっている。
【0012】
また、可動電極7a〜7dが形成された側において、基板1の上面には、第1の固定電極9a、9b、9c、9dおよび第2の固定電極11a、11b、11c、11dが固定されている。第1の固定電極9a〜9dは、基板1側から突出するアンカー部10a、10b、10c、10dにより支持されており、梁構造体2Aの各可動電極(棒状部)7a〜7dの一方の側面に対向して配置されている。また、第2の固定電極11a〜11dは、基板1側から突出するアンカー部12a、12b、12c、12dにより支持されており、梁構造体2Aの各可動電極(棒状部)7a〜7dの他方の側面に対向して配置されている。
【0013】
同様に、可動電極8a〜8dが形成された側において、基板1の上面には、第1の固定電極13a、13b、13c、13dおよび第2の固定電極15a、15b、15c、15dが固定されている。第1の固定電極13a〜13dは、アンカー部14a、14b、14c、14dにより支持され、かつ梁構造体2Aの各可動電極(棒状部)8a〜8dの一方の側面に対向して配置されている。また、第2の固定電極15a〜15dは、基板1側から突出するアンカー部16a、16b、16c、16dにより支持されており、梁構造体2Aの各可動電極(棒状部)8a〜8dの他方の側面に対向して配置されている。
【0014】
基板1は、図3に示すようにシリコン基板30の上に、絶縁膜31と、貼り合わせ用薄膜(ポリシリコン薄膜)32と、絶縁膜(シリコン酸化膜)33と、絶縁膜34と、導電性薄膜(例えばリン等の不純物をドーピングしたポリシリコン薄膜)35と、絶縁膜36とを積層した構成となっており、導電性薄膜35が絶縁膜34、36で覆われた構造となっている。ここで、絶縁膜34、36は、後述する犠牲層エッチングを行う際のエッチング液で浸食されにくい薄膜で構成されている。例えば、エッチング液としてHF(フッ素水素酸)を用いる場合には、シリコン酸化膜に比べ浸食量が小さいシリコン窒化膜を、絶縁膜34、36として用いる。
【0015】
導電性薄膜35は、図3に示すように、アンカー部3a、10a、10b、12aを構成している。また、アンカー部3b〜3d、10c、10d、12b〜12d、14a〜14d、16a〜16d、28a〜28dについても導電性薄膜35で構成されている。
また、この導電性薄膜35は、第1の固定電極9a〜9dと電極取出部27aの間、第1の固定電極13a〜13dと電極取出部27bの間、第2の固定電極11a〜11dと電極取出部27cの間、および第2の固定電極15a〜15dと電極取出部27dの間を、それぞれ電気的に接続する配線を形成するとともに、下部電極(静電気力相殺用固定電極)26を形成している。この下部電極26は、基板1の上面部における梁構造体2Aと対向する領域に形成されている。
【0016】
電極取出部27a、27b、27cは、図4に示すように、基板1から突出するアンカー部28a、28b、28cにより基板1の上面にそれぞれ支持されており、電極取出部27a、27b、27cの上にはアルミ電極からなる電極パッド(ボンディングパッド)44a、44b、44cがそれぞれ形成されている。このことにより、電極パッド44aは、電極取出部27a、アンカー部28aを介し、配線22、24によって固定電極9a〜9d、固定電極13a〜13dと電気接続され、電極パッド44bは、電極取出部27b、アンカー部28bを介し、配線21によって梁構造体2Aと電気接続され、電極パッド44cは、電極取出部27c、アンカー部28cを介し、配線23、25によって固定電極11a〜11d、固定電極15a〜15dと電気接続される。
【0017】
また、貼り合わせ用薄膜32に設けられた開口部46の上には、アンカー部28dによって基板1の上面に支持された電極取出部27dが設けられており、その上には電極パッド44dが形成されている。この電極パッド44dは、電極取出部27d、アンカー部28cを介し開口部46から貼り合わせ用薄膜32に電気接続されており、貼り合わせ用薄膜32の電位を取ることができるようになっている。
【0018】
さらに、基板2における固定部2Bの表面には、電極パッド43が設けられており、基板2のうち梁構造体2A、固定電極9a〜9d、11a〜11d、13a〜13d、15a〜15d、電極取出部28a〜28dを除く部分の電位を取ることができるようになっている。
なお、上記した電極パッド44a〜44d、43が形成された部分にて、図4に示すように、電極部45a〜45eが構成される。
【0019】
上記した構成の加速度センサにおいては、梁構造体2Aの可動電極7a〜7dと第1の固定電極9a〜9dの間に第1のコンデンサが、また梁構造体2Aの可動電極7a〜7dと第2の固定電極11a〜11dの間に第2のコンデンサがそれぞれ形成される。同様に、梁構造体2Aの可動電極8a〜8dと第1の固定電極13a〜13dの間に第1のコンデンサが、また梁構造体2Aの可動電極8a〜8dと第2の固定電極15a〜15dの間に第2のコンデンサがそれぞれ形成される。そして、第1、第2のコンデンサの容量に基づき、図示しない制御回路によって、梁構造体2Aに作用する加速度が検出される。具体的には、可動電極と固定電極により2つの差動型静電容量を形成し、図示しない制御回路により、2つの容量が等しくなるようにサーボ制御が行われて加速度が検出される。
【0020】
次に、上記した加速度センサの製造方法について、図2中のA−A断面を用いた工程図に従って説明する。
まず、図5(a)に示すように、第1の半導体基板としての単結晶シリコン基板60を用意する。そして、トレンチエッチングによりシリコン基板60に溝61を形成する。この溝61は、梁構造体2Aと固定部2Bを画定するためのものである。
【0021】
次に、図5(b)に示すように、犠牲層用薄膜としてのシリコン酸化膜62をCVD法などにより成膜し、さらにシリコン酸化膜62の表面を平坦化する。
次に、図5(c)に示すように、シリコン酸化膜62に対しフォトリソグラフィを経て一部エッチングして凹部63を形成する。その後、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜64を成膜する。
【0022】
そして図5(d)に示すように、シリコン酸化膜62とシリコン窒化膜64の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部65a、65b、65c、65dを形成する。この開口部65a〜65dは、梁構造体と下部電極とを接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。
【0023】
引き続き、図5(e)に示すように、開口部65a〜65dを含むシリコン窒化膜64の上にポリシリコン薄膜を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン66a、66b、66c、66d、66e、66fを形成する。
そして、図6(a)に示すように、ポリシリコン薄膜66a〜66fおよびシリコン窒化膜64の上にシリコン窒化膜67を成膜し、さらにその上にシリコン酸化膜68を成膜する。
【0024】
そして、図6(b)に示すように、シリコン酸化膜68上に貼り合わせ用薄膜としてのポリシリコン薄膜69を成膜する。
次に、図6(c)に示すように、貼り合わせのためにポリシリコン薄膜69の表面を機械的研磨などにより平坦化し、ポリシリコン薄膜69上に貼り合わせを容易にするためにシリコン酸化膜70を成膜する。
【0025】
次に、図6(d)に示すように、第2の半導体基板としての単結晶シリコン基板(支持基板)71を用意し、シリコン酸化膜70の表面とシリコン基板71とを貼り合わせる。
そして、図7(a)に示すようにシリコン基板60、71を表裏逆にし、図7(b)に示すように、シリコン基板60側を機械的研磨などを行い薄膜化する。この際、溝61内のシリコン酸化膜62の層が出現するまで研磨を行う。このようにシリコン酸化膜62の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【0026】
なお、ここまでの工程において、電極部45a〜45eにも図4に示すような構造のもの(但し、犠牲層エッチングのためのシリコン酸化膜62が残っている)が形成されている。
この後、アルミ電極43、44a〜44dを成膜・フォトリソグラフィを経て形成する。
【0027】
そして、図7(c)に示すように、HF系のエッチング液によりシリコン酸化膜62をエッチング除去し、可動電極を有する梁構造体2Aを可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜62を除去してシリコン基板60を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板1に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。なお、この犠牲層エッチングによって、電極部45a〜45eが、図4に示すように形成される。
【0028】
その後、ダイシングカットしてチップ化し、パッケージに実装して、半導体加速度センサが完成する。
なお、この実施形態においては、上記した犠牲層エッチングを行う前に、図1に示すように、電極パッド43、44a〜44dを接続配線(例えば、Au線ワイヤ)100で結線する。このことにより、犠牲層エッチング中若しくは犠牲層エッチング後において、帯電した装置等により静電気等が発生したとしても、固定電極9a〜9d、11a〜11d、13a〜13d、15a〜15d、梁構造体2A、下部配線26、固定部2Bのそれぞれの間に電位差が生じないようにすることができ、静電気力により梁構造体2Aが固定電極9a〜9d、11a〜11d、13a〜13d、15a〜15dあるいは固定部2Bと付着したり、あるいは梁構造体2Aが基板1に付着するのをなくすことができる。なお、接続配線100は、実装終了後、切断するか、電極間に電流を流して焼き切る。
【0029】
上記した実施形態においては、電極パッド43、44a〜44dを接続配線100で結線するものを示したが、図8に示すように、電極パッド43、44a〜44dと同じアルミ薄膜で接続配線101を形成すれば、電極パッド43、44a〜44dを形成する工程で同時に接続配線101を形成することができるため、工程を簡素化することができる。
【0030】
また、図9に示すように、アルミ薄膜の接続配線101をスクライブライン102上に形成しておけば、チップを切り出すタイミングと接続配線101を切断する工程とを同時に行うことができ、工程を簡素化することができる。この場合、その接続配線101は、図10に示すように、スクライブライン102を跨ぐように形成されていてもよい。
【0031】
また、図11に示すように、導電性薄膜35と同じ材料(例えば、リン等の不純物をドーピングしたポリシリコン薄膜)による配線103によって、電極パッド43、44a〜44dを接続するようにしてもよい。この場合、犠牲層エッチング時に配線103がエッチング液に晒されることがないため、接続配線が損傷して切断するという問題は発生しない。
【0032】
さらに、図12、図13(図12中のC−C矢視断面方向の斜視図)に示すように、単結晶シリコン213の上に絶縁膜214を介して単結晶シリコン基板212が接合されたSOI(Silicon On Insulator)基板を利用した半導体加速度センサのように、可動電極209、固定電極207、208の下の領域211が中空状態になって、下部配線がない構造のものにおいては、可動電極209や固定電極207、208と同じ材料(単結晶シリコン)によって、溝210の形成と同時に、スクライブライン202上に接続配線206を形成することで、可動電極209、固定電極207、208および基板212を、製造工程中、同電位とすることができる。
【0033】
なお、本発明は、上記した半導体加速度センサに限らず、半導体ヨーレートセンサなどの他の半導体力学量センサにも適用することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図2】図1中のセンサエレメントの拡大図である。
【図3】図2中のA−A断面図である。
【図4】図1中のB−B断面図である。
【図5】図1乃至図4に示す半導体加速度センサの製造方法を示す工程図である。
【図6】図5に続く工程を示す工程図である。
【図7】図6に続く工程を示す工程図である。
【図8】本発明の他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図9】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図10】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図11】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図12】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図13】図12に示す半導体加速度センサの斜視図である。
【符号の説明】
1…基板、2A…梁構造体、2B…固定部、3a〜3d…第1のアンカー部、4、5…梁部、6…質量部、7a〜7d、8a〜8d…可動電極、9a〜9d、11a〜11d、13a〜13d、15a〜15d…固定電極、10a〜10d、12a〜12d、14a〜14d、16a〜16d…第2のアンカー部、21〜25…配線、27a〜27d…電極取出部、44a〜44d…電極パッド、100、101、103…接続配線、102…スクライブライン、60…第1の半導体基板、61…溝、62…犠牲層薄膜としてのシリコン酸化膜、64、67…シリコン窒化膜、65a〜65d…開口部、66a〜66f…導電性薄膜としてポリシリコン薄膜、69…貼り合わせ用薄膜としてのポリシリコン薄膜、71…第2の半導体基板。
Claims (5)
- 半導体基板を所定パターンでエッチングして、可動電極を有する可動部と、前記可動電極に対向する固定電極とを形成する半導体力学量センサの製造方法において、
前記可動部、前記固定電極および前記半導体基板を電気的に接続する接続配線をスクライブライン上に形成し、前記エッチング後に、チップ化するためのダイシングカット工程にて前記接続配線を切断することを特徴とする半導体力学量センサの製造方法。 - 前記半導体基板の表面に前記可動部、前記固定電極および前記半導体基板のそれぞれに電気接続される電極パッドを形成し、各電極パッド間を前記接続配線にて接続することを特徴とする請求項1に記載の半導体力学量センサの製造方法。
- 前記接続配線を、前記電極パッドと同一材料で前記電極パッドと同時に形成することを特徴とする請求項2に記載の半導体力学量センサの製造方法。
- 前記半導体基板は、第2の半導体基板の上に、第1絶縁膜と、貼り合わせ用薄膜と、第2絶縁膜と、第3絶縁膜と、導電性薄膜と、第4絶縁膜と、第1の半導体基板とが順に積層されたものであって、
前記第1の半導体基板に溝を形成する工程と、
前記溝が設けられた前記第1の半導体基板に犠牲層用薄膜を成膜する工程と、
前記犠牲層用薄膜に凹部を形成する工程と、
前記犠牲層用薄膜および前記凹部に前記第4絶縁膜を成膜する工程と、
前記犠牲層用薄膜および前記第4絶縁膜に開口部を設ける工程と、
前記開口部を含む前記第4絶縁膜上に前記導電性薄膜を成膜する工程と、
前記導電性薄膜をパターニングして、前記可動部、前記固定電極および前記半導体基板と前記各電極パッド間をそれぞれ電気的に接続する導電配線と、前記接続配線とを同時に形成する工程と、
前記導電性薄膜および前記第4絶縁膜の上に、前記第3絶縁膜、前記第2絶縁膜を成膜する工程と、
前記第2絶縁膜の上に前記貼り合わせ用薄膜を成膜する工程と、
前記貼り合わせ用薄膜の上に前記第1絶縁膜を成膜する工程と、
前記第1絶縁膜に前記第2の半導体基板を貼り合せる工程と、
前記第1の半導体基板を前記溝内の前記犠牲層用薄膜が露出するまで研磨する工程と、
前記犠牲層用薄膜を部分的にエッチング除去し、前記可動部を可動とする工程と、
この後、前記接続配線を切断する工程とを有することを特徴とする請求項1に記載の半導体力学量センサの製造方法。 - 前記接続配線と前記犠牲層用薄膜の間に形成された前記第4絶縁膜は、前記犠牲層用薄膜のエッチングに対して耐性のある保護膜であることを特徴とする請求項4に記載の半導体力学量センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25139698A JP4214572B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25139698A JP4214572B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体力学量センサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000082824A JP2000082824A (ja) | 2000-03-21 |
JP4214572B2 true JP4214572B2 (ja) | 2009-01-28 |
Family
ID=17222230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25139698A Expired - Fee Related JP4214572B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体力学量センサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4214572B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102030302A (zh) * | 2009-10-06 | 2011-04-27 | 罗伯特·博世有限公司 | 微机械结构和用于制造微机械结构的方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4837750B2 (ja) * | 2009-01-05 | 2011-12-14 | 三菱電機株式会社 | 加速度センサの製造方法 |
JP5651977B2 (ja) * | 2010-03-29 | 2015-01-14 | 株式会社デンソー | 加速度センサの製造方法 |
CN102156202A (zh) * | 2011-03-07 | 2011-08-17 | 东南大学 | 电极极板的固定结构 |
JP6641899B2 (ja) | 2015-11-04 | 2020-02-05 | セイコーエプソン株式会社 | 物理量センサー、物理量センサーデバイス、電子機器および移動体 |
-
1998
- 1998-09-04 JP JP25139698A patent/JP4214572B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102030302A (zh) * | 2009-10-06 | 2011-04-27 | 罗伯特·博世有限公司 | 微机械结构和用于制造微机械结构的方法 |
CN102030302B (zh) * | 2009-10-06 | 2015-08-26 | 罗伯特·博世有限公司 | 微机械结构和用于制造微机械结构的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000082824A (ja) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4003326B2 (ja) | 半導体力学量センサおよびその製造方法 | |
US6388300B1 (en) | Semiconductor physical quantity sensor and method of manufacturing the same | |
JP3367113B2 (ja) | 加速度センサ | |
JP3430771B2 (ja) | 半導体力学量センサの製造方法 | |
US5576250A (en) | Process for the production of accelerometers using silicon on insulator technology | |
US5723353A (en) | Process for manufacturing a sensor | |
JP4665942B2 (ja) | 半導体力学量センサ | |
JP2000164890A (ja) | 半導体力学量センサおよびその製造方法 | |
USRE41856E1 (en) | Process for manufacturing high-sensitivity accelerometric and gyroscopic integrated sensors, and sensor thus produced | |
EP0911606A1 (en) | Integrated angular speed sensor device and production method thereof | |
US6228275B1 (en) | Method of manufacturing a sensor | |
JP3660119B2 (ja) | 半導体力学量センサ | |
JP4214572B2 (ja) | 半導体力学量センサの製造方法 | |
JP2001004658A (ja) | 2軸半導体加速度センサおよびその製造方法 | |
JPH11230986A (ja) | 半導体力学量センサ | |
JP4214565B2 (ja) | 半導体力学量センサの製造方法 | |
JP4174853B2 (ja) | 半導体力学量センサの製造方法及び半導体圧力センサの製造方法 | |
JPH11201984A (ja) | 半導体力学量センサ及びその製造方法 | |
JP2004004119A (ja) | 半導体力学量センサ | |
JP4134384B2 (ja) | 半導体力学量センサの製造方法 | |
JP4158234B2 (ja) | 半導体力学量センサとその製造方法 | |
JP2002148278A (ja) | 半導体力学量センサとその製造方法 | |
JP3424550B2 (ja) | 半導体力学量センサの製造方法 | |
JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
JP3638470B2 (ja) | 半導体加速度センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |