JP4122572B2 - 半導体力学量センサの製造方法 - Google Patents
半導体力学量センサの製造方法 Download PDFInfo
- Publication number
- JP4122572B2 JP4122572B2 JP17351398A JP17351398A JP4122572B2 JP 4122572 B2 JP4122572 B2 JP 4122572B2 JP 17351398 A JP17351398 A JP 17351398A JP 17351398 A JP17351398 A JP 17351398A JP 4122572 B2 JP4122572 B2 JP 4122572B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- semiconductor substrate
- sacrificial layer
- beam structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、梁構造の可動部を有し、例えば、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサを先に提案した（特願平８−１９１９２号）。
図２２に、その加速度センサの平面図を示す。また、図２３乃至図２６に、図２２におけるＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図、Ｄ−Ｄ断面図をそれぞれ示す。
【０００３】
図２２、図２３において、基板１の上面には、単結晶シリコン（単結晶半導体材料）よりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。
アンカー部３ａ〜３ｄは、ポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には、梁部５が架設されている。
【０００４】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されており、この質量部６には、上下に貫通する透孔６ａが設けられている。さらに、質量部６における一方の側面（図２２においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。また、質量部６における他方の側面（図２２においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。可動電極７ａ〜７ｄ、８ａ〜８ｄは、等間隔で平行に延びる櫛歯状の形状になっている。
【０００５】
基板１の上面には第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ、１０ｂ、１０ｃ、１０ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの一方の側面と対向している。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの他方の側面に対向している。
【０００６】
同様に、基板１の上面には第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、基板１側から突出するアンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。
【０００７】
基板１は、図２３に示すように、シリコン基板１７の上に、ポリシリコン薄膜１８、下層側絶縁体薄膜１９と導電性薄膜２０と上層側絶縁体薄膜２１とを積層した構造となっている。下層側絶縁体薄膜１９は、シリコン酸化膜よりなり、上層側絶縁体薄膜２１は、シリコン窒化膜よりなる。また、導電性薄膜２０はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。
【０００８】
また、図２２、図２３に示すように、導電性薄膜２０により、４つの配線パターン２２、２３、２４、２５、および下部電極２６が形成されている。配線パターン２２〜２５は、それぞれ、固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄおよび１５ａ〜１５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設されている。
【０００９】
さらに、基板１の上面には、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄが形成されている。これら電極取出部２７〜２７ｄは、基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持されている。そして、電極取出部２７ａは、図２４、図２５に示すように、アンカー部２８ａを介して配線パターン２２と電気的に接続されている。同様に、電極取出部２７ｂ、２７ｃ、２７ｄは、それぞれアンカー部２８ｂ、２８ｃ、２８ｄを介して配線パターン２３、２４、２５と電気的に接続されている。なお、図２２乃至図２５には図示してないが、アンカー部３ａの上方、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄの上面には、電極部としてのアルミ薄膜よりなる金属電極（ボンディングパッド）がそれぞれ設けられている。
【００１０】
上記した構成において、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には第１のコンデンサが、また、梁構造体２の可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間には第２のコンデンサが形成されている。同様に、梁構造体２の可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２の可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成されている。
【００１１】
ここで、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１、Ｃ２は等しい。また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。
【００１２】
加速度が生じていないときには、Ｖ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。
そして、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ２が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１、Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１、Ｖ２から加速度の大きさを求めることができる。
【００１３】
このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
次に、上記した加速度センサの製造方法について、図２２中のＥ−Ｅ断面を用いた工程図に従って説明する。
【００１４】
まず、図２７に示すように、単結晶シリコン基板６０を用意し、このシリコン基板６０に溝６１をパターン形成する。そして、シリコン基板６０に対し静電容量検出を行うための電極とするためにリン拡散等により不純物を導入する。その後、図２８に示すように、シリコン基板６０の上に犠牲層用薄膜としてのシリコン酸化膜６２を成膜し、さらに、シリコン酸化膜６２の表面を平坦化する。
【００１５】
次に、図２９に示すように、シリコン酸化膜６２の一部をエッチングして凹部６３を形成した後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜６４を成膜する。そして、シリコン窒化膜６４とシリコン酸化膜６２との積層体に対し、アンカー部を形成する領域に、開口部６５ａ、６５ｂ、６５ｃを形成する。
【００１６】
引き続き、図３０に示すように、開口部６５ａ〜６５ｃおよびシリコン窒化膜６４の上にポリシリコン薄膜６６を成膜し、その後、リン拡散等により不純物を導入して導電性薄膜とし、さらに、フォトリソグラフィを経て配線パターン６６ａと下部電極６６ｂとアンカー部６６ｃを形成する。
そして、図３１に示すように、ポリシリコン薄膜６６およびシリコン窒化膜６４の上にシリコン酸化膜６７を成膜する。さらに、図３２に示すように、シリコン酸化膜６７の上に貼り合わせ用薄膜としてのポリシリコン薄膜６８を成膜し、貼り合わせのためにポリシリコン薄膜６８の表面を機械的研磨等により平坦化する。
【００１７】
次に、図３３に示すように、シリコン基板６０とは別の単結晶シリコン基板６９を用意し、ポリシリコン薄膜６８の表面と第２の半導体基板としてのシリコン基板６９とを貼り合わせる。
さらに、図３４に示すように、シリコン基板６０、６９を表裏逆にして、シリコン基板６０側を機械的研磨等により研磨等を行い薄膜化する。つまり、シリコン基板６０を所望の厚さまで研磨する。この際、図２７に示したように、トレンチエッチングにより形成した溝深さまで研磨を行うと、シリコン酸化膜６２の層が出現するため、研磨における硬度が変化し、研磨の終点を容易に検出することができる。
【００１８】
この後、図３５に示すように、層間絶縁膜７０を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。そして、層間絶縁膜７０の上の所定領域にシリコン窒化膜７１を形成し、さらに電極部としてのアルミ電極７２を成膜・フォトリソグラフィを経て形成する。
最後に、図３６に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極を有する梁構造体を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去して、シリコン基板６０に梁構造体および固定電極を形成する。
【００１９】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
【００２０】
【発明が解決しようとする課題】
上述した加速度センサの製造方法においては、最初にシリコン基板６０に溝６１を形成し、最終工程において溝６１内に埋め込まれたシリコン酸化膜６２をエッチング除去することによって、シリコン基板６０に梁構造体と固定電極を形成している。
【００２１】
しかしながら、溝６１内にシリコン酸化膜６２を埋め込むためには、溝６１の溝幅をシリコン酸化膜６２の２倍より小さくしなければならない。このため、加速度センサの構造パラメータである、梁構造体の梁幅、可動電極と固定電極間のギャップなどが、溝６１の溝幅によって制約を受けてしまうことになる。
また、このような問題は、後述するヨーレートセンサにおいても同様に発生する。
【００２２】
本発明は上記問題に鑑みたもので、貼り合わせ基板を用いて梁構造体を有する力学量センサを製造する場合に、梁構造体と固定電極の形成に必要な溝の幅に対しその設定の自由度を大きくできるようにすることを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、第１の半導体基板にアライメント用の溝を形成し、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成し、前記アライメント用の溝を埋め込む工程と、前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記犠牲層薄膜を露出させ、この後、前記アライメント用の溝内に形成された前記犠牲層薄膜をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴としている。
【００２４】
このような製造方法を用いることにより、梁構造体と固定電極の形成に必要な溝内を犠牲層用薄膜で埋めることがないため、溝の幅を設定する場合の自由度を大きくすることができる。
【００２６】
また、請求項２に記載の発明においては、第１の半導体基板にアライメント用の溝を形成し、その溝を、前記犠牲層用薄膜よりも前記第１の半導体基板に研磨速度が近い部材により埋め込み、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成する工程と、前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記部材を露出させ、この後、前記アライメント用の溝内に形成された前記部材をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする。この場合、請求項１に記載の発明のように犠牲層薄膜でアライメントマークを形成した場合に比べて第１のシリコン基板の表面を研磨する際の研磨だれを少なくすることができる。犠牲層用薄膜よりも第１の半導体基板に研磨速度が近い部材としては、請求項３に記載の発明のように、ポリシリコンを用いることができる。
【００２７】
また、請求項４に記載の発明においては、アライメント用の溝をトレンチエッチングにより形成し、この後、アライメント用の溝の表面の歪みを除去する工程を設けたことを特徴としている。このような歪みを除去する工程を設けることによって、アライメント用の溝を埋め込む際の応力による影響を低減することができる。
【００２８】
この歪みを除去する工程としては、請求項５に記載の発明のように、熱酸化を行い、この熱酸化によって形成された熱酸化膜を除去する工程とする他、請求項６に記載の発明のように、高温アニールを行う工程とすることができる。
【００２９】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
本発明の第１実施形態を示す加速度センサの製造方法を、図１乃至図１０に示す工程図に従って説明する。
【００３０】
なお、加速度センサの構成は、図２２乃至図２６に示したのと同じであり、図１乃至図１０の工程図は、図２２中のＥ−Ｅ断面を示している。
まず、図１に示すように、単結晶シリコン基板（第１の半導体基板）４０を用意し、このシリコン基板４０に対し静電容量検出を行うための電極とするためにリン拡散等により不純物を導入する。この後、シリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成する。そして、シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１を成膜し、溝４０ａを埋め込む。
【００３１】
次に、図２に示すように、シリコン酸化膜４１の一部をエッチングして凹部４２を形成した後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）４３を成膜する。そして、シリコン窒化膜４３とシリコン酸化膜４１との積層体に対し、アンカー部を形成する領域に、開口部４４ａ、４４ｂ、４４ｃを形成する。
【００３２】
引き続き、図３に示すように、開口部４４ａ〜４４ｃおよびシリコン窒化膜４３の上に、アンカー部を構成する膜としてポリシリコン薄膜４５を成膜し、その後、リン拡散等により不純物を導入して導電性薄膜とし、さらに、フォトリソグラフィを経て配線パターン４５ａと下部電極４５ｂとアンカー部４５ｃを形成する。
【００３３】
そして、図４に示すように、ポリシリコン薄膜４５およびシリコン窒化膜４３の上にシリコン酸化膜（第２の絶縁体薄膜）４６を成膜する。さらに、図５に示すように、シリコン酸化膜４６の上に貼り合わせ用薄膜としてのポリシリコン薄膜４７を成膜し、貼り合わせのためにポリシリコン薄膜４７の表面を機械的研磨等により平坦化する。
【００３４】
次に、図６に示すように、シリコン基板４０とは別の単結晶シリコン基板（第２の半導体基板）４８を用意し、ポリシリコン薄膜４７の表面と第２の半導体基板としてのシリコン基板４８とを貼り合わせる。
さらに、図７に示すように、シリコン基板４０、４８を表裏逆にして、シリコン基板４０側を機械的研磨等により研磨等を行い薄膜化する。つまり、シリコン基板４０を所望の厚さまで研磨する。この際、図１に示したように、トレンチエッチングにより形成した溝４０ａの深さまで、すなわち溝４０ａが露出するまで研磨を行うと、シリコン酸化膜４１の層が出現するため、研磨における硬度が変化し、研磨の終点を容易に検出することができる。また、アライメント用の溝４０ａ内に形成されたシリコン酸化膜４１をアライメントマークとして、以下に示す工程の成膜およびトレンチエッチングが行われる。
【００３５】
そして、図８に示すように、層間絶縁膜５１を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。さらに、層間絶縁膜５１の上の所定領域にシリコン窒化膜５２を形成し、電極部としてのアルミ電極５３を成膜・フォトリソグラフィを経て形成する。
この後、図９に示すように、マスク材５４を用い、梁構造体のパターンのホトリソグラフィ経て、梁構造体を形成する。つまり、シリコン基板４０に梁構造体および固定電極を画定するための溝５５をトレンチエッチングにより形成する。このとき、エッチングは、フォトレジストのようなソフトマスク、あるいは酸化膜のようなハードマスクを用いて行う。
【００３６】
最後に、図１０に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４１をエッチング除去して、シリコン基板４０を可動構造とし、シリコン基板４０に梁構造体および固定電極を形成する。この際、エッチング後の乾燥工程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。
【００３７】
なお、この犠牲層エッチングにおいて、アンカー部４５ｃはポリシリコンよりなるため、アンカー部４５ｃにおいてエッチングが停止する。すなわち、犠牲層用薄膜としてシリコン酸化膜を用い、アンカー部としてポリシリコン薄膜を用いた本実施形態においては、シリコン酸化膜はＨＦにて溶けるがポリシリコン薄膜は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく、製造が容易になる。
【００３８】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
上記した実施形態においては、電極部としてアルミ電極５３を形成した後、シリコン基板４０に梁構造体および固定電極を画定するための溝５５を形成し、この溝５５を介して犠牲層用薄膜としてのシリコン酸化膜４１をエッチング除去するようにしているから、溝５５の幅を設定する場合の自由度を大きくすることができ、加速度センサを構造設計する場合の制約を少なくすることができる。
（第２実施形態）
上記第１実施形態では、本発明を、加速度センサの製造方法に適用するものについて説明したが、ヨーレートセンサの製造方法にも同様に適用することができる。
【００３９】
図１１にヨーレートセンサの模式的な平面構成を示す。ヨーレートセンサは、基板８０の上面に梁構造体（可動構造体）８１、８２を備え、両梁構造体８１、８２を逆相にて励振させ、差動検出を行ってヨーレートを検出するようにしている。
梁構造体８１は、基板８０側から突出する４つのアンカー部８３ａ、８３ｂ、８３ｃ、８３ｄにより架設されており、基板８０の上面において所定間隔を隔てた位置に配置されている。
【００４０】
アンカー部８３ａとアンカー部８３ｃの間には、梁部８４が架設されており、アンカー部８３ｂとアンカー部８３ｄとの間には、梁部８５が架設されている。
また、梁部８４と梁部８５との間には、質量部（マス部）８６が架設されている。この質量部８６には、上下に貫通する透孔８６ａが設けられており、一方の側面からは櫛歯状の励振用可動電極８７が突出し、他方の側面からは櫛歯状の励振用可動電極８８が突出した構造となっている。これら可動電極８７、８８は、棒状をなし、等間隔をおいて平行に延びている。
【００４１】
梁構造体８２も、梁構造体８１と同様の構成となっている。
また、基板８０の上面には櫛歯状の励振用固定電極９０、９１、９２が配置されており、各固定電極９０、９１、９２は、基板８０側から突出するアンカー部により支持されており、梁構造体８１、８２の各可動電極８７、８８と対向するように櫛歯状の形状となっている。
【００４２】
さらに、基板８０の上面部において、梁構造体８１、８２における質量部８６と対向する領域に、下部電極（ヨーレート検出用固定電極）９３、９４がそれぞれ形成されている。
上記した構成において、梁構造体８１の可動電極８７と固定電極９０との間、および梁構造体８１の可動電極８８と固定電極９１との間に、逆相の駆動電圧を印加すると、電極間の静電気力により、梁構造体８１が基板８０の表面に平行な方向に振動する。同様に、梁構造体８２の可動電極８７と固定電極９１との間、および梁構造体８２の可動電極８８と固定電極９２との間に、逆相の駆動電圧を印加すると、電極間の静電気力により、梁構造体８２が基板８０の表面に平行な方向に振動する。
【００４３】
このとき、図に示す方向にヨーΩが発生すると、梁構造体８１、８２の質量部８６に対し基板８０の表面に垂直な方向にコリオリ力が生じる。ここで、コリオリ力ｆｃは梁構造体８１、８２の質量部８６の質量ｍ、振動の速度Ｖ、ヨーΩに依存し、数式１で表される。
【００４４】
【数１】
ｆｃ＝２ｍＶΩ
そして、梁構造体８１、８２の励振中において、コリオリ力ｆｃにより梁構造体８１、８２の質量部８６が変位すると、この変位が、梁構造体８１、８２と下部電極９３、９４との間に形成されるコンデンサの容量（静電容量）変化として検出される。
【００４５】
ここで、梁構造体８１、８２の振動の位相を１８０度ずらすことにより、梁構造体８１、８２の質量部８６の変位方向を逆にし、差動検出を行って精度よくヨーレートを検出することができる。
次に、上記したヨーレートセンサの製造方法について、図１１中のＦ−Ｆ断面を用いて説明する。
【００４６】
まず、図１２に示すように、単結晶のＮ型のシリコン基板（第１の半導体基板）１００を用意し、このシリコン基板１００にアライメント用の溝１００ａをトレンチエッチングにより形成する。この後、シリコン基板１００の上に、犠牲層用薄膜としてのシリコン酸化膜１０１をＣＶＤ法等により成膜する。
次に、図１３に示すように、シリコン酸化膜１０１の一部をエッチングして凹部１０２を形成する。この凹部１０２は、後述する犠牲層エッチング工程において、梁構造体が表面張力等で基板に付着する場合に、その付着面積を減らす突起を設けるために形成する。さらに、シリコン酸化膜１０１の上に、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）１０３を成膜する。そして、シリコン窒化膜１０３とシリコン酸化膜１０１との積層体に対しフォトリソグラフィを経てドライエッチング等によりアンカ部形成領域に開口部１０４を形成する。なお、このとき形成される開口部は、梁構造体８１、８２および固定電極９０、９１、９２の全てのアンカ部に対して形成される。
【００４７】
引き続き、図１４に示すように、開口部１０４およびシリコン窒化膜１０３の上に、アンカー部を構成する膜としてポリシリコン薄膜を０．５〜２μｍ程度の膜厚で成膜し、その成膜中または成膜後に不純物を導入して導電性薄膜とする。さらに、そのポリシリコン薄膜をフォトリソグラフィを経てパターニングして、開口部１０４およびシリコン窒化膜１０３の上の所定領域に不純物ドープトポリシリコン薄膜１０５を形成する。この後、ポリシリコン薄膜１０５上に窒化膜１０６を形成する。
【００４８】
なお、ポリシリコン薄膜のフォトリソグラフィ工程において、ポリシリコン薄膜が薄い（０．５〜２μｍ）ので、ポリシリコン薄膜の下でのシリコン窒化膜１０３の開口部１０４の形状を透視することができ、フォトマスク合わせを正確に行うことができる。
そして、図１５に示すように、窒化膜１０６の上に、シリコン酸化膜（第２の絶縁体薄膜）１０７を成膜する。
【００４９】
さらに、図１６に示すように、シリコン酸化膜１０７の上に、貼り合わせ用薄膜としてのポリシリコン薄膜１０８を成膜し、貼り合わせのためにポリシリコン薄膜１０８の表面を機械的研磨等により平坦化する。
次に、図１７に示すように、シリコン基板１００とは別の単結晶シリコン基板（第２の半導体基板）１０９を用意し、ポリシリコン薄膜１０８とシリコン基板１０９とを貼り合わせる。
【００５０】
さらに、図１８に示すように、シリコン基板１００、１０９を表裏逆にして、シリコン基板１００側を機械的研磨等を行い薄膜化する。その際、シリコン基板１００に形成した溝１００ａの深さまで、すなわち溝１００ａが露出するまで研磨を行うと、シリコン酸化膜１０１の層が出現し、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。また、アライメント用の溝１００ａ内に形成されたシリコン酸化膜１０１をアライメントマークとして、以下に示す工程の成膜およびトレンチエッチングが行われる。
【００５１】
そして、図１９に示すように、層間絶縁膜１１０を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。そして、層間絶縁膜１１０の上の所定領域にシリコン窒化膜１１１を形成し、さらにアルミ電極１１２を成膜・フォトリソグラフィを経て形成する。
この後、図２０に示すように、マスク材１１３を用い、梁構造体のパターンのホトリソグラフィ経て、梁構造体を形成する。つまり、シリコン基板１００に梁構造体および固定電極を画定するための溝１１４をトレッチエッチングにより形成する。このとき、エッチングは、フォトレジストのようなソフトマスク、あるいは酸化膜のようなハードマスクを用いて行う。
【００５２】
最後に、図２１に示すように、ＨＦ系のエッチング液によりシリコン酸化膜１０１をエッチング除去して、シリコン基板１００を可動構造とし、シリコン基板１００に梁構造体および固定電極を形成する。この際、エッチング後の乾燥工程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。
【００５３】
このようにして、貼り合わせ基板を用いたヨーレートセンサを形成することができる。なお、図２１に示すシリコン基板１０９〜シリコン窒化膜１０３までの部分にて図１１に示す基板８０を構成している。
この実施形態においても、電極部としてアルミ電極１１２を形成した後に、シリコン基板１００に梁構造体および固定電極を画定するための溝１１４を形成し、この溝１１４を介して犠牲層用薄膜としてのシリコン酸化膜１０１をエッチング除去するようにしているから、溝１１４の幅を設定する場合の自由度を大きくすることができ、ヨーレートセンサを構造設計する場合の制約を少なくすることができる。
（第３実施形態）
上記した第１実施形態では、図１に示す工程においてシリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成した後、溝４０ａをシリコン酸化膜４１で埋め込むものを示した。
【００５４】
しかしながら、本発明者らが上記した第１実施形態についてさらに検討を進めたところ、以下のような不具合があることがわかった。すなわち、シリコン基板４０に溝４０ａをトレンチエッチングにて形成すると、溝４０ａの表面（側壁または底部）にはエッチングによる加工歪みが発生し、溝４０ａをシリコン酸化膜４１で埋め込む際にウェハに応力が加わり、最悪の場合シリコン基板４０にクラック等の破壊が生じる可能性がある。また、図７に示す工程において、シリコン基板４０側を機械的研磨する場合、溝４０ａが露出するまで研磨を行うと、シリコン酸化膜より単結晶シリコンの方が研磨スピードが速いため、シリコン基板４０により構造体を形成する部分がへこむ、つまり研磨だれを生じてでしまい、構造体部分の膜厚が不均一になって設計通りにセンサを形成することができないという問題がある。
【００５５】
そこで、この実施形態においては上記した問題を解決する製造方法を示す。まず、図３７に示すように、シリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成する。次に、溝４０ａの表面に発生した加工歪みを除去する処理を行う。加工歪みを除去する第１の方法は、ウェハを熱酸化し加工歪みが発生している溝４０ａの表面に熱酸化膜を形成し、その熱酸化膜をＨＦ等で完全に除去し、シリコン表面に発生している加工歪みや欠陥を熱酸化膜に変化させて取り去るものである。また、第２の方法は、ウェハを高温でアニールしシリコン結晶が再配列する際に、加工歪みや欠陥を除去するものである。この場合、ウェハ表面に形成されるシリコン酸化膜や窒化膜等を除去する。
【００５６】
次に、図３８に示すように、溝４０ａをポリシリコン３１にて埋め込む。そして、図３９に示すように、溝４０ａを埋め込んだポリシリコン以外のポリシリコンをエッチングにより除去する。この後、図４０に示すように、シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１を成膜する。以後、第１実施形態における図２以降の工程を実施して加速度センサを製造する。
【００５７】
この実施形態によれば、溝４０ａの表面にトレンチエッチングによって発生した加工歪みを除去する工程を設けているので、応力によるウェハの割れを防止することができる。また、溝４０ａをポリシリコン３１にて埋め込んでいるので、第１実施形態のようにシリコン酸化膜４１で埋め込んだ場合に比べて研磨だれを少なくすることができる。すなわち、ポリシリコンと単結晶シリコンでは、シリコン酸化膜と単結晶シリコンの場合に比べてエッチングレートの差が小さいため、研磨だれを少なくすることができる。
【００５８】
なお、上記した実施形態においては、図３９の工程において、溝４０ａを埋め込んだポリシリコン以外のポリシリコンをエッチングにより除去するものを示したが、その工程をなくし、図４１に示すように、ポリシリコン３１の上にシリコン酸化膜４１を成膜するようにしてもよい。
また、溝４０ａを埋め込むものとしては、シリコン酸化膜よりも単結晶シリコンに研磨速度が近い部材、好ましくは単結晶シリコンと研磨速度が変わらない部材であれば、ポリシリコン以外のものを用いてもよい。
【００５９】
さらに、上記した実施形態の製造方法は、第２実施形態のものにも同様に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す加速度センサの製造方法を示す工程図である。
【図２】図１に続く工程を示す工程図である。
【図３】図２に続く工程を示す工程図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【図６】図５に続く工程を示す工程図である。
【図７】図６に続く工程を示す工程図である。
【図８】図７に続く工程を示す工程図である。
【図９】図８に続く工程を示す工程図である。
【図１０】図９に続く工程を示す工程図である。
【図１１】本発明の第２実施形態おける、ヨーレートセンサの平面構成図である。
【図１２】図１１に示すヨーレートセンサの製造方法を示す工程図である。
【図１３】図１２に続く工程を示す工程図である。
【図１４】図１３に続く工程を示す工程図である。
【図１５】図１４に続く工程を示す工程図である。
【図１６】図１５に続く工程を示す工程図である。
【図１７】図１６に続く工程を示す工程図である。
【図１８】図１７に続く工程を示す工程図である。
【図１９】図１８に続く工程を示す工程図である。
【図２０】図１９に続く工程を示す工程図である。
【図２１】図２０に続く工程を示す工程図である。
【図２２】本出願人が先に提案した加速度センサの平面構成図である。
【図２３】図２２中のＡ−Ａ断面図である。
【図２４】図２２中のＢ−Ｂ断面図である。
【図２５】図２２中のＣ−Ｃ断面図である。
【図２６】図２２中のＤ−Ｄ断面図である。
【図２７】図２２に示す加速度センサの製造方法を示す工程図である。
【図２８】図２７に続く工程を示す工程図である。
【図２９】図２８に続く工程を示す工程図である。
【図３０】図２９に続く工程を示す工程図である。
【図３１】図３０に続く工程を示す工程図である。
【図３２】図３１に続く工程を示す工程図である。
【図３３】図３２に続く工程を示す工程図である。
【図３４】図３３に続く工程を示す工程図である。
【図３５】図３４に続く工程を示す工程図である。
【図３６】図３５に続く工程を示す工程図である。
【図３７】本発明の第３実施形態おける加速度センサの製造方法を示す工程図である。
【図３８】図３７に続く工程を示す工程図である。
【図３９】図３８に続く工程を示す工程図である。
【図４０】図３９に続く工程を示す工程図である。
【図４１】本発明の第３実施形態おける他の製造方法を示す工程図である。
【符号の説明】
１、８０…基板、２、８１、８２…梁構造体、３ａ〜３ｄ…第１のアンカー部、７ａ〜７ｄ、８ａ〜８ｄ…可動電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、４０、１００…第１の半導体基板としての単結晶シリコン基板、４０ａ、１００ａ…アライメント用の溝、４１、１０１…犠牲層用薄膜としてのシリコン酸化膜、４３、１０３…第１の絶縁体薄膜としてのシリコン窒化膜、４４ａ、４４ｂ、４４ｃ、１０４…開口部、４５、１０５…アンカー部を構成する膜としてのポリシリコン薄膜、４６、１０７…第２の絶縁体薄膜としてのシリコン酸化膜、４７、１０８…貼り合わせ用薄膜としてのポリシリコン薄膜、４８、１０９…第２の半導体基板としての単結晶シリコン基板、５３、１１２…電極部としてのアルミ電極、５５、１１４…梁構造体および固定電極を画定するための溝。
【発明の属する技術分野】
この発明は、梁構造の可動部を有し、例えば、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサを先に提案した（特願平８−１９１９２号）。
図２２に、その加速度センサの平面図を示す。また、図２３乃至図２６に、図２２におけるＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図、Ｄ−Ｄ断面図をそれぞれ示す。
【０００３】
図２２、図２３において、基板１の上面には、単結晶シリコン（単結晶半導体材料）よりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。
アンカー部３ａ〜３ｄは、ポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には、梁部５が架設されている。
【０００４】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されており、この質量部６には、上下に貫通する透孔６ａが設けられている。さらに、質量部６における一方の側面（図２２においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。また、質量部６における他方の側面（図２２においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。可動電極７ａ〜７ｄ、８ａ〜８ｄは、等間隔で平行に延びる櫛歯状の形状になっている。
【０００５】
基板１の上面には第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ、１０ｂ、１０ｃ、１０ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの一方の側面と対向している。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの他方の側面に対向している。
【０００６】
同様に、基板１の上面には第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、基板１側から突出するアンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。
【０００７】
基板１は、図２３に示すように、シリコン基板１７の上に、ポリシリコン薄膜１８、下層側絶縁体薄膜１９と導電性薄膜２０と上層側絶縁体薄膜２１とを積層した構造となっている。下層側絶縁体薄膜１９は、シリコン酸化膜よりなり、上層側絶縁体薄膜２１は、シリコン窒化膜よりなる。また、導電性薄膜２０はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。
【０００８】
また、図２２、図２３に示すように、導電性薄膜２０により、４つの配線パターン２２、２３、２４、２５、および下部電極２６が形成されている。配線パターン２２〜２５は、それぞれ、固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄおよび１５ａ〜１５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設されている。
【０００９】
さらに、基板１の上面には、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄが形成されている。これら電極取出部２７〜２７ｄは、基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持されている。そして、電極取出部２７ａは、図２４、図２５に示すように、アンカー部２８ａを介して配線パターン２２と電気的に接続されている。同様に、電極取出部２７ｂ、２７ｃ、２７ｄは、それぞれアンカー部２８ｂ、２８ｃ、２８ｄを介して配線パターン２３、２４、２５と電気的に接続されている。なお、図２２乃至図２５には図示してないが、アンカー部３ａの上方、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄの上面には、電極部としてのアルミ薄膜よりなる金属電極（ボンディングパッド）がそれぞれ設けられている。
【００１０】
上記した構成において、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には第１のコンデンサが、また、梁構造体２の可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間には第２のコンデンサが形成されている。同様に、梁構造体２の可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２の可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成されている。
【００１１】
ここで、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１、Ｃ２は等しい。また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。
【００１２】
加速度が生じていないときには、Ｖ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。
そして、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ２が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１、Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１、Ｖ２から加速度の大きさを求めることができる。
【００１３】
このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
次に、上記した加速度センサの製造方法について、図２２中のＥ−Ｅ断面を用いた工程図に従って説明する。
【００１４】
まず、図２７に示すように、単結晶シリコン基板６０を用意し、このシリコン基板６０に溝６１をパターン形成する。そして、シリコン基板６０に対し静電容量検出を行うための電極とするためにリン拡散等により不純物を導入する。その後、図２８に示すように、シリコン基板６０の上に犠牲層用薄膜としてのシリコン酸化膜６２を成膜し、さらに、シリコン酸化膜６２の表面を平坦化する。
【００１５】
次に、図２９に示すように、シリコン酸化膜６２の一部をエッチングして凹部６３を形成した後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜６４を成膜する。そして、シリコン窒化膜６４とシリコン酸化膜６２との積層体に対し、アンカー部を形成する領域に、開口部６５ａ、６５ｂ、６５ｃを形成する。
【００１６】
引き続き、図３０に示すように、開口部６５ａ〜６５ｃおよびシリコン窒化膜６４の上にポリシリコン薄膜６６を成膜し、その後、リン拡散等により不純物を導入して導電性薄膜とし、さらに、フォトリソグラフィを経て配線パターン６６ａと下部電極６６ｂとアンカー部６６ｃを形成する。
そして、図３１に示すように、ポリシリコン薄膜６６およびシリコン窒化膜６４の上にシリコン酸化膜６７を成膜する。さらに、図３２に示すように、シリコン酸化膜６７の上に貼り合わせ用薄膜としてのポリシリコン薄膜６８を成膜し、貼り合わせのためにポリシリコン薄膜６８の表面を機械的研磨等により平坦化する。
【００１７】
次に、図３３に示すように、シリコン基板６０とは別の単結晶シリコン基板６９を用意し、ポリシリコン薄膜６８の表面と第２の半導体基板としてのシリコン基板６９とを貼り合わせる。
さらに、図３４に示すように、シリコン基板６０、６９を表裏逆にして、シリコン基板６０側を機械的研磨等により研磨等を行い薄膜化する。つまり、シリコン基板６０を所望の厚さまで研磨する。この際、図２７に示したように、トレンチエッチングにより形成した溝深さまで研磨を行うと、シリコン酸化膜６２の層が出現するため、研磨における硬度が変化し、研磨の終点を容易に検出することができる。
【００１８】
この後、図３５に示すように、層間絶縁膜７０を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。そして、層間絶縁膜７０の上の所定領域にシリコン窒化膜７１を形成し、さらに電極部としてのアルミ電極７２を成膜・フォトリソグラフィを経て形成する。
最後に、図３６に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極を有する梁構造体を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去して、シリコン基板６０に梁構造体および固定電極を形成する。
【００１９】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
【００２０】
【発明が解決しようとする課題】
上述した加速度センサの製造方法においては、最初にシリコン基板６０に溝６１を形成し、最終工程において溝６１内に埋め込まれたシリコン酸化膜６２をエッチング除去することによって、シリコン基板６０に梁構造体と固定電極を形成している。
【００２１】
しかしながら、溝６１内にシリコン酸化膜６２を埋め込むためには、溝６１の溝幅をシリコン酸化膜６２の２倍より小さくしなければならない。このため、加速度センサの構造パラメータである、梁構造体の梁幅、可動電極と固定電極間のギャップなどが、溝６１の溝幅によって制約を受けてしまうことになる。
また、このような問題は、後述するヨーレートセンサにおいても同様に発生する。
【００２２】
本発明は上記問題に鑑みたもので、貼り合わせ基板を用いて梁構造体を有する力学量センサを製造する場合に、梁構造体と固定電極の形成に必要な溝の幅に対しその設定の自由度を大きくできるようにすることを目的とする。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、第１の半導体基板にアライメント用の溝を形成し、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成し、前記アライメント用の溝を埋め込む工程と、前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記犠牲層薄膜を露出させ、この後、前記アライメント用の溝内に形成された前記犠牲層薄膜をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴としている。
【００２４】
このような製造方法を用いることにより、梁構造体と固定電極の形成に必要な溝内を犠牲層用薄膜で埋めることがないため、溝の幅を設定する場合の自由度を大きくすることができる。
【００２６】
また、請求項２に記載の発明においては、第１の半導体基板にアライメント用の溝を形成し、その溝を、前記犠牲層用薄膜よりも前記第１の半導体基板に研磨速度が近い部材により埋め込み、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成する工程と、前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記部材を露出させ、この後、前記アライメント用の溝内に形成された前記部材をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする。この場合、請求項１に記載の発明のように犠牲層薄膜でアライメントマークを形成した場合に比べて第１のシリコン基板の表面を研磨する際の研磨だれを少なくすることができる。犠牲層用薄膜よりも第１の半導体基板に研磨速度が近い部材としては、請求項３に記載の発明のように、ポリシリコンを用いることができる。
【００２７】
また、請求項４に記載の発明においては、アライメント用の溝をトレンチエッチングにより形成し、この後、アライメント用の溝の表面の歪みを除去する工程を設けたことを特徴としている。このような歪みを除去する工程を設けることによって、アライメント用の溝を埋め込む際の応力による影響を低減することができる。
【００２８】
この歪みを除去する工程としては、請求項５に記載の発明のように、熱酸化を行い、この熱酸化によって形成された熱酸化膜を除去する工程とする他、請求項６に記載の発明のように、高温アニールを行う工程とすることができる。
【００２９】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
本発明の第１実施形態を示す加速度センサの製造方法を、図１乃至図１０に示す工程図に従って説明する。
【００３０】
なお、加速度センサの構成は、図２２乃至図２６に示したのと同じであり、図１乃至図１０の工程図は、図２２中のＥ−Ｅ断面を示している。
まず、図１に示すように、単結晶シリコン基板（第１の半導体基板）４０を用意し、このシリコン基板４０に対し静電容量検出を行うための電極とするためにリン拡散等により不純物を導入する。この後、シリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成する。そして、シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１を成膜し、溝４０ａを埋め込む。
【００３１】
次に、図２に示すように、シリコン酸化膜４１の一部をエッチングして凹部４２を形成した後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）４３を成膜する。そして、シリコン窒化膜４３とシリコン酸化膜４１との積層体に対し、アンカー部を形成する領域に、開口部４４ａ、４４ｂ、４４ｃを形成する。
【００３２】
引き続き、図３に示すように、開口部４４ａ〜４４ｃおよびシリコン窒化膜４３の上に、アンカー部を構成する膜としてポリシリコン薄膜４５を成膜し、その後、リン拡散等により不純物を導入して導電性薄膜とし、さらに、フォトリソグラフィを経て配線パターン４５ａと下部電極４５ｂとアンカー部４５ｃを形成する。
【００３３】
そして、図４に示すように、ポリシリコン薄膜４５およびシリコン窒化膜４３の上にシリコン酸化膜（第２の絶縁体薄膜）４６を成膜する。さらに、図５に示すように、シリコン酸化膜４６の上に貼り合わせ用薄膜としてのポリシリコン薄膜４７を成膜し、貼り合わせのためにポリシリコン薄膜４７の表面を機械的研磨等により平坦化する。
【００３４】
次に、図６に示すように、シリコン基板４０とは別の単結晶シリコン基板（第２の半導体基板）４８を用意し、ポリシリコン薄膜４７の表面と第２の半導体基板としてのシリコン基板４８とを貼り合わせる。
さらに、図７に示すように、シリコン基板４０、４８を表裏逆にして、シリコン基板４０側を機械的研磨等により研磨等を行い薄膜化する。つまり、シリコン基板４０を所望の厚さまで研磨する。この際、図１に示したように、トレンチエッチングにより形成した溝４０ａの深さまで、すなわち溝４０ａが露出するまで研磨を行うと、シリコン酸化膜４１の層が出現するため、研磨における硬度が変化し、研磨の終点を容易に検出することができる。また、アライメント用の溝４０ａ内に形成されたシリコン酸化膜４１をアライメントマークとして、以下に示す工程の成膜およびトレンチエッチングが行われる。
【００３５】
そして、図８に示すように、層間絶縁膜５１を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。さらに、層間絶縁膜５１の上の所定領域にシリコン窒化膜５２を形成し、電極部としてのアルミ電極５３を成膜・フォトリソグラフィを経て形成する。
この後、図９に示すように、マスク材５４を用い、梁構造体のパターンのホトリソグラフィ経て、梁構造体を形成する。つまり、シリコン基板４０に梁構造体および固定電極を画定するための溝５５をトレンチエッチングにより形成する。このとき、エッチングは、フォトレジストのようなソフトマスク、あるいは酸化膜のようなハードマスクを用いて行う。
【００３６】
最後に、図１０に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４１をエッチング除去して、シリコン基板４０を可動構造とし、シリコン基板４０に梁構造体および固定電極を形成する。この際、エッチング後の乾燥工程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。
【００３７】
なお、この犠牲層エッチングにおいて、アンカー部４５ｃはポリシリコンよりなるため、アンカー部４５ｃにおいてエッチングが停止する。すなわち、犠牲層用薄膜としてシリコン酸化膜を用い、アンカー部としてポリシリコン薄膜を用いた本実施形態においては、シリコン酸化膜はＨＦにて溶けるがポリシリコン薄膜は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく、製造が容易になる。
【００３８】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
上記した実施形態においては、電極部としてアルミ電極５３を形成した後、シリコン基板４０に梁構造体および固定電極を画定するための溝５５を形成し、この溝５５を介して犠牲層用薄膜としてのシリコン酸化膜４１をエッチング除去するようにしているから、溝５５の幅を設定する場合の自由度を大きくすることができ、加速度センサを構造設計する場合の制約を少なくすることができる。
（第２実施形態）
上記第１実施形態では、本発明を、加速度センサの製造方法に適用するものについて説明したが、ヨーレートセンサの製造方法にも同様に適用することができる。
【００３９】
図１１にヨーレートセンサの模式的な平面構成を示す。ヨーレートセンサは、基板８０の上面に梁構造体（可動構造体）８１、８２を備え、両梁構造体８１、８２を逆相にて励振させ、差動検出を行ってヨーレートを検出するようにしている。
梁構造体８１は、基板８０側から突出する４つのアンカー部８３ａ、８３ｂ、８３ｃ、８３ｄにより架設されており、基板８０の上面において所定間隔を隔てた位置に配置されている。
【００４０】
アンカー部８３ａとアンカー部８３ｃの間には、梁部８４が架設されており、アンカー部８３ｂとアンカー部８３ｄとの間には、梁部８５が架設されている。
また、梁部８４と梁部８５との間には、質量部（マス部）８６が架設されている。この質量部８６には、上下に貫通する透孔８６ａが設けられており、一方の側面からは櫛歯状の励振用可動電極８７が突出し、他方の側面からは櫛歯状の励振用可動電極８８が突出した構造となっている。これら可動電極８７、８８は、棒状をなし、等間隔をおいて平行に延びている。
【００４１】
梁構造体８２も、梁構造体８１と同様の構成となっている。
また、基板８０の上面には櫛歯状の励振用固定電極９０、９１、９２が配置されており、各固定電極９０、９１、９２は、基板８０側から突出するアンカー部により支持されており、梁構造体８１、８２の各可動電極８７、８８と対向するように櫛歯状の形状となっている。
【００４２】
さらに、基板８０の上面部において、梁構造体８１、８２における質量部８６と対向する領域に、下部電極（ヨーレート検出用固定電極）９３、９４がそれぞれ形成されている。
上記した構成において、梁構造体８１の可動電極８７と固定電極９０との間、および梁構造体８１の可動電極８８と固定電極９１との間に、逆相の駆動電圧を印加すると、電極間の静電気力により、梁構造体８１が基板８０の表面に平行な方向に振動する。同様に、梁構造体８２の可動電極８７と固定電極９１との間、および梁構造体８２の可動電極８８と固定電極９２との間に、逆相の駆動電圧を印加すると、電極間の静電気力により、梁構造体８２が基板８０の表面に平行な方向に振動する。
【００４３】
このとき、図に示す方向にヨーΩが発生すると、梁構造体８１、８２の質量部８６に対し基板８０の表面に垂直な方向にコリオリ力が生じる。ここで、コリオリ力ｆｃは梁構造体８１、８２の質量部８６の質量ｍ、振動の速度Ｖ、ヨーΩに依存し、数式１で表される。
【００４４】
【数１】
ｆｃ＝２ｍＶΩ
そして、梁構造体８１、８２の励振中において、コリオリ力ｆｃにより梁構造体８１、８２の質量部８６が変位すると、この変位が、梁構造体８１、８２と下部電極９３、９４との間に形成されるコンデンサの容量（静電容量）変化として検出される。
【００４５】
ここで、梁構造体８１、８２の振動の位相を１８０度ずらすことにより、梁構造体８１、８２の質量部８６の変位方向を逆にし、差動検出を行って精度よくヨーレートを検出することができる。
次に、上記したヨーレートセンサの製造方法について、図１１中のＦ−Ｆ断面を用いて説明する。
【００４６】
まず、図１２に示すように、単結晶のＮ型のシリコン基板（第１の半導体基板）１００を用意し、このシリコン基板１００にアライメント用の溝１００ａをトレンチエッチングにより形成する。この後、シリコン基板１００の上に、犠牲層用薄膜としてのシリコン酸化膜１０１をＣＶＤ法等により成膜する。
次に、図１３に示すように、シリコン酸化膜１０１の一部をエッチングして凹部１０２を形成する。この凹部１０２は、後述する犠牲層エッチング工程において、梁構造体が表面張力等で基板に付着する場合に、その付着面積を減らす突起を設けるために形成する。さらに、シリコン酸化膜１０１の上に、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）１０３を成膜する。そして、シリコン窒化膜１０３とシリコン酸化膜１０１との積層体に対しフォトリソグラフィを経てドライエッチング等によりアンカ部形成領域に開口部１０４を形成する。なお、このとき形成される開口部は、梁構造体８１、８２および固定電極９０、９１、９２の全てのアンカ部に対して形成される。
【００４７】
引き続き、図１４に示すように、開口部１０４およびシリコン窒化膜１０３の上に、アンカー部を構成する膜としてポリシリコン薄膜を０．５〜２μｍ程度の膜厚で成膜し、その成膜中または成膜後に不純物を導入して導電性薄膜とする。さらに、そのポリシリコン薄膜をフォトリソグラフィを経てパターニングして、開口部１０４およびシリコン窒化膜１０３の上の所定領域に不純物ドープトポリシリコン薄膜１０５を形成する。この後、ポリシリコン薄膜１０５上に窒化膜１０６を形成する。
【００４８】
なお、ポリシリコン薄膜のフォトリソグラフィ工程において、ポリシリコン薄膜が薄い（０．５〜２μｍ）ので、ポリシリコン薄膜の下でのシリコン窒化膜１０３の開口部１０４の形状を透視することができ、フォトマスク合わせを正確に行うことができる。
そして、図１５に示すように、窒化膜１０６の上に、シリコン酸化膜（第２の絶縁体薄膜）１０７を成膜する。
【００４９】
さらに、図１６に示すように、シリコン酸化膜１０７の上に、貼り合わせ用薄膜としてのポリシリコン薄膜１０８を成膜し、貼り合わせのためにポリシリコン薄膜１０８の表面を機械的研磨等により平坦化する。
次に、図１７に示すように、シリコン基板１００とは別の単結晶シリコン基板（第２の半導体基板）１０９を用意し、ポリシリコン薄膜１０８とシリコン基板１０９とを貼り合わせる。
【００５０】
さらに、図１８に示すように、シリコン基板１００、１０９を表裏逆にして、シリコン基板１００側を機械的研磨等を行い薄膜化する。その際、シリコン基板１００に形成した溝１００ａの深さまで、すなわち溝１００ａが露出するまで研磨を行うと、シリコン酸化膜１０１の層が出現し、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。また、アライメント用の溝１００ａ内に形成されたシリコン酸化膜１０１をアライメントマークとして、以下に示す工程の成膜およびトレンチエッチングが行われる。
【００５１】
そして、図１９に示すように、層間絶縁膜１１０を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホールを形成する。そして、層間絶縁膜１１０の上の所定領域にシリコン窒化膜１１１を形成し、さらにアルミ電極１１２を成膜・フォトリソグラフィを経て形成する。
この後、図２０に示すように、マスク材１１３を用い、梁構造体のパターンのホトリソグラフィ経て、梁構造体を形成する。つまり、シリコン基板１００に梁構造体および固定電極を画定するための溝１１４をトレッチエッチングにより形成する。このとき、エッチングは、フォトレジストのようなソフトマスク、あるいは酸化膜のようなハードマスクを用いて行う。
【００５２】
最後に、図２１に示すように、ＨＦ系のエッチング液によりシリコン酸化膜１０１をエッチング除去して、シリコン基板１００を可動構造とし、シリコン基板１００に梁構造体および固定電極を形成する。この際、エッチング後の乾燥工程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。
【００５３】
このようにして、貼り合わせ基板を用いたヨーレートセンサを形成することができる。なお、図２１に示すシリコン基板１０９〜シリコン窒化膜１０３までの部分にて図１１に示す基板８０を構成している。
この実施形態においても、電極部としてアルミ電極１１２を形成した後に、シリコン基板１００に梁構造体および固定電極を画定するための溝１１４を形成し、この溝１１４を介して犠牲層用薄膜としてのシリコン酸化膜１０１をエッチング除去するようにしているから、溝１１４の幅を設定する場合の自由度を大きくすることができ、ヨーレートセンサを構造設計する場合の制約を少なくすることができる。
（第３実施形態）
上記した第１実施形態では、図１に示す工程においてシリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成した後、溝４０ａをシリコン酸化膜４１で埋め込むものを示した。
【００５４】
しかしながら、本発明者らが上記した第１実施形態についてさらに検討を進めたところ、以下のような不具合があることがわかった。すなわち、シリコン基板４０に溝４０ａをトレンチエッチングにて形成すると、溝４０ａの表面（側壁または底部）にはエッチングによる加工歪みが発生し、溝４０ａをシリコン酸化膜４１で埋め込む際にウェハに応力が加わり、最悪の場合シリコン基板４０にクラック等の破壊が生じる可能性がある。また、図７に示す工程において、シリコン基板４０側を機械的研磨する場合、溝４０ａが露出するまで研磨を行うと、シリコン酸化膜より単結晶シリコンの方が研磨スピードが速いため、シリコン基板４０により構造体を形成する部分がへこむ、つまり研磨だれを生じてでしまい、構造体部分の膜厚が不均一になって設計通りにセンサを形成することができないという問題がある。
【００５５】
そこで、この実施形態においては上記した問題を解決する製造方法を示す。まず、図３７に示すように、シリコン基板４０にアライメント用の溝４０ａをトレンチエッチングにて形成する。次に、溝４０ａの表面に発生した加工歪みを除去する処理を行う。加工歪みを除去する第１の方法は、ウェハを熱酸化し加工歪みが発生している溝４０ａの表面に熱酸化膜を形成し、その熱酸化膜をＨＦ等で完全に除去し、シリコン表面に発生している加工歪みや欠陥を熱酸化膜に変化させて取り去るものである。また、第２の方法は、ウェハを高温でアニールしシリコン結晶が再配列する際に、加工歪みや欠陥を除去するものである。この場合、ウェハ表面に形成されるシリコン酸化膜や窒化膜等を除去する。
【００５６】
次に、図３８に示すように、溝４０ａをポリシリコン３１にて埋め込む。そして、図３９に示すように、溝４０ａを埋め込んだポリシリコン以外のポリシリコンをエッチングにより除去する。この後、図４０に示すように、シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１を成膜する。以後、第１実施形態における図２以降の工程を実施して加速度センサを製造する。
【００５７】
この実施形態によれば、溝４０ａの表面にトレンチエッチングによって発生した加工歪みを除去する工程を設けているので、応力によるウェハの割れを防止することができる。また、溝４０ａをポリシリコン３１にて埋め込んでいるので、第１実施形態のようにシリコン酸化膜４１で埋め込んだ場合に比べて研磨だれを少なくすることができる。すなわち、ポリシリコンと単結晶シリコンでは、シリコン酸化膜と単結晶シリコンの場合に比べてエッチングレートの差が小さいため、研磨だれを少なくすることができる。
【００５８】
なお、上記した実施形態においては、図３９の工程において、溝４０ａを埋め込んだポリシリコン以外のポリシリコンをエッチングにより除去するものを示したが、その工程をなくし、図４１に示すように、ポリシリコン３１の上にシリコン酸化膜４１を成膜するようにしてもよい。
また、溝４０ａを埋め込むものとしては、シリコン酸化膜よりも単結晶シリコンに研磨速度が近い部材、好ましくは単結晶シリコンと研磨速度が変わらない部材であれば、ポリシリコン以外のものを用いてもよい。
【００５９】
さらに、上記した実施形態の製造方法は、第２実施形態のものにも同様に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す加速度センサの製造方法を示す工程図である。
【図２】図１に続く工程を示す工程図である。
【図３】図２に続く工程を示す工程図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【図６】図５に続く工程を示す工程図である。
【図７】図６に続く工程を示す工程図である。
【図８】図７に続く工程を示す工程図である。
【図９】図８に続く工程を示す工程図である。
【図１０】図９に続く工程を示す工程図である。
【図１１】本発明の第２実施形態おける、ヨーレートセンサの平面構成図である。
【図１２】図１１に示すヨーレートセンサの製造方法を示す工程図である。
【図１３】図１２に続く工程を示す工程図である。
【図１４】図１３に続く工程を示す工程図である。
【図１５】図１４に続く工程を示す工程図である。
【図１６】図１５に続く工程を示す工程図である。
【図１７】図１６に続く工程を示す工程図である。
【図１８】図１７に続く工程を示す工程図である。
【図１９】図１８に続く工程を示す工程図である。
【図２０】図１９に続く工程を示す工程図である。
【図２１】図２０に続く工程を示す工程図である。
【図２２】本出願人が先に提案した加速度センサの平面構成図である。
【図２３】図２２中のＡ−Ａ断面図である。
【図２４】図２２中のＢ−Ｂ断面図である。
【図２５】図２２中のＣ−Ｃ断面図である。
【図２６】図２２中のＤ−Ｄ断面図である。
【図２７】図２２に示す加速度センサの製造方法を示す工程図である。
【図２８】図２７に続く工程を示す工程図である。
【図２９】図２８に続く工程を示す工程図である。
【図３０】図２９に続く工程を示す工程図である。
【図３１】図３０に続く工程を示す工程図である。
【図３２】図３１に続く工程を示す工程図である。
【図３３】図３２に続く工程を示す工程図である。
【図３４】図３３に続く工程を示す工程図である。
【図３５】図３４に続く工程を示す工程図である。
【図３６】図３５に続く工程を示す工程図である。
【図３７】本発明の第３実施形態おける加速度センサの製造方法を示す工程図である。
【図３８】図３７に続く工程を示す工程図である。
【図３９】図３８に続く工程を示す工程図である。
【図４０】図３９に続く工程を示す工程図である。
【図４１】本発明の第３実施形態おける他の製造方法を示す工程図である。
【符号の説明】
１、８０…基板、２、８１、８２…梁構造体、３ａ〜３ｄ…第１のアンカー部、７ａ〜７ｄ、８ａ〜８ｄ…可動電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、４０、１００…第１の半導体基板としての単結晶シリコン基板、４０ａ、１００ａ…アライメント用の溝、４１、１０１…犠牲層用薄膜としてのシリコン酸化膜、４３、１０３…第１の絶縁体薄膜としてのシリコン窒化膜、４４ａ、４４ｂ、４４ｃ、１０４…開口部、４５、１０５…アンカー部を構成する膜としてのポリシリコン薄膜、４６、１０７…第２の絶縁体薄膜としてのシリコン酸化膜、４７、１０８…貼り合わせ用薄膜としてのポリシリコン薄膜、４８、１０９…第２の半導体基板としての単結晶シリコン基板、５３、１１２…電極部としてのアルミ電極、５５、１１４…梁構造体および固定電極を画定するための溝。
Claims (6)
- 基板と、
前記基板の上に第１のアンカー部によって支持された、可動電極を有する梁構造体と、
前記梁構造体の前記可動電極に対向して配置され、前記基板の上に第２のアンカー部によって固定された固定電極とを備えた半導体力学量センサの製造方法であって、
第１の半導体基板にアライメント用の溝を形成し、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成し、前記アライメント用の溝を埋め込む工程と、
前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、
前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、
前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、
この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記犠牲層薄膜を露出させ、この後、前記アライメント用の溝内に形成された前記犠牲層薄膜をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、
前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする半導体力学量センサの製造方法。 - 基板と、
前記基板の上に第１のアンカー部によって支持された、可動電極を有する梁構造体と、
前記梁構造体の前記可動電極に対向して配置され、前記基板の上に第２のアンカー部によって固定された固定電極とを備えた半導体力学量センサの製造方法であって、
第１の半導体基板にアライメント用の溝を形成し、その溝を、前記犠牲層用薄膜よりも前記第１の半導体基板に研磨速度が近い部材により埋め込み、この後、前記第１の半導体基板の上に犠牲層用薄膜を形成する工程と、
前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、
前記第１の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、
前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、
この貼り合わせ後、前記第１の半導体基板を研磨して前記アライメント用の溝内に形成された前記部材を露出させ、この後、前記アライメント用の溝内に形成された前記部材をアライメントマークとして前記第１の半導体基板に前記梁構造体および前記固定電極を画定するための溝をトレンチエッチングにより形成する工程と、
前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする半導体力学量センサの製造方法。 - 前記犠牲層用薄膜よりも前記第１の半導体基板に研磨速度が近い部材として、ポリシリコンを用いることを特徴とする請求項２に記載の半導体力学量センサの製造方法。
- 前記アライメント用の溝をトレンチエッチングにより形成し、この後、前記アライメント用の溝の表面の歪みを除去する工程を設けたことを特徴とする請求項１乃至３のいずれか１つに記載の半導体力学量センサの製造方法。
- 前記歪みを除去する工程は、熱酸化を行い、この熱酸化によって形成された熱酸化膜を除去する工程であることを特徴とする請求項４に記載の半導体力学量センサの製造方法。
- 前記歪みを除去する工程は、高温アニールを行う工程であることを特徴とする請求項４に記載の半導体力学量センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17351398A JP4122572B2 (ja) | 1997-06-26 | 1998-06-19 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-170739 | 1997-06-26 | ||
| JP17073997 | 1997-06-26 | ||
| JP17351398A JP4122572B2 (ja) | 1997-06-26 | 1998-06-19 | 半導体力学量センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174544A JPH1174544A (ja) | 1999-03-16 |
| JP4122572B2 true JP4122572B2 (ja) | 2008-07-23 |
Family
ID=26493652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17351398A Expired - Fee Related JP4122572B2 (ja) | 1997-06-26 | 1998-06-19 | 半導体力学量センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4122572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4743226B2 (ja) * | 2008-05-09 | 2011-08-10 | 株式会社デンソー | 半導体力学量センサ |
| JP5664292B2 (ja) * | 2011-02-01 | 2015-02-04 | 株式会社豊田中央研究所 | 変位センサおよびその製造方法、半導体ウェハ |
-
1998
- 1998-06-19 JP JP17351398A patent/JP4122572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174544A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4003326B2 (ja) | 半導体力学量センサおよびその製造方法 | |
| JP3430771B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4603740B2 (ja) | 精密機械的な構造要素、及びその製造方法 | |
| US6388300B1 (en) | Semiconductor physical quantity sensor and method of manufacturing the same | |
| JP4665942B2 (ja) | 半導体力学量センサ | |
| KR100348177B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
| US6048774A (en) | Method of manufacturing dynamic amount semiconductor sensor | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| JP4645656B2 (ja) | 半導体力学量センサ | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH11230986A (ja) | 半導体力学量センサ | |
| JP4214565B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4134384B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4558655B2 (ja) | 半導体力学量センサ | |
| JP4193232B2 (ja) | 力学量センサ | |
| JP3633555B2 (ja) | 半導体力学量センサ | |
| JP4214572B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2004004119A (ja) | 半導体力学量センサ | |
| JP2002148278A (ja) | 半導体力学量センサとその製造方法 | |
| JP4175309B2 (ja) | 半導体力学量センサ | |
| JP4783914B2 (ja) | 半導体力学量センサおよび半導体力学量センサの製造方法 | |
| KR100416763B1 (ko) | 수직변위 측정 및 구동 구조체와 그 제조방법 | |
| JP3562233B2 (ja) | 半導体力学量センサの製造方法 | |
| JP3638469B2 (ja) | 半導体加速度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |