JPH1174544A - 半導体力学量センサの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 貼り合わせ基板を用いて梁構造体を有する加
速度センサを製造する場合に、梁構造体と固定電極の形
成に必要な溝の幅に対しその設定の自由度を大きくす
る。 【解決手段】 加速度を受けて変位する梁構造体を、可
動電極に対向させてなる加速度センサの製造方法であっ
て、第１の半導体基板４０に犠牲層用薄膜４１、導電性
薄膜４５ａ、４５ｂ、４５ｃ、貼り合わせ用薄膜４７な
どを成膜し、貼り合わせ用薄膜４７の表面と第２の半導
体基板４８とを貼り合わせ、第１の半導体基板４０を研
磨して薄膜化した後、第１の半導体基板４０上にアルミ
電極５３を形成し、さらに第１の半導体基板４０に溝５
５を形成し、この後、溝５５を介して犠牲層用薄膜４１
をエッチング除去し、第１の半導体基板４０に梁構造体
および固定電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、梁構造の可動部
を有し、例えば、加速度、ヨーレート、振動等の力学量
を検出する半導体力学量センサの製造方法に関する。

【０００２】

【従来の技術】本出願人は、梁構造の可動部を有する半
導体力学量センサとして、貼り合わせ基板を用いたサー
ボ制御式の差動容量型加速度センサを先に提案した（特
願平８−１９１９２号）。図２２に、その加速度センサ
の平面図を示す。また、図２３乃至図２６に、図２２に
おけるＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図、Ｄ
−Ｄ断面図をそれぞれ示す。

【０００３】図２２、図２３において、基板１の上面に
は、単結晶シリコン（単結晶半導体材料）よりなる梁構
造体２が配置されている。梁構造体２は、基板１側から
突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄによ
り架設されており、基板１の上面において所定間隔を隔
てた位置に配置されている。アンカー部３ａ〜３ｄは、
ポリシリコン薄膜よりなる。アンカー部３ａとアンカー
部３ｂとの間には、梁部４が架設されており、アンカー
部３ｃとアンカー部３ｄとの間には、梁部５が架設され
ている。

【０００４】また、梁部４と梁部５との間には、長方形
状をなす質量部（マス部）６が架設されており、この質
量部６には、上下に貫通する透孔６ａが設けられてい
る。さらに、質量部６における一方の側面（図２２にお
いては左側面）からは４つの可動電極７ａ、７ｂ、７
ｃ、７ｄが突出している。また、質量部６における他方
の側面（図２２においては右側面）からは４つの可動電
極８ａ、８ｂ、８ｃ、８ｄが突出している。可動電極７
ａ〜７ｄ、８ａ〜８ｄは、等間隔で平行に延びる櫛歯状
の形状になっている。

【０００５】基板１の上面には第１の固定電極９ａ、９
ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、
１１ｃ、１１ｄが固定されている。第１の固定電極９ａ
〜９ｄは、基板１側から突出するアンカー部１０ａ、１
０ｂ、１０ｃ、１０ｄにより支持されており、基板１の
上面に所定間隔を隔てた位置に配置されて梁構造体２の
各可動電極７ａ〜７ｄの一方の側面と対向している。ま
た、第２の固定電極１１ａ〜１１ｄは、基板１側から突
出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄによ
り支持されており、基板１の上面に所定間隔を隔てた位
置に配置されて梁構造体２の各可動電極７ａ〜７ｄの他
方の側面に対向している。

【０００６】同様に、基板１の上面には第１の固定電極
１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極
１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第
１の固定電極１３ａ〜１３ｄは、基板１側から突出する
アンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持
されており、基板１の上面に所定間隔を隔てた位置に配
置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側
面と対向している。また、第２の固定電極１５ａ〜１５
ｄは、基板１側から突出するアンカー部１６ａ、１６
ｂ、１６ｃ、１６ｄにより支持されており、基板１の上
面に所定間隔を隔てた位置に配置されて梁構造体２の各
可動電極８ａ〜８ｄの一方の側面と対向している。

【０００７】基板１は、図２３に示すように、シリコン
基板１７の上に、ポリシリコン薄膜１８、下層側絶縁体
薄膜１９と導電性薄膜２０と上層側絶縁体薄膜２１とを
積層した構造となっている。下層側絶縁体薄膜１９は、
シリコン酸化膜よりなり、上層側絶縁体薄膜２１は、シ
リコン窒化膜よりなる。また、導電性薄膜２０はリン等
の不純物をドーピングしたポリシリコン薄膜よりなる。

【０００８】また、図２２、図２３に示すように、導電
性薄膜２０により、４つの配線パターン２２、２３、２
４、２５、および下部電極２６が形成されている。配線
パターン２２〜２５は、それぞれ、固定電極９ａ〜９
ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄおよび１５ａ〜１
５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設さ
れている。

【０００９】さらに、基板１の上面には、電極取出部２
７ａ、２７ｂ、２７ｃ、２７ｄが形成されている。これ
ら電極取出部２７〜２７ｄは、基板１から突出するアン
カー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持され
ている。そして、電極取出部２７ａは、図２４、図２５
に示すように、アンカー部２８ａを介して配線パターン
２２と電気的に接続されている。同様に、電極取出部２
７ｂ、２７ｃ、２７ｄは、それぞれアンカー部２８ｂ、
２８ｃ、２８ｄを介して配線パターン２３、２４、２５
と電気的に接続されている。なお、図２２乃至図２５に
は図示してないが、アンカー部３ａの上方、電極取出部
２７ａ、２７ｂ、２７ｃ、２７ｄの上面には、電極部と
してのアルミ薄膜よりなる金属電極（ボンディングパッ
ド）がそれぞれ設けられている。

【００１０】上記した構成において、梁構造体２の可動
電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には
第１のコンデンサが、また、梁構造体２の可動電極７ａ
〜７ｄと第２の固定電極１１ａ〜１１ｄとの間には第２
のコンデンサが形成されている。同様に、梁構造体２の
可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄと
の間に第１のコンデンサが、また、梁構造体２の可動電
極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に
第２のコンデンサが形成されている。

【００１１】ここで、可動電極７ａ〜７ｄ（８ａ〜８
ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）
と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、
可動電極と固定電極間の静電容量Ｃ１、Ｃ２は等しい。
また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９
ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電
極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ
（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。

【００１２】加速度が生じていないときには、Ｖ１＝Ｖ
２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定
電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ
（１５ａ〜１５ｄ）から等しい静電気力で引かれてい
る。そして、加速度が基板表面に平行な方向に作用し、
可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動
電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ
２が等しくなくなる。このとき、静電気力が等しくなる
ように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固
定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとす
ると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これによ
り静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５
ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれ
る。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻
り静電容量Ｃ１、Ｃ２が等しくなれば、加速度と静電気
力が等しく釣り合っており、このときの電圧Ｖ１、Ｖ２
から加速度の大きさを求めることができる。

【００１３】このように、第１のコンデンサと第２のコ
ンデンサにおいて、力学量の作用による変位に対して、
可動電極が変位しないように第１と第２のコンデンサを
形成している固定電極の電圧を制御し、その電圧の変化
で加速度を検出する。次に、上記した加速度センサの製
造方法について、図２２中のＥ−Ｅ断面を用いた工程図
に従って説明する。

【００１４】まず、図２７に示すように、単結晶シリコ
ン基板６０を用意し、このシリコン基板６０に溝６１を
パターン形成する。そして、シリコン基板６０に対し静
電容量検出を行うための電極とするためにリン拡散等に
より不純物を導入する。その後、図２８に示すように、
シリコン基板６０の上に犠牲層用薄膜としてのシリコン
酸化膜６２を成膜し、さらに、シリコン酸化膜６２の表
面を平坦化する。

【００１５】次に、図２９に示すように、シリコン酸化
膜６２の一部をエッチングして凹部６３を形成した後、
犠牲層エッチング時のエッチングストッパとなるシリコ
ン窒化膜６４を成膜する。そして、シリコン窒化膜６４
とシリコン酸化膜６２との積層体に対し、アンカー部を
形成する領域に、開口部６５ａ、６５ｂ、６５ｃを形成
する。

【００１６】引き続き、図３０に示すように、開口部６
５ａ〜６５ｃおよびシリコン窒化膜６４の上にポリシリ
コン薄膜６６を成膜し、その後、リン拡散等により不純
物を導入して導電性薄膜とし、さらに、フォトリソグラ
フィを経て配線パターン６６ａと下部電極６６ｂとアン
カー部６６ｃを形成する。そして、図３１に示すよう
に、ポリシリコン薄膜６６およびシリコン窒化膜６４の
上にシリコン酸化膜６７を成膜する。さらに、図３２に
示すように、シリコン酸化膜６７の上に貼り合わせ用薄
膜としてのポリシリコン薄膜６８を成膜し、貼り合わせ
のためにポリシリコン薄膜６８の表面を機械的研磨等に
より平坦化する。

【００１７】次に、図３３に示すように、シリコン基板
６０とは別の単結晶シリコン基板６９を用意し、ポリシ
リコン薄膜６８の表面と第２の半導体基板としてのシリ
コン基板６９とを貼り合わせる。さらに、図３４に示す
ように、シリコン基板６０、６９を表裏逆にして、シリ
コン基板６０側を機械的研磨等により研磨等を行い薄膜
化する。つまり、シリコン基板６０を所望の厚さまで研
磨する。この際、図２７に示したように、トレンチエッ
チングにより形成した溝深さまで研磨を行うと、シリコ
ン酸化膜６２の層が出現するため、研磨における硬度が
変化し、研磨の終点を容易に検出することができる。

【００１８】この後、図３５に示すように、層間絶縁膜
７０を成膜し、フォトリソグラフィを経てドライエッチ
ング等によりコンタクトホールを形成する。そして、層
間絶縁膜７０の上の所定領域にシリコン窒化膜７１を形
成し、さらに電極部としてのアルミ電極７２を成膜・フ
ォトリソグラフィを経て形成する。最後に、図３６に示
すように、ＨＦ系のエッチング液によりシリコン酸化膜
６２をエッチング除去し、可動電極を有する梁構造体を
可動とする。つまり、エッチング液を用いた犠牲層エッ
チングにより所定領域のシリコン酸化膜６２を除去し
て、シリコン基板６０に梁構造体および固定電極を形成
する。

【００１９】このようにして、貼り合わせ基板を用いた
加速度センサを形成することができる。

【００２０】

【発明が解決しようとする課題】上述した加速度センサ
の製造方法においては、最初にシリコン基板６０に溝６
１を形成し、最終工程において溝６１内に埋め込まれた
シリコン酸化膜６２をエッチング除去することによっ
て、シリコン基板６０に梁構造体と固定電極を形成して
いる。

【００２１】しかしながら、溝６１内にシリコン酸化膜
６２を埋め込むためには、溝６１の溝幅をシリコン酸化
膜６２の２倍より小さくしなければならない。このた
め、加速度センサの構造パラメータである、梁構造体の
梁幅、可動電極と固定電極間のギャップなどが、溝６１
の溝幅によって制約を受けてしまうことになる。また、
このような問題は、後述するヨーレートセンサにおいて
も同様に発生する。

【００２２】本発明は上記問題に鑑みたもので、貼り合
わせ基板を用いて梁構造体を有する力学量センサを製造
する場合に、梁構造体と固定電極の形成に必要な溝の幅
に対しその設定の自由度を大きくできるようにすること
を目的とする。

【００２３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、第１の半導体基
板の上に形成した貼り合わせ用薄膜と第２の半導体基板
とを貼り合わせた後、第１の半導体基板に梁構造体およ
び固定電極を画定するための溝を形成し、この溝を介し
て犠牲層用薄膜をエッチング除去して、第１の半導体基
板に梁構造体および固定電極を形成するようにしたこと
を特徴としている。

【００２４】このような製造方法を用いることにより、
梁構造体と固定電極の形成に必要な溝内を犠牲層用薄膜
で埋めることがないため、溝の幅を設定する場合の自由
度を大きくすることができる。この場合、請求項２に記
載の発明のように、犠牲層用薄膜の形成を行う前に第１
の半導体基板にアライメントマークを形成し、そのアラ
イメントマークを用いて梁構造体および固定電極を画定
するための溝を形成するようにすれば、その溝を正確に
形成することができる。

【００２５】また、請求項３に記載の発明においては、
第１のシリコン基板の表面を研磨を用いて平坦化する際
に、アライメント用の溝が露出することを用いて、研磨
の終点を容易に検出することができる。上記したアライ
メントマークとしては、請求項４に記載の発明のよう
に、第１の半導体基板にアライメント用の溝を形成した
後に犠牲層用薄膜の形成を行い、アライメント用の溝内
に形成された犠牲層用薄膜にてアライメントマークとす
ることができる。

【００２６】また、請求項５に記載の発明のように、第
１の半導体基板にアライメント用の溝を形成し、その溝
を、犠牲層用薄膜よりも第１の半導体基板に研磨速度が
近い部材により埋め込んでアライメントマークを形成す
ることもできる。この場合、請求項４に記載の発明のよ
うに犠牲層薄膜でアライメントマークを形成した場合に
比べて第１のシリコン基板の表面を研磨する際の研磨だ
れを少なくすることができる。犠牲層用薄膜よりも第１
の半導体基板に研磨速度が近い部材としては、請求項６
に記載の発明のように、ポリシリコンを用いることがで
きる。

【００２７】また、請求項７に記載の発明においては、
アライメント用の溝をトレンチエッチングにより形成
し、この後、アライメント用の溝の表面の歪みを除去す
る工程を設けたことを特徴としている。このような歪み
を除去する工程を設けることによって、アライメント用
の溝を埋め込む際の応力による影響を低減することがで
きる。

【００２８】この歪みを除去する工程としては、請求項
８に記載の発明のように、熱酸化を行い、この熱酸化に
よって形成された熱酸化膜を除去する工程とする他、請
求項９に記載の発明のように、高温アニールを行う工程
とすることができる。

【００２９】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）本発明の第１実施形態を示す加速度セ
ンサの製造方法を、図１乃至図１０に示す工程図に従っ
て説明する。

【００３０】なお、加速度センサの構成は、図２２乃至
図２６に示したのと同じであり、図１乃至図１０の工程
図は、図２２中のＥ−Ｅ断面を示している。まず、図１
に示すように、単結晶シリコン基板（第１の半導体基
板）４０を用意し、このシリコン基板４０に対し静電容
量検出を行うための電極とするためにリン拡散等により
不純物を導入する。この後、シリコン基板４０にアライ
メント用の溝４０ａをトレンチエッチングにて形成す
る。そして、シリコン基板４０の上に犠牲層用薄膜とし
てのシリコン酸化膜４１を成膜し、溝４０ａを埋め込
む。

【００３１】次に、図２に示すように、シリコン酸化膜
４１の一部をエッチングして凹部４２を形成した後、犠
牲層エッチング時のエッチングストッパとなるシリコン
窒化膜（第１の絶縁体薄膜）４３を成膜する。そして、
シリコン窒化膜４３とシリコン酸化膜４１との積層体に
対し、アンカー部を形成する領域に、開口部４４ａ、４
４ｂ、４４ｃを形成する。

【００３２】引き続き、図３に示すように、開口部４４
ａ〜４４ｃおよびシリコン窒化膜４３の上に、アンカー
部を構成する膜としてポリシリコン薄膜４５を成膜し、
その後、リン拡散等により不純物を導入して導電性薄膜
とし、さらに、フォトリソグラフィを経て配線パターン
４５ａと下部電極４５ｂとアンカー部４５ｃを形成す
る。

【００３３】そして、図４に示すように、ポリシリコン
薄膜４５およびシリコン窒化膜４３の上にシリコン酸化
膜（第２の絶縁体薄膜）４６を成膜する。さらに、図５
に示すように、シリコン酸化膜４６の上に貼り合わせ用
薄膜としてのポリシリコン薄膜４７を成膜し、貼り合わ
せのためにポリシリコン薄膜４７の表面を機械的研磨等
により平坦化する。

【００３４】次に、図６に示すように、シリコン基板４
０とは別の単結晶シリコン基板（第２の半導体基板）４
８を用意し、ポリシリコン薄膜４７の表面と第２の半導
体基板としてのシリコン基板４８とを貼り合わせる。さ
らに、図７に示すように、シリコン基板４０、４８を表
裏逆にして、シリコン基板４０側を機械的研磨等により
研磨等を行い薄膜化する。つまり、シリコン基板４０を
所望の厚さまで研磨する。この際、図１に示したよう
に、トレンチエッチングにより形成した溝４０ａの深さ
まで、すなわち溝４０ａが露出するまで研磨を行うと、
シリコン酸化膜４１の層が出現するため、研磨における
硬度が変化し、研磨の終点を容易に検出することができ
る。また、アライメント用の溝４０ａ内に形成されたシ
リコン酸化膜４１をアライメントマークとして、以下に
示す工程の成膜およびトレンチエッチングが行われる。

【００３５】そして、図８に示すように、層間絶縁膜５
１を成膜し、フォトリソグラフィを経てドライエッチン
グ等によりコンタクトホールを形成する。さらに、層間
絶縁膜５１の上の所定領域にシリコン窒化膜５２を形成
し、電極部としてのアルミ電極５３を成膜・フォトリソ
グラフィを経て形成する。この後、図９に示すように、
マスク材５４を用い、梁構造体のパターンのホトリソグ
ラフィ経て、梁構造体を形成する。つまり、シリコン基
板４０に梁構造体および固定電極を画定するための溝５
５をトレンチエッチングにより形成する。このとき、エ
ッチングは、フォトレジストのようなソフトマスク、あ
るいは酸化膜のようなハードマスクを用いて行う。

【００３６】最後に、図１０に示すように、ＨＦ系のエ
ッチング液によりシリコン酸化膜４１をエッチング除去
して、シリコン基板４０を可動構造とし、シリコン基板
４０に梁構造体および固定電極を形成する。この際、エ
ッチング後の乾燥工程で可動部が基板に固着するのを防
止するため、バラジクロルベンゼン等の昇華剤を用い
る。

【００３７】なお、この犠牲層エッチングにおいて、ア
ンカー部４５ｃはポリシリコンよりなるため、アンカー
部４５ｃにおいてエッチングが停止する。すなわち、犠
牲層用薄膜としてシリコン酸化膜を用い、アンカー部と
してポリシリコン薄膜を用いた本実施形態においては、
シリコン酸化膜はＨＦにて溶けるがポリシリコン薄膜は
溶けないので、ＨＦ系エッチング液の濃度や温度を正確
に管理したりエッチングの終了を正確なる時間管理にて
行う必要はなく、製造が容易になる。

【００３８】このようにして、貼り合わせ基板を用いた
加速度センサを形成することができる。上記した実施形
態においては、電極部としてアルミ電極５３を形成した
後、シリコン基板４０に梁構造体および固定電極を画定
するための溝５５を形成し、この溝５５を介して犠牲層
用薄膜としてのシリコン酸化膜４１をエッチング除去す
るようにしているから、溝５５の幅を設定する場合の自
由度を大きくすることができ、加速度センサを構造設計
する場合の制約を少なくすることができる。 （第２実施形態）上記第１実施形態では、本発明を、加
速度センサの製造方法に適用するものについて説明した
が、ヨーレートセンサの製造方法にも同様に適用するこ
とができる。

【００３９】図１１にヨーレートセンサの模式的な平面
構成を示す。ヨーレートセンサは、基板８０の上面に梁
構造体（可動構造体）８１、８２を備え、両梁構造体８
１、８２を逆相にて励振させ、差動検出を行ってヨーレ
ートを検出するようにしている。梁構造体８１は、基板
８０側から突出する４つのアンカー部８３ａ、８３ｂ、
８３ｃ、８３ｄにより架設されており、基板８０の上面
において所定間隔を隔てた位置に配置されている。

【００４０】アンカー部８３ａとアンカー部８３ｃの間
には、梁部８４が架設されており、アンカー部８３ｂと
アンカー部８３ｄとの間には、梁部８５が架設されてい
る。また、梁部８４と梁部８５との間には、質量部（マ
ス部）８６が架設されている。この質量部８６には、上
下に貫通する透孔８６ａが設けられており、一方の側面
からは櫛歯状の励振用可動電極８７が突出し、他方の側
面からは櫛歯状の励振用可動電極８８が突出した構造と
なっている。これら可動電極８７、８８は、棒状をな
し、等間隔をおいて平行に延びている。

【００４１】梁構造体８２も、梁構造体８１と同様の構
成となっている。また、基板８０の上面には櫛歯状の励
振用固定電極９０、９１、９２が配置されており、各固
定電極９０、９１、９２は、基板８０側から突出するア
ンカー部により支持されており、梁構造体８１、８２の
各可動電極８７、８８と対向するように櫛歯状の形状と
なっている。

【００４２】さらに、基板８０の上面部において、梁構
造体８１、８２における質量部８６と対向する領域に、
下部電極（ヨーレート検出用固定電極）９３、９４がそ
れぞれ形成されている。上記した構成において、梁構造
体８１の可動電極８７と固定電極９０との間、および梁
構造体８１の可動電極８８と固定電極９１との間に、逆
相の駆動電圧を印加すると、電極間の静電気力により、
梁構造体８１が基板８０の表面に平行な方向に振動す
る。同様に、梁構造体８２の可動電極８７と固定電極９
１との間、および梁構造体８２の可動電極８８と固定電
極９２との間に、逆相の駆動電圧を印加すると、電極間
の静電気力により、梁構造体８２が基板８０の表面に平
行な方向に振動する。

【００４３】このとき、図に示す方向にヨーΩが発生す
ると、梁構造体８１、８２の質量部８６に対し基板８０
の表面に垂直な方向にコリオリ力が生じる。ここで、コ
リオリ力ｆｃは梁構造体８１、８２の質量部８６の質量
ｍ、振動の速度Ｖ、ヨーΩに依存し、数式１で表され
る。

【００４４】

【数１】ｆｃ＝２ｍＶΩ そして、梁構造体８１、８２の励振中において、コリオ
リ力ｆｃにより梁構造体８１、８２の質量部８６が変位
すると、この変位が、梁構造体８１、８２と下部電極９
３、９４との間に形成されるコンデンサの容量（静電容
量）変化として検出される。

【００４５】ここで、梁構造体８１、８２の振動の位相
を１８０度ずらすことにより、梁構造体８１、８２の質
量部８６の変位方向を逆にし、差動検出を行って精度よ
くヨーレートを検出することができる。次に、上記した
ヨーレートセンサの製造方法について、図１１中のＦ−
Ｆ断面を用いて説明する。

【００４６】まず、図１２に示すように、単結晶のＮ型
のシリコン基板（第１の半導体基板）１００を用意し、
このシリコン基板１００にアライメント用の溝１００ａ
をトレンチエッチングにより形成する。この後、シリコ
ン基板１００の上に、犠牲層用薄膜としてのシリコン酸
化膜１０１をＣＶＤ法等により成膜する。次に、図１３
に示すように、シリコン酸化膜１０１の一部をエッチン
グして凹部１０２を形成する。この凹部１０２は、後述
する犠牲層エッチング工程において、梁構造体が表面張
力等で基板に付着する場合に、その付着面積を減らす突
起を設けるために形成する。さらに、シリコン酸化膜１
０１の上に、犠牲層エッチング時のエッチングストッパ
となるシリコン窒化膜（第１の絶縁体薄膜）１０３を成
膜する。そして、シリコン窒化膜１０３とシリコン酸化
膜１０１との積層体に対しフォトリソグラフィを経てド
ライエッチング等によりアンカ部形成領域に開口部１０
４を形成する。なお、このとき形成される開口部は、梁
構造体８１、８２および固定電極９０、９１、９２の全
てのアンカ部に対して形成される。

【００４７】引き続き、図１４に示すように、開口部１
０４およびシリコン窒化膜１０３の上に、アンカー部を
構成する膜としてポリシリコン薄膜を０．５〜２μｍ程
度の膜厚で成膜し、その成膜中または成膜後に不純物を
導入して導電性薄膜とする。さらに、そのポリシリコン
薄膜をフォトリソグラフィを経てパターニングして、開
口部１０４およびシリコン窒化膜１０３の上の所定領域
に不純物ドープトポリシリコン薄膜１０５を形成する。
この後、ポリシリコン薄膜１０５上に窒化膜１０６を形
成する。

【００４８】なお、ポリシリコン薄膜のフォトリソグラ
フィ工程において、ポリシリコン薄膜が薄い（０．５〜
２μｍ）ので、ポリシリコン薄膜の下でのシリコン窒化
膜１０３の開口部１０４の形状を透視することができ、
フォトマスク合わせを正確に行うことができる。そし
て、図１５に示すように、窒化膜１０６の上に、シリコ
ン酸化膜（第２の絶縁体薄膜）１０７を成膜する。

【００４９】さらに、図１６に示すように、シリコン酸
化膜１０７の上に、貼り合わせ用薄膜としてのポリシリ
コン薄膜１０８を成膜し、貼り合わせのためにポリシリ
コン薄膜１０８の表面を機械的研磨等により平坦化す
る。次に、図１７に示すように、シリコン基板１００と
は別の単結晶シリコン基板（第２の半導体基板）１０９
を用意し、ポリシリコン薄膜１０８とシリコン基板１０
９とを貼り合わせる。

【００５０】さらに、図１８に示すように、シリコン基
板１００、１０９を表裏逆にして、シリコン基板１００
側を機械的研磨等を行い薄膜化する。その際、シリコン
基板１００に形成した溝１００ａの深さまで、すなわち
溝１００ａが露出するまで研磨を行うと、シリコン酸化
膜１０１の層が出現し、研磨における硬度が変化するた
め、研磨の終点を容易に検出することができる。また、
アライメント用の溝１００ａ内に形成されたシリコン酸
化膜１０１をアライメントマークとして、以下に示す工
程の成膜およびトレンチエッチングが行われる。

【００５１】そして、図１９に示すように、層間絶縁膜
１１０を成膜し、フォトリソグラフィを経てドライエッ
チング等によりコンタクトホールを形成する。そして、
層間絶縁膜１１０の上の所定領域にシリコン窒化膜１１
１を形成し、さらにアルミ電極１１２を成膜・フォトリ
ソグラフィを経て形成する。この後、図２０に示すよう
に、マスク材１１３を用い、梁構造体のパターンのホト
リソグラフィ経て、梁構造体を形成する。つまり、シリ
コン基板１００に梁構造体および固定電極を画定するた
めの溝１１４をトレッチエッチングにより形成する。こ
のとき、エッチングは、フォトレジストのようなソフト
マスク、あるいは酸化膜のようなハードマスクを用いて
行う。

【００５２】最後に、図２１に示すように、ＨＦ系のエ
ッチング液によりシリコン酸化膜１０１をエッチング除
去して、シリコン基板１００を可動構造とし、シリコン
基板１００に梁構造体および固定電極を形成する。この
際、エッチング後の乾燥工程で可動部が基板に固着する
のを防止するため、バラジクロルベンゼン等の昇華剤を
用いる。

【００５３】このようにして、貼り合わせ基板を用いた
ヨーレートセンサを形成することができる。なお、図２
１に示すシリコン基板１０９〜シリコン窒化膜１０３ま
での部分にて図１１に示す基板８０を構成している。こ
の実施形態においても、電極部としてアルミ電極１１２
を形成した後に、シリコン基板１００に梁構造体および
固定電極を画定するための溝１１４を形成し、この溝１
１４を介して犠牲層用薄膜としてのシリコン酸化膜１０
１をエッチング除去するようにしているから、溝１１４
の幅を設定する場合の自由度を大きくすることができ、
ヨーレートセンサを構造設計する場合の制約を少なくす
ることができる。 （第３実施形態）上記した第１実施形態では、図１に示
す工程においてシリコン基板４０にアライメント用の溝
４０ａをトレンチエッチングにて形成した後、溝４０ａ
をシリコン酸化膜４１で埋め込むものを示した。

【００５４】しかしながら、本発明者らが上記した第１
実施形態についてさらに検討を進めたところ、以下のよ
うな不具合があることがわかった。すなわち、シリコン
基板４０に溝４０ａをトレンチエッチングにて形成する
と、溝４０ａの表面（側壁または底部）にはエッチング
による加工歪みが発生し、溝４０ａをシリコン酸化膜４
１で埋め込む際にウェハに応力が加わり、最悪の場合シ
リコン基板４０にクラック等の破壊が生じる可能性があ
る。また、図７に示す工程において、シリコン基板４０
側を機械的研磨する場合、溝４０ａが露出するまで研磨
を行うと、シリコン酸化膜より単結晶シリコンの方が研
磨スピードが速いため、シリコン基板４０により構造体
を形成する部分がへこむ、つまり研磨だれを生じてでし
まい、構造体部分の膜厚が不均一になって設計通りにセ
ンサを形成することができないという問題がある。

【００５５】そこで、この実施形態においては上記した
問題を解決する製造方法を示す。まず、図３７に示すよ
うに、シリコン基板４０にアライメント用の溝４０ａを
トレンチエッチングにて形成する。次に、溝４０ａの表
面に発生した加工歪みを除去する処理を行う。加工歪み
を除去する第１の方法は、ウェハを熱酸化し加工歪みが
発生している溝４０ａの表面に熱酸化膜を形成し、その
熱酸化膜をＨＦ等で完全に除去し、シリコン表面に発生
している加工歪みや欠陥を熱酸化膜に変化させて取り去
るものである。また、第２の方法は、ウェハを高温でア
ニールしシリコン結晶が再配列する際に、加工歪みや欠
陥を除去するものである。この場合、ウェハ表面に形成
されるシリコン酸化膜や窒化膜等を除去する。

【００５６】次に、図３８に示すように、溝４０ａをポ
リシリコン３１にて埋め込む。そして、図３９に示すよ
うに、溝４０ａを埋め込んだポリシリコン以外のポリシ
リコンをエッチングにより除去する。この後、図４０に
示すように、シリコン基板４０の上に犠牲層用薄膜とし
てのシリコン酸化膜４１を成膜する。以後、第１実施形
態における図２以降の工程を実施して加速度センサを製
造する。

【００５７】この実施形態によれば、溝４０ａの表面に
トレンチエッチングによって発生した加工歪みを除去す
る工程を設けているので、応力によるウェハの割れを防
止することができる。また、溝４０ａをポリシリコン３
１にて埋め込んでいるので、第１実施形態のようにシリ
コン酸化膜４１で埋め込んだ場合に比べて研磨だれを少
なくすることができる。すなわち、ポリシリコンと単結
晶シリコンでは、シリコン酸化膜と単結晶シリコンの場
合に比べてエッチングレートの差が小さいため、研磨だ
れを少なくすることができる。

【００５８】なお、上記した実施形態においては、図３
９の工程において、溝４０ａを埋め込んだポリシリコン
以外のポリシリコンをエッチングにより除去するものを
示したが、その工程をなくし、図４１に示すように、ポ
リシリコン３１の上にシリコン酸化膜４１を成膜するよ
うにしてもよい。また、溝４０ａを埋め込むものとして
は、シリコン酸化膜よりも単結晶シリコンに研磨速度が
近い部材、好ましくは単結晶シリコンと研磨速度が変わ
らない部材であれば、ポリシリコン以外のものを用いて
もよい。

【００５９】さらに、上記した実施形態の製造方法は、
第２実施形態のものにも同様に適用することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す加速度センサの製
造方法を示す工程図である。

【図２】図１に続く工程を示す工程図である。

【図３】図２に続く工程を示す工程図である。

【図４】図３に続く工程を示す工程図である。

【図５】図４に続く工程を示す工程図である。

【図６】図５に続く工程を示す工程図である。

【図７】図６に続く工程を示す工程図である。

【図８】図７に続く工程を示す工程図である。

【図９】図８に続く工程を示す工程図である。

【図１０】図９に続く工程を示す工程図である。

【図１１】本発明の第２実施形態おける、ヨーレートセ
ンサの平面構成図である。

【図１２】図１１に示すヨーレートセンサの製造方法を
示す工程図である。

【図１３】図１２に続く工程を示す工程図である。

【図１４】図１３に続く工程を示す工程図である。

【図１５】図１４に続く工程を示す工程図である。

【図１６】図１５に続く工程を示す工程図である。

【図１７】図１６に続く工程を示す工程図である。

【図１８】図１７に続く工程を示す工程図である。

【図１９】図１８に続く工程を示す工程図である。

【図２０】図１９に続く工程を示す工程図である。

【図２１】図２０に続く工程を示す工程図である。

【図２２】本出願人が先に提案した加速度センサの平面
構成図である。

【図２３】図２２中のＡ−Ａ断面図である。

【図２４】図２２中のＢ−Ｂ断面図である。

【図２５】図２２中のＣ−Ｃ断面図である。

【図２６】図２２中のＤ−Ｄ断面図である。

【図２７】図２２に示す加速度センサの製造方法を示す
工程図である。

【図２８】図２７に続く工程を示す工程図である。

【図２９】図２８に続く工程を示す工程図である。

【図３０】図２９に続く工程を示す工程図である。

【図３１】図３０に続く工程を示す工程図である。

【図３２】図３１に続く工程を示す工程図である。

【図３３】図３２に続く工程を示す工程図である。

【図３４】図３３に続く工程を示す工程図である。

【図３５】図３４に続く工程を示す工程図である。

【図３６】図３５に続く工程を示す工程図である。

【図３７】本発明の第３実施形態おける加速度センサの
製造方法を示す工程図である。

【図３８】図３７に続く工程を示す工程図である。

【図３９】図３８に続く工程を示す工程図である。

【図４０】図３９に続く工程を示す工程図である。

【図４１】本発明の第３実施形態おける他の製造方法を
示す工程図である。

【符号の説明】

１、８０…基板、２、８１、８２…梁構造体、３ａ〜３
ｄ…第１のアンカー部、７ａ〜７ｄ、８ａ〜８ｄ…可動
電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４
ｄ、１６ａ〜１６ｄ…第２のアンカー部、４０、１００
…第１の半導体基板としての単結晶シリコン基板、４０
ａ、１００ａ…アライメント用の溝、４１、１０１…犠
牲層用薄膜としてのシリコン酸化膜、４３、１０３…第
１の絶縁体薄膜としてのシリコン窒化膜、４４ａ、４４
ｂ、４４ｃ、１０４…開口部、４５、１０５…アンカー
部を構成する膜としてのポリシリコン薄膜、４６、１０
７…第２の絶縁体薄膜としてのシリコン酸化膜、４７、
１０８…貼り合わせ用薄膜としてのポリシリコン薄膜、
４８、１０９…第２の半導体基板としての単結晶シリコ
ン基板、５３、１１２…電極部としてのアルミ電極、５
５、１１４…梁構造体および固定電極を画定するための
溝。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 信之 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板の上に第１のアンカー部によって支持された、
   可動電極を有する梁構造体と、 前記梁構造体の前記可動電極に対向して配置され、前記
   基板の上に第２のアンカー部によって固定された固定電
   極とを備えた半導体力学量センサの製造方法であって、 第１の半導体基板の上に犠牲層用薄膜を形成する工程
   と、 前記犠牲層薄膜に開口部を形成して、少なくともその開
   口部に前記第１、第２のアンカー部を構成する膜を形成
   する工程と、 前記第１の半導体基板の前記犠牲層薄膜が形成された側
   の全面に、貼り合わせ用薄膜を形成して、その表面を平
   坦化する工程と、 前記平坦化された貼り合わせ用薄膜と第２の半導体基板
   とを貼り合わせる工程と、 この貼り合わせ後、前記第１の半導体基板に前記梁構造
   体および前記固定電極を画定するための溝を形成する工
   程と、 前記梁構造体および前記固定電極を画定するための溝を
   介して前記犠牲層用薄膜をエッチング除去し、前記第１
   の半導体基板に前記梁構造体および前記固定電極を形成
   する工程とを有することを特徴とする半導体力学量セン
   サの製造方法。
2. 【請求項２】 前記犠牲層用薄膜の形成を行う前に前記
   第１の半導体基板にアライメントマークを形成し、前記
   アライメントマークを用いて前記梁構造体および前記固
   定電極を画定するための溝を形成することを特徴とする
   請求項１に記載の半導体力学量センサの製造方法。
3. 【請求項３】 前記第１の半導体基板に前記梁構造体お
   よび前記固定電極を画定するための溝を形成する前に、
   前記第１の半導体基板の表面を研磨を用いて平坦化し、
   前記アライメントマークが露出することによって前記研
   磨の終点を検出することを特徴とする請求項２に記載の
   半導体力学量センサの製造方法。
4. 【請求項４】 前記第１の半導体基板にアライメント用
   の溝を形成し、その溝を、前記犠牲層用薄膜の形成によ
   り埋め込んで前記アライメントマークを形成することを
   特徴とする請求項２又は３に記載の半導体力学量センサ
   の製造方法。
5. 【請求項５】 前記第１の半導体基板にアライメント用
   の溝を形成し、その溝を、前記犠牲層用薄膜よりも前記
   第１の半導体基板に研磨速度が近い部材により埋め込ん
   で前記アライメントマークを形成することを特徴とする
   請求項３に記載の半導体力学量センサの製造方法。
6. 【請求項６】 前記犠牲層用薄膜よりも前記第１の半導
   体基板に研磨速度が近い部材として、ポリシリコンを用
   いることを特徴とする請求項５に記載の半導体力学量セ
   ンサの製造方法。
7. 【請求項７】 前記アライメント用の溝をトレンチエッ
   チングにより形成し、この後、前記アライメント用の溝
   の表面の歪みを除去する工程を設けたことを特徴とする
   請求項４乃至６のいずれか１つに記載の半導体力学量セ
   ンサの製造方法。
8. 【請求項８】 前記歪みを除去する工程は、熱酸化を行
   い、この熱酸化によって形成された熱酸化膜を除去する
   工程であることを特徴とする請求項７に記載の半導体力
   学量センサの製造方法。
9. 【請求項９】 前記歪みを除去する工程は、高温アニー
   ルを行う工程であることを特徴とする請求項７に記載の
   半導体力学量センサの製造方法。