JP2008275628A - 半導体力学量センサ - Google Patents

Abstract

【課題】支持基板の上に絶縁膜を介して薄膜半導体層を配した積層基板を用いて半導体力学量センサを構成した場合において配線ラインの簡素化を図ることができる半導体力学量センサを提供する。
【解決手段】ＳＯＩ基板１を用いて第１のコンデンサ構成部Ｅ１と第２のコンデンサ構成部Ｅ２と第３のコンデンサ構成部Ｅ３が形成されている。第１及び第３のコンデンサ構成部Ｅ１、Ｅ３の各梁構造体の可動電極部に搬送波電圧が印加されながら各可動電極部が加速度の作用により支持基板２の表面に直交する方向に変位して各可動電極部と支持基板２との間の容量Ｃ１、Ｃ３が変化する。第２のコンデンサ構成部Ｅ２の信号取出用対向電極部２０がその下に絶縁膜３が存在する状態で区画形成され、容量Ｃ１、Ｃ３の容量差の変化が信号取出用対向電極部２０から取り出される。
【選択図】図１１

Description

本発明は、半導体力学量センサに関するものである。

特許文献１において基板の表面に直交する方向に作用する加速度を検出するセンサが開示されている。

図２７に、特許文献１に記載のＳＯＩ基板を用いた容量式加速度センサを示す。支持基板１００上において梁１０１ａ，１０１ｂ，１０１ｃ，１０１ｄにより可動電極部（重り部）１０２が連結支持されている。梁１０１ａ，１０１ｂ，１０１ｃ，１０１ｄは、卍形状であり、可動電極部１０２は基板の表面に垂直なＺ軸方向に変位する。加速度は、支持基板１００と可動電極部１０２間の容量変化から検出する。

このセンサはＳＯＩ基板（ウエハ）を利用し、異方性ドライエッチング工程で薄膜シリコン層を所望の形状にパターニングした後、埋込み酸化膜をフッ酸（ＨＦ）で除去し可動領域を形成する犠牲層エッチングにより形成される。
特開平９−１１３５３４号公報

加速度の検出を行うためには可動電極部（重り部）１０２および支持基板１００について結線する必要がある。しかし、ＳＯＩ構造の場合、支持基板１００と結線するための工数が増大する欠点があった。具体的には、支持基板１００にパッド１１０を設けるとともにパッド１１０に対しワイヤーボンデイングを行う必要があった。

本発明は、上記課題に着目してなされたものであり、その目的は、支持基板の上に絶縁膜を介して薄膜半導体層を配した積層基板を用いて半導体力学量センサを構成した場合において配線ラインの簡素化を図ることができる半導体力学量センサを提供することにある。

請求項１に記載された発明は、半導体材料よりなる電位がフローティング状態の支持基板の一側面上に絶縁膜を配するとともに該絶縁膜上に薄膜半導体層を配したＳＯＩ構造の積層基板にて構成され、薄膜半導体層において第１の梁構造体が区画形成され、第１の梁構造体の可動電極部が共通の固定電極である支持基板に対し空隙を介して対向配置され、当該可動電極部にクロック信号に同期して生成される搬送波信号が印加されながら当該可動電極部が力学量の作用により共通の固定電極である支持基板の表面に直交する方向に変位して当該可動電極部と支持基板との間の容量が変化する第１のコンデンサ構成部（Ｅ１）と、第１のコンデンサ構成部（Ｅ１）と共に積層基板にワンチップ化され、薄膜半導体層において第２の梁構造体が区画形成され、第２の梁構造体の可動電極部が共通の固定電極である支持基板に対し空隙を介して対向配置され、当該可動電極部にクロック信号に同期して生成される第１搬送波信号とは逆相の第２搬送波信号が印加されながら当該可動電極部が力学量の作用により共通の固定電極である支持基板の表面に直交する方向に変位して当該可動電極部と支持基板との間の容量が、第１の梁構造体の可動電極部の変位による容量とは異なる状態で変化する第３のコンデンサ構成部（Ｅ３）と、第１および第３のコンデンサ構成部（Ｅ１，Ｅ３）と共に積層基板にワンチップ化され、薄膜半導体層において信号取出用対向電極部がその下に絶縁膜が存在する状態で区画形成され、信号取出用対向電極部が第１および第３のコンデンサ構成部の固定電極である支持基板に対し対向配置される第２のコンデンサ構成部（Ｅ２）と、信号取出用対向電極部と電気的に接続するスイッチドキャパシタ回路とを備え、スイッチドキャパシタ回路は、力学量検出時において力学量の作用により各可動電極部が変位することで第１のコンデンサ構成部（Ｅ１）と第３のコンデンサ構成部（Ｅ３）との間に生じた容量差を検出することを特徴とする。

請求項２に記載された発明は、スイッチドキャパシタ回路は、オペアンプと、帰還コンデンサ及びスイッチ要素とからなり、オペアンプの反転入力端子には信号取出用対向電極部からの信号が入力され、該オペアンプの非反転入力端子には、第１のコンデンサ構成部（Ｅ１）の容量Ｃ１と第３のコンデンサ構成部（Ｅ３）の容量Ｃ３とが等しい状態において信号取出用対向電極部に表れる電圧レベルが入力され、スイッチ要素は、クロック信号に同期して生成されるトリガ信号により、第１搬送波信号が立ち上がり、第２搬送波信号が立ち下がりのタイミングで一定時間だけオンするものであり、スイッチドキャパシタ回路の動作は、第１搬送波信号によりより第１の梁構造体の可動電極部にＶｃｃ、第２搬送波信号により第２の梁構造体の可動電極部に０ボルトの電圧がそれぞれ印加されるとともに、スイッチ要素がオンされ、スイッチドキャパシタ回路からの出力電圧ＶｏがＶｃｃ／２になるタイミングＴ１と、タイミングＴ１から所定時間が経過し、スイッチ要素がオフされるタイミングＴ２と、タイミングＴ２の後、第１搬送波信号および第２搬送波信号が切り替わり、出力電圧Ｖｏが、第１のコンデンサ構成部（Ｅ１）の容量Ｃ１と第３のコンデンサ構成部（Ｅ３）の容量Ｃ３の差動的な変化量に応じて変化するタイミングＴ３とを有することを特徴とする。

請求項３に記載された発明は、支持基板における第２の梁構造体の可動電極部と対向する部位にシリコン窒化膜が形成されることを特徴とする。

請求項４に記載された発明は、第１の梁構造体および第２の梁構造体および信号取出用対向電極部の周囲を囲む定電圧が印加されたシールド層を有することを特徴とする。

以下、本発明を具体化した一実施形態を図面に従って説明する。

本実施形態では、半導体加速度センサに具体化している。図１には半導体加速度センサの平面図を示す。また、図２に図１におけるＡ−Ａ線での縦断面を示す。図３に図１におけるＢ−Ｂ線での縦断面を示す。このセンサは、基板の表面に垂直な方向（直交する方向）に加わる加速度を検出するセンサである。

図２に示すように、センサチップとしてＳＯＩ基板１を用いており、単結晶シリコン基板よりなる支持基板２の上に、シリコン酸化膜よりなる絶縁膜３を介して薄膜シリコン層（単結晶シリコン層）４が配置された構造となっている。広義には、ＳＯＩ基板１は積層基板であり、支持基板２は半導体材料よりなり、薄膜シリコン層４は薄膜半導体層よりなる。薄膜シリコン層４は、支持基板２の上に絶縁膜３を介して単結晶シリコン基板を配置した後に薄膜化したものである。支持基板２と絶縁膜３の積層体は四角板状をなしている。

このＳＯＩ基板１により、第１のコンデンサ構成部Ｅ１と第２のコンデンサ構成部Ｅ２が構成されている（ワンチップ化されている）。以下、この第１、第２のコンデンサ構成部Ｅ１，Ｅ２について説明していく。

薄膜シリコン層４には貫通孔５が形成され、この貫通孔５により薄膜シリコン層４が所定の形状に区画形成されている。つまり、貫通孔５により、図１のごとく、梁構造体１０と信号取出用対向電極部２０と、これら部材（１０，２０）の周囲の枠部４０が区画形成されている。梁構造体１０を用いて第１のコンデンサ構成部Ｅ１が構成されるとともに、信号取出用対向電極部２０を用いて第２のコンデンサ構成部Ｅ２が構成されている。

梁構造体１０は、アンカー部１１ａ，１１ｂ，１１ｃ，１１ｄと梁部１２ａ，１２ｂ，１２ｃ，１２ｄと可動電極部（重り部）１３からなる。アンカー部１１ａ，１１ｂ，１１ｃ，１１ｄは絶縁膜３の上に固定されている。梁部１２ａ，１２ｂ，１２ｃ，１２ｄと可動電極部（重り部）１３は、図２，３に示すように、絶縁膜３の上において空隙１４を介して配置されている。つまり、アンカー部１１ａ，１１ｂ，１１ｃ，１１ｄから梁部１２ａ，１２ｂ，１２ｃ，１２ｄが延び、梁部１２ａ，１２ｂ，１２ｃ，１２ｄの先端部において可動電極部（重り部）１３が連結支持されている。このようにして４本の卍字梁（１２ａ，１２ｂ，１２ｃ，１２ｄ）を備え、この梁部１２ａ，１２ｂ，１２ｃ，１２ｄにより可動電極部（重り部）１３が支えられ、可動電極部（重り部）１３は支持基板２に対し空隙１４を介して対向配置されている。

また、図１に示すように、重り部１３には透孔１５が形成され、軽量化が図られている。そして、可動電極部（重り部）１３は支持基板２の表面に直交する方向（上下方向）に可動となっている。この可動電極部（重り部）１３と支持基板２との間に、図４に示すように容量（コンデンサ容量）Ｃ１が形成される。つまり、可動電極部（重り部）１３と支持基板２とが対向電極をなし、両対向電極の間に容量Ｃ１が形成される。

ここで、梁部１２ａ〜１２ｄは、支持基板２の表面に直交する方向（上下方向）に加速度を受けたときに可動電極部（重り部）１３を当該方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるというバネ機能を備えたものである。

図１において、薄膜シリコン層よりなるアンカー部１１ｃの上面にはワイヤボンディング用の電極パッド（アルミパッド）１６が形成されている。

図１の信号取出用対向電極部２０は、方形部２１と帯状部２２からなり、方形部２１からパッド形成用の帯状部２２が延びている。図２に示すように、信号取出用対向電極部２０はその下に絶縁膜３が存在する状態で区画され、図４に示すように、信号取出用対向電極部２０と支持基板２との間に容量（コンデンサ容量）Ｃ２が形成される。図１の薄膜シリコン層よりなる帯状部２２の上面にはワイヤボンディング用の電極パッド（アルミパッド）２３が形成されている。そして、図４に示すように、第１のコンデンサ構成部Ｅ１の可動電極部１３の変位による容量の変化が支持基板２を介して信号取出用対向電極部２０から取り出されることになる。

また、図１の梁構造体１０および信号取出用対向電極部２０の周囲の枠部４０に関して、梁構造体１０および信号取出用対向電極部２０の周囲における薄膜シリコン層４の上面にはワイヤボンディング用の電極パッド（アルミパッド）４１が形成されている。この電極パッド（アルミパッド）４１により梁構造体１０および信号取出用対向電極部２０の周辺部における薄膜シリコン層４が一定電位に固定され、これにより梁構造体１０および信号取出用対向電極部２０がシールドされることになる。

半導体加速度センサ（センサチップ）は、次のようにして製造したものである。図５を用いて製造工程を説明する。図５は図１のＢ−Ｂ線での断面をとっている。

まず、図５（ａ）に示すように、ウエハ状のＳＯＩ基板１を用意する。そして、薄膜シリコン層４の上にフォトリソグラフィ技術及びエッチング技術を利用して電極パッド１６，２３，４１（図１参照）を形成する。

続いて、図５（ｂ）に示すように、マスク材７をパターニングし、ドライエッチング装置により異方性ドライエッチングを実行することにより、薄膜シリコン層４に対し絶縁膜（埋込み酸化膜）３に達する貫通孔５および透孔１５を形成する（パターニングする）。さらに、マスク材７を残した状態で、絶縁膜（埋込み酸化膜）３が露出するＳＯＩ基板（ウエハ）１の表面側から、等方性ドライエッチングを施すことにより、図５（ｃ）に示すように、薄膜シリコン層４での絶縁膜（埋込み酸化膜）３と接する部分を除去する。これによって、梁構造体１０の可動電極部（重り部）１３、梁部１２ａ，１２ｂ，１２ｃ，１２ｄが可動になる。そして、マスク材７を除去するとともにダイシングすることにより図１等に示すセンサチップが完成する。

上記のように構成された半導体加速度センサにあっては、基板２の表面に直交する方向（上下方向）の成分を含む加速度が印加されると、可動電極部（重り部）１３が当該方向へ変位するようになる。そして、その加速度に応じた変位量は、可動電極部（重り部）１３の質量と梁部１２ａ，１２ｂ，１２ｃ，１２ｄの復元力に比例したものとなる。この場合、可動電極部１３と支持基板２との間に容量Ｃ１が形成される。また、図４のごとく、支持基板２の電位はフローティング状態であり、同基板２において容量の変化が現れる。

図６には、上記のような静電容量の変化を検出するための容量変化検出回路（ＣＶ変換回路）の回路構成を示す。但し、この図６では、半導体加速度センサを等価回路で表現している。

梁構造体１０での電極パッド１６には、図７に示すような矩形波より成る搬送波信号（周波数；例えば１００ｋＨｚ、電圧レベルＶｃｃは例えば５ボルト）が印加される。なお、具体的には図示しないが、上記搬送波信号は、発振回路からのクロック信号に同期して形成されるものである。

このようにして、第１のコンデンサ構成部Ｅ１において、可動電極部１３に搬送波電圧が印加されながら可動電極部１３が加速度の作用により支持基板２の表面に直交する方向に変位して可動電極部１３と支持基板２との間の容量Ｃ１が変化する。このとき容量Ｃ１が支持基板２から取り出される。

図６においてパッド２３にはＣＶ変換回路としてのスイッチドキャパシタ回路５０が接続されている。スイッチドキャパシタ回路５０は図１に示したセンサチップとは別のチップにおいて形成されている。上記のような搬送波信号が印加された状態では、信号取出用対向電極部２０での電極パッド２３の電位レベルは、容量Ｃ１に応じたレベルになるものであり、その電位レベルをスイッチドキャパシタ回路５０により検出するようにしている。

詳しくは、スイッチドキャパシタ回路５０は、オペアンプ５１、帰還コンデンサ５２及びスイッチ要素５３を図示のように組み合わせて接続されている。上記オペアンプ５１は、反転入力端子に電極パッド２３からの信号が入力され、非反転入力端子にＶｃｃの電圧信号が与えられる構成となっている。また、上記スイッチ要素５３は、前記図示しない発振回路からのクロック信号に同期して生成されるトリガ信号によりオン／オフされるものであり、図７に示すように、搬送波信号の立ち上がりタイミングで一定時間（搬送波信号の１／２周期より短い時間）だけオンするように設定される。

図６に示した容量変化検出回路（ＣＶ変換回路）は、以下のように動作する。

即ち、図７のタイミングチャート中のタイミングＴ１においては、梁構造体１０での電極にＶｃｃ（例えば５ボルト）の電圧が印加されることになる。このときには、スイッチ要素５３がオンされるため、スイッチドキャパシタ回路５０からの出力電圧ＶｏはＶｃｃになる。

上記タイミングＴ１から所定時間が経過したタイミングＴ２において、スイッチ要素５３がオフされたときには、電極に対する印加電圧は変化しないので、出力電圧ＶｏもＶｃｃのままである。次に、搬送波電圧が切り替わると、各電極に対する印加電圧が変化する。

ここで、出力電圧Ｖｏのレベルは、容量Ｃ１、つまり、電極部（重り部）１３に作用する加速度の大きさに応じて変化することになるから、その出力電圧Ｖｏを利用して加速度の大きさを検出できる。

つまり、可動電極と固定電極との間の容量Ｃ１および固定容量Ｃ２に関して、加速度が加わった時のセンサの出力は、可動電極と固定電極の間隔が変化し、その間の容量変化が生じることで、発生する。詳しくは、センサ出力電圧Ｖｏは、
Ｖｏ＝Ｃ１・Ｃ２・Ｖｃｃ／（Ｃ１＋Ｃ２）／Ｃｆ
となる。ただし、Ｃｆはスイッチドキャパシタ回路の帰還容量である。

ここで、Ｃ１値がＣ２値よりも十分小さいならば、センサ出力電圧Ｖｏは、
Ｖｏ＝Ｃ１・Ｖｃｃ／Ｃｆ
となる。

よって、加速度により変化する容量Ｃ１に比例した出力が得られる。

以上、本実施形態は下記の特徴を有する。

・ＳＯＩ基板１を用いて第１のコンデンサ構成部Ｅ１と第２のコンデンサ構成部Ｅ２とがワンチップ化され、第１のコンデンサ構成部Ｅ１での梁構造体１０の可動電極部１３が加速度の作用により支持基板２の表面に直交する方向に変位して可動電極部１３と支持基板２との間の容量が変化する。一方、第２のコンデンサ構成部Ｅ２においては、薄膜シリコン層４において信号取出用対向電極部２０がその下に絶縁膜３が存在する状態で区画形成されている。そして、第１のコンデンサ構成部Ｅ１の可動電極部１３の変位による容量の変化が信号取出用対向電極部２０から取り出される。よって、加速度の検出を行うために支持基板２と結線する必要はなくなるので、例えば、支持基板２と結線するための工数が増大することが回避される。このようにして、ＳＯＩ基板１を用いて半導体加速度センサを構成した場合において支持基板２の電位をフローティングにして配線ラインの簡素化を図ることができる。

・薄膜シリコン層４における梁構造体１０と信号取出用対向電極部２０の周囲の部位（枠部４０）に対し定電圧を印加してシールド層にしたので、ノイズに強い。

次に、別例を説明する。

図８，９，１０に示すように、薄膜シリコン層４における梁構造体１０の外周全てを信号取出用対向電極部２０としてもよい。即ち、ワンチップにおける薄膜シリコン層４での梁構造体１０の周囲を信号取出用対向電極部２０にしてもよい。

また、図１１，１２，１３に示す差動容量式の半導体加速度センサとしてもよい。つまり、図１に示したセンサでは可動容量式の第１のコンデンサ構成部Ｅ１と固定容量式の第２のコンデンサ構成部Ｅ２を具備していたが、図１１〜１３に示すセンサでは、可動容量式の第１のコンデンサ構成部Ｅ１と固定容量式の第２のコンデンサ構成部Ｅ２に加えて可動容量式の第３のコンデンサ構成部Ｅ３を具備している。そして、第１のコンデンサ構成部Ｅ１での容量と第３のコンデンサ構成部Ｅ３での容量の差を検出する。

以下、このセンサを詳しく説明する。

ＳＯＩ基板１により、第１のコンデンサ構成部Ｅ１と第２のコンデンサ構成部Ｅ２と第３のコンデンサ構成部Ｅ３が構成されている（ワンチップ化されている）。薄膜シリコン層４に形成された貫通孔５により、図１１のごとく、左右の第１および第２の梁構造体１０，３０と、その間に配した信号取出用対向電極部２０と、これら部材（１０，２０，３０）の周囲の枠部４０が区画形成されている。第１の梁構造体１０を用いて第１のコンデンサ構成部Ｅ１が構成されるとともに、第２の梁構造体３０を用いて第３のコンデンサ構成部Ｅ３が構成され、さらに、信号取出用対向電極部２０を用いて第２のコンデンサ構成部Ｅ２が構成されている。

第２の梁構造体３０は第１の梁構造体１０と同様の構造をなし、第２の梁構造体３０は、アンカー部３１ａ，３１ｂ，３１ｃ，３１ｄと梁部３２ａ，３２ｂ，３２ｃ，３２ｄと可動電極部（重り部）３３からなる。梁部３２ａ〜３２ｄと可動電極部（重り部）３３は、図１２に示すように、絶縁膜３の上において空隙３４を介して配置され、可動電極部（重り部）３３は支持基板２に対し空隙３４を介して対向配置されている。また、図１１に示すように、可動電極部（重り部）３３には透孔３５が形成されている。この可動電極部（重り部）３３と支持基板２との間に、図１４に示すように、容量（コンデンサ容量）Ｃ３が形成される。つまり、可動電極部（重り部）３３と支持基板２とが対向電極をなし、両対向電極の間に容量Ｃ３が形成される。

このように第２の梁構造体３０と第１の梁構造体１０とは同様の構造をなしているが、図１１の第１の梁構造体１０における梁部の長さＬ１と第２の梁構造体３０における梁部の長さＬ２との比較において、長さＬ１に比べ長さＬ２が大きくなっている。これにより、加速度が加わったときに第１の梁構造体１０の電極部１３よりも第２の梁構造体３０の電極部３３の方が大きく変位する。このようにして、第１の梁構造体１０と第２の梁構造体３０とは、加速度が作用したときの容量変化が異なっている。そして、図１４に示すように、第１のコンデンサ構成部Ｅ１での容量Ｃ１と第３のコンデンサ構成部Ｅ３での容量Ｃ３の差（Ｃ１−Ｃ３）が支持基板２から信号取出用対向電極部２０に取り出されることになる。

図１１において、薄膜シリコン層よりなるアンカー部３１ｄの上面にはワイヤボンディング用の電極パッド（アルミパッド）３６が形成されている。

図１１の信号取出用対向電極部２０は、図１４に示すように、支持基板２との間に容量（コンデンサ容量）Ｃ２が形成される。

上記のように構成された半導体加速度センサにあっては、基板２の表面に直交する方向（上下方向）の成分を含む加速度が印加されると、可動電極部（重り部）１３，３３が当該方向へ変位するようになる。そして、その加速度に応じた変位量は、可動電極部（重り部）１３，３３の質量と梁部１２ａ〜１２ｄ，３２ａ〜３２ｄの復元力に比例したものとなる。この場合、可動電極部１３と支持基板２との間に第１の容量Ｃ１が形成され、また、可動電極部３３と支持基板２との間に第３の容量Ｃ３が形成される。

なお、上記第１及び第３の容量Ｃ１，Ｃ３は、本例の場合、加速度が印加されていない状態で互いに等しくなるように設定されている。つまり、図１１において左右に配置された梁構造体１０，３０において、Ｃ１＝Ｃ３となっている。

図１５には、上記のような静電容量の変化を検出するための容量変化検出回路（ＣＶ変換回路）の回路構成を示す。但し、この図１５では、半導体加速度センサを等価回路で表現している。

第１の梁構造体１０での電極パッド１６には、図１６に示すような矩形波より成る第１搬送波信号（周波数；例えば１００ｋＨｚ、電圧レベルＶｃｃは例えば５ボルト）が印加される。また、第２の梁構造体３０での電極パッド３６には、上記第１搬送波信号と位相が１８０°異なる矩形波より成る第２搬送波信号（周波数；例えば１００ｋＨｚ、電圧レベルＶｃｃは例えば５ボルト）が印加されるようになっている。なお、具体的には図示しないが、上記第１及び第２搬送波信号は、同一の発振回路からのクロック信号に同期して形成されるものである。

このようにして、第１のコンデンサ構成部Ｅ１において、可動電極部１３に搬送波電圧が印加されながら可動電極部１３が加速度の作用により支持基板２の表面に直交する方向に変位して可動電極部１３と支持基板２との間の容量Ｃ１が変化する。同様に、第３のコンデンサ構成部Ｅ３において、可動電極部３３に逆相の搬送波電圧が印加されながら可動電極部３３が加速度の作用により支持基板２の表面に直交する方向に変位して可動電極部３３と支持基板２との間の容量Ｃ３が変化する。このとき、可動電極部３３と支持基板２との間の容量Ｃ３が、第１の梁構造体１０の可動電極部１３の変位による容量Ｃ１とは異なる状態で変化し、その容量差（Ｃ１−Ｃ３）が支持基板２から取り出される。

図１５においてパッド２３にはＣＶ変換回路としてのスイッチドキャパシタ回路５０が接続されている。上記のような各搬送波信号が印加された状態では、信号取出用対向電極部２０での電極パッド２３の電位レベルは、第１及び第３の容量Ｃ１，Ｃ３に応じたレベルになるものであり、その電位レベルをスイッチドキャパシタ回路５０により検出するようにしている。

詳しくは、オペアンプ５１は、反転入力端子に電極パッド２３からの信号が入力され、非反転入力端子にＶｃｃ／２（つまり、第１及び第３の容量Ｃ１，Ｃ３が等しい状態時に電極パッド２３に現れる電位レベルに相当）の電圧信号が与えられる構成となっている。また、上記スイッチ要素５３は、前記図示しない発振回路からのクロック信号に同期して生成されるトリガ信号によりオン／オフされるものであり、図１６に示すように、第１搬送波信号の立ち上がりタイミング（第２搬送波信号の立ち下がりタイミング）で一定時間（第１搬送波信号の１／２周期より短い時間）だけオンするように設定される。

図１５に示した容量変化検出回路（ＣＶ変換回路）は、以下のように動作する。

即ち、第１及び第３の容量Ｃ１，Ｃ３が等しい場合、図１６のタイミングチャート中のタイミングＴ１においては、第１の梁構造体１０での電極にＶｃｃ（例えば５ボルト）、第２の梁構造体３０での電極に０ボルトの電圧がそれぞれ印加されることになる。このときには、スイッチ要素５３がオンされるため、スイッチドキャパシタ回路５０からの出力電圧ＶｏはＶｃｃ／２になる。

上記タイミングＴ１から所定時間が経過したタイミングＴ２において、スイッチ要素５３がオフされたときには、各電極に対する印加電圧は変化しないので、出力電圧ＶｏもＶｃｃ／２のままである。次に、搬送波電圧が切り替わると、各電極に対する印加電圧が変化する。

ここで、出力電圧Ｖｏのレベルは、第１及び第３の容量Ｃ１，Ｃ３の差動的な変化量、つまり、電極部（重り部）１３，３３に作用する加速度の大きさに応じて変化することになるから、その出力電圧Ｖｏを利用して加速度の大きさを検出できる。

つまり、可動電極と固定電極との間の容量Ｃ１，Ｃ３および固定容量Ｃ２に関して、加速度が加わった時のセンサの出力は、可動電極と固定電極の間隔が変化し、その間の容量変化（Ｃ１−Ｃ３）が生じることで、発生する。詳しくは、センサ出力電圧Ｖｏは、
Ｖｏ＝Ｃ２・（Ｃ１−Ｃ３）・Ｖｃｃ／（Ｃ１＋Ｃ２＋Ｃ３）／Ｃｆ
となる。ただし、Ｃｆはスイッチドキャパシタ回路の帰還容量である。

ここで、Ｃ１，Ｃ３値がＣ２値よりも十分小さいならば、センサ出力電圧Ｖｏは、
Ｖｏ＝（Ｃ１−Ｃ３）・Ｖｃｃ／Ｃｆ
となる。

よって、加速度により変化する容量差（Ｃ１−Ｃ３）に比例した出力が得られる。

このようにして、第１のコンデンサ構成部Ｅ１での梁構造体１０の可動電極部１３と第３のコンデンサ構成部Ｅ３での梁構造体３０の可動電極部３３とが同一方向に動き、発生した容量差（Ｃ１−Ｃ３）を検出するとともに、第２のコンデンサ構成部Ｅ２を介して上記容量差（Ｃ１−Ｃ３）が取り出される。

また、図１〜３での支持基板２と薄膜シリコン層４の間に配する部材、即ち、平行平板電極間に配する部材として、図１，２，３においては下側電極／シリコン酸化膜／エアギャップ／上側電極であったが、次のようにしてもよい。

図１７に示すように、下側電極／シリコン酸化膜／エアギャップ／シリコン酸化膜／上側電極としてもよい。あるいは、図１８に示すように、下側電極／エアギャップ／シリコン酸化膜／上側電極としてもよい。あるいは、図１９に示すように、下側電極／シリコン酸化膜／シリコン窒化膜／エアギャップ／上側電極としてもよい。

また、図１１〜１３での第１のコンデンサ構成部Ｅ１での容量Ｃ１と第３のコンデンサ構成部Ｅ３での容量Ｃ３に差（Ｃ１−Ｃ３）をつける他の方法として次のようにしてもよい。つまり、図１１では梁構造体１０，３０における梁部の長さＬ１，Ｌ２を変えることにより加速度が加わったときの容量に差をつけていたが（容量変化を異ならせたが）、これに代わり次のようにしてもよい。

図２０に示すように、梁構造体１０，３０における梁部の幅Ｗ（Ｗ２＞Ｗ１）を変え、これにより、梁構造体１０，３０の梁部のバネ定数ｋを変えるようにしてもよい。

あるいは、図２１に示すように、梁構造体１０，３０における可動電極部１３，３３の大きさを異ならせ（Ｗ１１＞Ｗ１０）、これにより、可動電極部１３，３３の質量ｍを変えるようにしてもよい。あるいは、図２２に示すように、梁構造体１０，３０における可動電極部１３，３３の縦横寸法が同じであり、梁構造体１０での透孔１５と梁構造体３０での透孔３５の大きさは同じであるが梁構造体３０においては更に大きな透孔６０が形成されている。これにより可動電極部１３，３３の電極面積を異ならせてもよい。この図２１，２２に示したように、第１の梁構造体１０と第２の梁構造体３０とは、可動電極部１３，３３の質量または電極面積を変えることにより加速度が作用したときの容量変化を異ならせてもよい。

あるいは、図２３，２４，２５に示すように、支持基板２における第２の梁構造体３０の可動電極部３３と対向する部位にシリコン窒化膜７０を形成することにより、第１のコンデンサ構成部Ｅ１と第３のコンデンサ構成部Ｅ３において誘電率εを異ならせる。二酸化膜以外の誘電物質として、例えばＳｉＮ、ＳｉＯＮを挙げることができ、ＳｉＯの比誘電率は「３．９」であるがＳｉＮの比誘電率は「９」である。広義には、第１の梁構造体１０と第２の梁構造体３０とは、支持基板２と薄膜シリコン層４の間の絶縁膜の材質または厚さを変えることにより加速度が作用したときの容量変化を異ならせる。

また、図１１に代わる構成として図２６に示すように、薄膜シリコン層４における梁構造体１０，３０の外周全てを信号取出用対向電極部２０としてもよい。

また、半導体加速度センサの他にも半導体ヨーレイトセンサ等の他の力学量を検出するためのセンサに適用してもよい。

次に、上記別例から把握できる技術的思想を以下に記載する。
（イ）請求項１に記載の半導体力学量センサにおいて、
前記第１のコンデンサ構成部（Ｅ１）の可動電極部（１３）は搬送波電圧が印加されながら力学量の作用により支持基板（２）の表面に直交する方向に変位するものであり、
前記第１および第２のコンデンサ構成部（Ｅ１，Ｅ２）と共に前記積層基板（１）にワンチップ化され、前記薄膜半導体層（４）において梁構造体（３０）が区画形成され、梁構造体（３０）の可動電極部（３３）が前記支持基板（２）に対し空隙（３４）を介して対向配置され、当該可動電極部（３３）に搬送波電圧が印加されながら当該可動電極部（３３）が力学量の作用により支持基板（２）の表面に直交する方向に変位して当該可動電極部（３３）と前記支持基板（２）との間の容量が、前記第１のコンデンサ構成部（Ｅ１）の可動電極部（１３）の変位による容量とは異なる状態で変化し、その容量差が支持基板（２）から取り出される第３のコンデンサ構成部（Ｅ３）と、
を備え、
前記容量差が前記支持基板（２）から前記第２のコンデンサ構成部（Ｅ２）の信号取出用対向電極（２０）に取り出されるようにしたことを特徴とする半導体力学量センサ。

この構成により、差動容量タイプとなり、外乱（ノイズ）を相殺できノイズに強い構造となる。
（ロ）前記（イ）に記載の半導体力学量センサにおいて、第１の梁構造体（１０）と第２の梁構造体（３０）とは、梁部の長さ（Ｌ１，Ｌ２）を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
（ハ）前記（イ）に記載の半導体力学量センサにおいて、第１の梁構造体（１０）と第２の梁構造体（３０）とは、梁部の幅（Ｗ１，Ｗ２）を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
（ニ）前記（イ）に記載の半導体力学量センサにおいて、第１の梁構造体（１０）と第２の梁構造体（３０）とは、可動電極部（１３，３３）の質量または電極面積を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
（ホ）前記（イ）に記載の半導体力学量センサにおいて、第１の梁構造体（１０）と第２の梁構造体（３０）とは、支持基板（２）と薄膜半導体層（４）の間の絶縁膜の材質または厚さを変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。

実施の形態における半導体加速度センサの平面図。 図１におけるＡ−Ａ線での縦断面図。 図１におけるＢ−Ｂ線での縦断面図。 電気的構造を説明するための概念図。 （ａ）〜（ｃ）は半導体加速度センサの製造工程を説明するための断面図。 容量変化検出回路の回路構成図。 各種の波形図。 別例の半導体加速度センサの平面図。 図８におけるＣ−Ｃ線での縦断面図。 図８におけるＤ−Ｄ線での縦断面図。 別例における半導体加速度センサの平面図。 図１１におけるＦ−Ｆ線での縦断面図。 図１１におけるＧ−Ｇ線での縦断面図。 電気的構造を説明するための概念図。 容量変化検出回路の回路構成図。 各種の波形図。 別例の半導体加速度センサの縦断面図。 別例の半導体加速度センサの縦断面図。 別例の半導体加速度センサの縦断面図。 別例の半導体加速度センサの平面図。 別例の半導体加速度センサの平面図。 別例の半導体加速度センサの平面図。 別例の半導体加速度センサの平面図。 図２３におけるＨ−Ｈ線での縦断面図。 図２３におけるＪ−Ｊ線での縦断面図。 別例の半導体加速度センサの平面図。 背景技術を説明するためのセンサの斜視図。

符号の説明

１…ＳＯＩ基板、２…支持基板、３…絶縁膜、４…薄膜シリコン層、１０…梁構造体、１１ａ，１１ｂ，１１ｃ，１１ｄ…アンカー部、１２ａ，１２ｂ，１２ｃ，１２ｄ…梁部、１３…可動電極部、１４…空隙、２０…信号取出用対向電極部、３０…梁構造体、３１ａ，３１ｂ，３１ｃ，３１ｄ…アンカー部、３２ａ，３２ｂ，３２ｃ，３２ｄ…梁部、３３…可動電極部、３４…空隙、４０…枠部、Ｅ１…第１のコンデンサ構成部、Ｅ２…第２のコンデンサ構成部、Ｅ３…第３のコンデンサ構成部。

Claims (4)

1. 半導体材料よりなる電位がフローティング状態の支持基板（２）の一側面上に絶縁膜（３）を配するとともに該絶縁膜（３）上に薄膜半導体層（４）を配したＳＯＩ構造の積層基板（１）にて構成され、
   前記薄膜半導体層（４）において第１の梁構造体（１０）が区画形成され、第１の梁構造体（１０）の可動電極部（１３）が共通の固定電極である前記支持基板（２）に対し空隙（１４）を介して対向配置され、当該可動電極部（１３）にクロック信号に同期して生成される搬送波信号が印加されながら当該可動電極部（１３）が力学量の作用により共通の固定電極である前記支持基板（２）の表面に直交する方向に変位して当該可動電極部（１３）と前記支持基板（２）との間の容量が変化する第１のコンデンサ構成部（Ｅ１）と、
   前記第１のコンデンサ構成部（Ｅ１）と共に前記積層基板（１）にワンチップ化され、前記薄膜半導体層（４）において第２の梁構造体（３０）が区画形成され、第２の梁構造体（３０）の可動電極部（３３）が共通の固定電極である前記支持基板（２）に対し空隙（３４）を介して対向配置され、当該可動電極部（３３）に前記クロック信号に同期して生成される前記第１搬送波信号とは逆相の第２搬送波信号が印加されながら当該可動電極部（３３）が力学量の作用により共通の固定電極である前記支持基板（２）の表面に直交する方向に変位して当該可動電極部（３３）と前記支持基板（２）との間の容量が、前記第１の梁構造体（１０）の可動電極部（１３）の変位による容量とは異なる状態で変化する第３のコンデンサ構成部（Ｅ３）と、
   前記第１および第３のコンデンサ構成部（Ｅ１，Ｅ３）と共に前記積層基板（１）にワンチップ化され、前記薄膜半導体層（４）において信号取出用対向電極部（２０）がその下に前記絶縁膜（３）が存在する状態で区画形成され、前記信号取出用対向電極部（２０）が前記第１および第３のコンデンサ構成部の固定電極である前記支持基板（２）に対し対向配置される第２のコンデンサ構成部（Ｅ２）と、
   前記信号取出用対向電極部（２０）と電気的に接続するスイッチドキャパシタ回路（５０）とを備え、
   前記スイッチドキャパシタ回路（５０）は、力学量検出時において力学量の作用により前記各可動電極部（１３、３３）が変位することで前記第１のコンデンサ構成部（Ｅ１）と第３のコンデンサ構成部（Ｅ３）との間に生じた容量差を検出することを特徴とする半導体力学量センサ。
2. 前記スイッチドキャパシタ回路（５０）は、オペアンプ（５１）と、帰還コンデンサ（５２）及びスイッチ要素（５３）とからなり、
   前記オペアンプ（５１）の反転入力端子には前記信号取出用対向電極部（２０）からの信号が入力され、該オペアンプの非反転入力端子には、前記第１のコンデンサ構成部（Ｅ１）の容量Ｃ１と前記第３のコンデンサ構成部（Ｅ３）の容量Ｃ３とが等しい状態において前記信号取出用対向電極部（２０）に表れる電圧レベルが入力され、
   前記スイッチ要素（５３）は、前記クロック信号に同期して生成されるトリガ信号により、前記第１搬送波信号が立ち上がり、前記第２搬送波信号が立ち下がりのタイミングで一定時間だけオンするものであり、
   前記スイッチドキャパシタ回路（５０）の動作は、
   前記第１搬送波信号によりより前記第１の梁構造体（１０）の前記可動電極部（１３）にＶｃｃ、前記第２搬送波信号により前記第２の梁構造体（３０）の可動電極部（３３）に０ボルトの電圧がそれぞれ印加されるとともに、前記スイッチ要素（５３）がオンされ、前記スイッチドキャパシタ回路（５０）からの出力電圧ＶｏがＶｃｃ／２になるタイミングＴ１と、
   前記タイミングＴ１から所定時間が経過し、スイッチ要素（５３）がオフされるタイミングＴ２と、
   前記タイミングＴ２の後、前記第１搬送波信号および前記第２搬送波信号が切り替わり、前記出力電圧Ｖｏが、前記第１のコンデンサ構成部（Ｅ１）の容量Ｃ１と前記第３のコンデンサ構成部（Ｅ３）の容量Ｃ３の差動的な変化量に応じて変化するタイミングＴ３とを有することを特徴とする請求項１に記載の半導体力学量センサ。
3. 前記支持基板（２）における前記第２の梁構造体（３０）の可動電極部（３３）と対向する部位にシリコン窒化膜（７０）が形成されることを特徴とする請求項１または２に記載の半導体力学量センサ。
4. 前記第１の梁構造体（１０）および前記第２の梁構造体（３０）および前記信号取出用対向電極部（２０）の周囲を囲む定電圧が印加されたシールド層を有することを特徴とする請求項１ないし３のいずれかに記載の半導体力学量センサ。

Images