JP4444005B2 - 半導体力学量センサ - Google Patents

半導体力学量センサ Download PDF

Info

Publication number
JP4444005B2
JP4444005B2 JP2004163630A JP2004163630A JP4444005B2 JP 4444005 B2 JP4444005 B2 JP 4444005B2 JP 2004163630 A JP2004163630 A JP 2004163630A JP 2004163630 A JP2004163630 A JP 2004163630A JP 4444005 B2 JP4444005 B2 JP 4444005B2
Authority
JP
Japan
Prior art keywords
electrode portion
movable electrode
support substrate
beam structure
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004163630A
Other languages
English (en)
Other versions
JP2005345207A (ja
Inventor
峰一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004163630A priority Critical patent/JP4444005B2/ja
Publication of JP2005345207A publication Critical patent/JP2005345207A/ja
Application granted granted Critical
Publication of JP4444005B2 publication Critical patent/JP4444005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、半導体力学量センサに関するものである。
特許文献1,2において基板の表面に直交する方向に作用する加速度を検出するセンサが開示されている。
図10に、特許文献1に記載のSOI基板を用いた容量式加速度センサを示す。支持基板100上において梁101a,101b,101c,101dにより可動電極部(重り部)102が連結支持されている。梁101a,101b,101c,101dは、卍形状であり、可動電極部102は基板の表面に垂直なZ軸方向に変位する。加速度は、支持基板100と可動電極部102間の容量変化から検出する。この場合には外乱(ノイズ)の影響を受け易い。
図11に、特許文献2に記載の差動容量式センサを示す。シリコン基板110上において第1スタティック導電層(ポリシリコン層)111が配置され、その上に空隙112を介してダイナミック導電層(ポリシリコン層)113が形成され、さらにその上に空隙114を介して第2スタティック導電層(ポリシリコン層)115が配置されている。第1,2スタティック導電層111,115は固定されており、その間においてダイナミック導電層113が基板110の表面に直交する方向に変位する。このように、差動容量式とすることにより外乱(ノイズ)を相殺することができる。
特開平9−113534号公報 特開平5−218300号公報
ところが、図11のセンサはノイズに強い構造ではあるが、シリコン基板110上において第1スタティック導電層(ポリシリコン層)111、ダイナミック導電層(ポリシリコン層)113および第2スタティック導電層(ポリシリコン層)115を積層して配置する必要があり、構造的に複雑化してしまう。
本発明は、上記問題点に着目してなされたものであり、その目的は、新規な構成にて精度よくセンシングすることができるとともに出力の安定化を図ることができる半導体力学量センサを提供することにある。
請求項1に記載の発明によれば、半導体材料よりなる支持基板の上に絶縁膜を介して薄膜半導体層を配した積層基板において、第1のコンデンサ構成部と第2のコンデンサ構成部と第3のコンデンサ構成部とがワンチップ化されている。第1のコンデンサ構成部での第1の梁構造体の可動電極部には搬送波電圧が印加される。また、第2のコンデンサ構成部での第2の梁構造体の可動電極部には搬送波電圧が印加される。そして、第1のコンデンサ構成部の可動電極部と第2のコンデンサ構成部の可動電極部とが力学量の作用により支持基板の表面に直交する方向に変位する。これにより、第1のコンデンサ構成部における可動電極部と支持基板との間の容量が変化するとともに、第2のコンデンサ構成部における可動電極部と支持基板との間の容量が変化する。このとき、第2のコンデンサ構成部における可動電極部と支持基板との間の容量が、第1のコンデンサ構成部の可動電極部の変位による容量とは異なる状態で変化する。そしてこの容量差が支持基板に取り出され、さらに、第3のコンデンサ構成部を介して支持基板から信号取出用対向電極部に取り出される。
よって、差動容量構造を採用することにより外乱(ノイズ)が相殺され、精度よくセンシングすることができる。また、半導体材料よりなる支持基板の上に絶縁膜を介して薄膜半導体層を配した積層基板を用い、この積層基板での薄膜半導体層を区画形成することにより、図11でのポリシリコン層を3層にわたり積層する場合よりも簡単な構成にて差動容量構造とすることができる。
また、薄膜半導体層よりなるシールド層にて、第1の梁構造体の周囲と第2の梁構造体の周囲と信号取出用対向電極部の周囲が囲まれており、これにより、第1のコンデンサ構成部の電極部(薄膜半導体層により構成される電極部)と、第2のコンデンサ構成部の電極部(薄膜半導体層により構成される電極部)と、第3のコンデンサ構成部の電極部(薄膜半導体層により構成される電極部)との間の相互干渉を防止して出力の安定化を図ることができる。
以下、本発明を具体化した一実施形態を図面に従って説明する。
本実施形態では、差動容量式の半導体加速度センサに具体化している。図1には半導体加速度センサの平面図を示す。また、図2に図1におけるA−A線での縦断面を示す。図3に図1におけるB−B線での縦断面を示す。このセンサは、基板の表面に垂直な方向(直交する方向)に加わる加速度を検出するセンサである。
図2に示すように、センサチップとしてSOI基板1を用いており、単結晶シリコン基板よりなる支持基板2の上に、シリコン酸化膜よりなる絶縁膜3を介して薄膜シリコン層(単結晶シリコン層)4が配置された構造となっている。広義には、SOI基板1は積層基板であり、支持基板2は半導体材料よりなり、薄膜シリコン層4は薄膜半導体層よりなる。薄膜シリコン層4は、支持基板2の上に絶縁膜3を介して単結晶シリコン基板を配置した後に薄膜化したものである。支持基板2と絶縁膜3の積層体は四角板状をなしている。
このSOI基板1により、第1のコンデンサ構成部E1と第2のコンデンサ構成部E2と第3のコンデンサ構成部E3が構成されている(ワンチップ化されている)。また、薄膜シリコン層4における、コンデンサ構成部E1,E2,E3(詳しくは、後記する梁構造体10,20、電極部30)の周囲の枠部40をシールド層として用いている。以下、この第1、第2、第3のコンデンサ構成部E1,E2,E3およびシールド層(40)について説明していく。
薄膜シリコン層4には貫通孔5が形成され、この貫通孔5により薄膜シリコン層4が所定の形状に区画形成されている。つまり、貫通孔5により、図1のごとく、左右に配した第1および第2の梁構造体10,20と、その間に配した信号取出用対向電極部30と、これら部材(10,20,30)の周囲の枠部40が区画形成されている。支持基板2を共通の電極として、第1の梁構造体10を用いて第1のコンデンサ構成部E1が、第2の梁構造体20を用いて第2のコンデンサ構成部E2が、信号取出用対向電極部30を用いて第3のコンデンサ構成部E3が、それぞれ構成されている。
第1の梁構造体10は、アンカー部11a,11b,11c,11dと梁部12a,12b,12c,12dと可動電極部(重り部)13からなる。アンカー部11a,11b,11c,11dは絶縁膜3の上に固定されている。梁部12a,12b,12c,12dと可動電極部(重り部)13は、図2,3に示すように、絶縁膜3の上において空隙14を介して配置されている。つまり、アンカー部11a,11b,11c,11dから梁部12a,12b,12c,12dが延び、梁部12a,12b,12c,12dの先端部において可動電極部(重り部)13が連結支持されている。このようにして4本の卍字梁(12a,12b,12c,12d)を備え、この梁部12a,12b,12c,12dにより可動電極部(重り部)13が支えられ、可動電極部(重り部)13は支持基板2に対し空隙14を介して対向配置されている。
また、図1に示すように、重り部13には透孔15が形成され、軽量化が図られている。そして、可動電極部(重り部)13は支持基板2の表面に直交する方向(上下方向)に可動となっている。図4に示すように、この可動電極部(重り部)13と支持基板2との間の容量(コンデンサ容量)をC1とする。つまり、可動電極部(重り部)13と支持基板2とが対向電極をなし、両対向電極の間の容量をC1とする。
同様に、図1の第2の梁構造体20は、アンカー部21a,21b,21c,21dと梁部22a,22b,22c,22dと可動電極部(重り部)23からなる。アンカー部21a,21b,21c,21dは絶縁膜3の上に固定されている。梁部22a,22b,22c,22dと可動電極部(重り部)23は、図2に示すように、絶縁膜3の上において空隙24を介して配置されている。つまり、アンカー部21a,21b,21c,21dから梁部22a,22b,22c,22dが延び、梁部22a,22b,22c,22dの先端部において可動電極部(重り部)23が連結支持されている。このようにして4本の卍字梁(22a,22b,22c,22d)を備え、この梁部22a,22b,22c,22dにより可動電極部(重り部)23が支えられ、可動電極部(重り部)23は支持基板2に対し空隙24を介して対向配置されている。
また、図1に示すように、重り部23には透孔25が形成され、軽量化が図られている。そして、可動電極部(重り部)23は支持基板2の表面に直交する方向(上下方向)に可動となっている。図4に示すように、この可動電極部(重り部)23と支持基板2との間の容量(コンデンサ容量)をC2とする。つまり、可動電極部(重り部)23と支持基板2とが対向電極をなし、両対向電極の間の容量をC2とする。
ここで、梁部12a〜12d,22a〜22dは、支持基板2の表面に直交する方向(上下方向)に加速度を受けたときに可動電極部(重り部)13,23を当該方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるというバネ機能を備えたものである。
また、図1の第1の梁構造体10における梁部の長さL1と第2の梁構造体20における梁部の長さL2との比較において、長さL1に比べ長さL2が大きくなっている。これにより、加速度が加わったときに第1の梁構造体10の電極部13よりも第2の梁構造体20の電極部23の方が大きく変位する。このようにして、第1の梁構造体10と第2の梁構造体20とは、加速度(力学量)が作用したときの容量変化が異なっている。
図1において、薄膜シリコン層よりなるアンカー部11cの上面にはワイヤボンディング用の電極パッド(アルミパッド)16が形成されている。同様に、薄膜シリコン層よりなるアンカー部21dの上面にはワイヤボンディング用の電極パッド(アルミパッド)26が形成されている。
図1の信号取出用対向電極部30は、方形部31と帯状部32からなり、方形部31からパッド形成用の帯状部32が延びている。図2に示すように、信号取出用対向電極部30はその下面に絶縁膜3が接する状態で区画形成されている(信号取出用対向電極部30がその下に絶縁膜3が存在する状態で区画形成されている)。図4に示すように、信号取出用対向電極部30と支持基板2との間の容量(コンデンサ容量)をC3とする。図1の薄膜シリコン層よりなる帯状部32の上面にはワイヤボンディング用の電極パッド(アルミパッド)33が形成されている。そして、図4に示すように、第1のコンデンサ構成部E1での容量C1と第2のコンデンサ構成部E2での容量C2の差(C1−C2)が支持基板2から信号取出用対向電極部30に取り出されることになる。
また、薄膜シリコン層4において、図1の第1の梁構造体10の周囲と第2の梁構造体20の周囲と信号取出用対向電極部30の周囲には枠部40が区画形成され、枠部40(薄膜シリコン層4)の上面にはワイヤボンディング用の電極パッド(アルミパッド)41が形成されている。このパッド41により第1の梁構造体10の周辺部と第2の梁構造体20の周辺部と信号取出用対向電極部30の周辺部における薄膜シリコン層4(枠部40)がグランド電位にされている(接地されている)。これにより、梁構造体10,20および信号取出用対向電極部30がシールドされることになる。図4に示すように、シールド層(40)と支持基板2との間の容量をC4とする。
半導体加速度センサ(センサチップ)は、次のようにして製造したものである。図5を用いて製造工程を説明する。図5は図1のB−B線での断面をとっている。
まず、図5(a)に示すように、ウエハ状のSOI基板1を用意する。そして、薄膜シリコン層4の上にフォトリソグラフィ技術及びエッチング技術を利用して電極パッド16,26,33,41(図1参照)を形成する。
続いて、図5(b)に示すように、マスク材7をパターニングし、ドライエッチング装置により異方性ドライエッチングを実行することにより、薄膜シリコン層4に対し絶縁膜(埋込み酸化膜)3に達する貫通孔5および透孔15,25を形成する(パターニングする)。さらに、マスク材7を残した状態で、絶縁膜(埋込み酸化膜)3が露出するSOI基板(ウエハ)1の表面側から、等方性ドライエッチングを施すことにより、図5(c)に示すように、薄膜シリコン層4での絶縁膜(埋込み酸化膜)3と接する部分を除去する。これによって、梁構造体10の可動電極部(重り部)13、梁部12a,12b,12c,12dおよび梁構造体20の可動電極部(重り部)23、梁部22a,22b,22c,22dが可動になる。そして、マスク材7を除去するとともにダイシングすることにより図1等に示すセンサチップが完成する。
上記のように構成された半導体加速度センサにあっては、基板2の表面に直交する方向(上下方向)の成分を含む加速度が印加されると、可動電極部(重り部)13,23が当該方向へ変位するようになる。そして、その加速度に応じた変位量は、可動電極部(重り部)13,23の質量と梁部12a,12b,12c,12d,22a,22b,22c,22dの復元力に比例したものとなる。この場合、可動電極部13と支持基板2の間の第1の容量C1と、可動電極部23と支持基板2の間の第2の容量C2について、図4のごとく支持基板2の電位はフローティング状態であり、同基板2において容量の変化(容量差)が現れる。
なお、上記第1及び第2の容量C1,C2は、本例の場合、加速度が印加されていない状態で互いに等しくなるように設定されている。つまり、図1において左右に配置された梁構造体10,20において、C1=C2となっている。
図6には、上記のような静電容量の変化を検出するための容量変化検出回路(CV変換回路)の回路構成を示す。但し、この図6では、半導体加速度センサを等価回路で表現している。
第1の梁構造体10での電極パッド16には、図7に示すような矩形波より成る第1搬送波信号(周波数;例えば100kHz、電圧レベルVccは例えば5ボルト)が印加される。また、第2の梁構造体20での電極パッド26には、上記第1搬送波信号と位相が180°異なる矩形波より成る第2搬送波信号(周波数;例えば100kHz、電圧レベルVccは例えば5ボルト)が印加されるようになっている。なお、具体的には図示しないが、上記第1及び第2搬送波信号は、同一の発振回路からのクロック信号に同期して形成されるものである。
このようにして、第1のコンデンサ構成部E1において、可動電極部13に搬送波電圧が印加されながら可動電極部13が加速度の作用により支持基板2の表面に直交する方向に変位して可動電極部13と支持基板2との間の容量C1が変化する。同様に、第2のコンデンサ構成部E2において、可動電極部23に搬送波電圧が印加されながら可動電極部23が加速度の作用により支持基板2の表面に直交する方向に変位して可動電極部23と支持基板2との間の容量C2が変化する。このとき、可動電極部23と支持基板2との間の容量C2が、第1の梁構造体10の可動電極部13の変位による容量C1とは異なる状態で変化し、その容量差(C1−C2)が支持基板2から取り出される。
図6においてパッド33にはCV変換回路としてのスイッチドキャパシタ回路50が接続されている。スイッチドキャパシタ回路50は図1に示したセンサチップとは別のチップにおいて形成されている。上記のような各搬送波信号が印加された状態では、信号取出用対向電極部30での電極パッド33の電位レベルは、第1及び第2の容量C1,C2の差に応じたレベルになるものであり、その電位レベルをスイッチドキャパシタ回路50により検出するようにしている。
詳しくは、スイッチドキャパシタ回路50は、オペアンプ51、帰還コンデンサ52及びスイッチ要素53を図示のように組み合わせて接続されている。上記オペアンプ51は、反転入力端子に電極パッド33からの信号が入力され、非反転入力端子にVcc/2(つまり、第1及び第2の容量C1,C2が等しい状態時に電極パッド33に現れる電位レベルに相当)の電圧信号が与えられる構成となっている。また、上記スイッチ要素53は、前記図示しない発振回路からのクロック信号に同期して生成されるトリガ信号によりオン/オフされるものであり、図7に示すように、第1搬送波信号の立ち上がりタイミング(第2搬送波信号の立ち下がりタイミング)で一定時間(第1搬送波信号の1/2周期より短い時間)だけオンするように設定される。
図6に示した容量変化検出回路(CV変換回路)は、以下のように動作する。
即ち、第1及び第2の容量C1,C2が等しい場合、図7のタイミングチャート中のタイミングT1においては、第1の梁構造体10での電極にVcc(例えば5ボルト)、第2の梁構造体20での電極に0ボルトの電圧がそれぞれ印加されることになる。このときには、スイッチ要素53がオンされるため、スイッチドキャパシタ回路50からの出力電圧VoはVcc/2になる。
上記タイミングT1から所定時間が経過したタイミングT2において、スイッチ要素53がオフされたときには、各電極に対する印加電圧は変化しないので、出力電圧VoもVcc/2のままである。次に、搬送波電圧が切り替わると、各電極に対する印加電圧が変化する。
ここで、出力電圧Voのレベルは、第1及び第2の容量C1,C2の差動的な変化量、つまり、電極部(重り部)13,23に作用する加速度の大きさに応じて変化することになるから、その出力電圧Voを利用して加速度の大きさを検出できる。
つまり、可動電極と固定電極との間の容量C1,C2、信号取出用の固定容量C3および枠部(シールド層)40による容量C4に関して、加速度が加わった時のセンサの出力は、可動電極と固定電極の間隔が変化し、その間の容量変化(C1−C2)が生じることで、発生する。詳しくは、センサ出力電圧Voは、
Vo=C3・(C1−C2)・Vcc/(C1+C2+C3+C4)/Cf
となる。ただし、Cfはスイッチドキャパシタ回路の帰還容量である。
ここで、C1,C2値がC3値よりも十分小さいならば、
センサ出力電圧Voは、
Vo=(C1−C2)・Vcc/Cf
となる。
よって、加速度により変化する容量差(C1−C2)に比例した出力が得られる。
このようにして、第1のコンデンサ構成部E1での梁構造体10の可動電極部13と第2のコンデンサ構成部E2での梁構造体20の可動電極部23とが同一方向に動き、発生した容量差(C1−C2)を検出するとともに、第3のコンデンサ構成部E3を介して上記容量差(C1−C2)が取り出される。
また、各コンデンサ構成部E1,E2,E3(梁構造体10,20、信号取出用対向電極部30)をシールド層としての枠部(薄膜シリコン層)40にて完全に周囲で囲っているので、互いの干渉を防止することができる。つまり、SOIウエハを用いた容量式加速度センサにおいて基板の表面に垂直な方向に変位して加速度を支持基板と可動電極間の容量変化から検出する場合(支持基板の電位をフローティングで可動電極と支持基板間の容量変化を検出する場合)、第1〜第3の各コンデンサ構成部E1,E2,E3が互いに干渉し、出力が不安定になりやすいが、可動電極の周囲がすべてシールド層としての枠部(薄膜シリコン層)40で覆われており、これにより、電極間の干渉を防止することができる。
シールド層に関して、本実施形態の図1,2,3を、図8と比較して本実施形態のメリットを説明する。
図8においては、第1のコンデンサ構成部E1(第1の梁構造体10)と第3のコンデンサ構成部E3(信号取出用対向電極部30)との間、および、第2のコンデンサ構成部E2(第2の梁構造体20)と第3のコンデンサ構成部E3(信号取出用対向電極部30)との間にシールド層が無い。この場合には、図9に示すように、可動電極部13と信号取出用対向電極部30の間に寄生容量C10が形成されるとともに、可動電極部23と信号取出用対向電極部30の間に寄生容量C11が形成される。そして、この寄生容量C10,C11の容量値が変化するためセンサ出力誤差の要因となってしまう。これに対し、本実施形態においては図1および図4に示すように可動電極部13と信号取出用対向電極部30との間、および、可動電極部23と信号取出用対向電極部30との間に寄生容量が形成されずセンサ出力誤差を小さくすることができる。
以上、本実施形態は下記の特徴を有する。
SOI基板1において第1のコンデンサ構成部E1と第2のコンデンサ構成部E2と第3のコンデンサ構成部E3とがワンチップ化されている。第1のコンデンサ構成部E1での第1の梁構造体10の可動電極部13には搬送波電圧が印加され、また、第2のコンデンサ構成部E2での第2の梁構造体20の可動電極部23には逆相の搬送波電圧が印加される。そして、第1のコンデンサ構成部E1の可動電極部13と第2のコンデンサ構成部E2の可動電極部23とが加速度の作用により支持基板2の表面に直交する方向に変位する。これにより、第1のコンデンサ構成部E1における可動電極部13と支持基板2との間の容量C1が変化するとともに、第2のコンデンサ構成部E2における可動電極部23と支持基板2との間の容量C2が変化する。このとき、第2のコンデンサ構成部E2における可動電極部23と支持基板2との間の容量C2が、第1のコンデンサ構成部E1の可動電極部13の変位による容量C1とは異なる状態で変化する。そしてこの容量差が支持基板2から取り出され、さらに、第3のコンデンサ構成部E3を介して支持基板2から信号取出用対向電極部30に取り出される。よって、差動容量構造を採用することにより外乱(ノイズ)が相殺され、精度よくセンシングすることができる。また、SOI基板1を用い、このSOI基板1での薄膜シリコン層4を区画形成することにより、図11でのポリシリコン層を3層にわたり積層する場合よりも簡単な構成にて差動容量構造とすることができる。
さらに、薄膜シリコン層4よりなる枠部40をシールド層として、第1の梁構造体10の周囲と第2の梁構造体20の周囲と信号取出用対向電極部30の周囲において区画形成した。よって、薄膜シリコン層4よりなるシールド層(40)にて、第1の梁構造体10の周囲と第2の梁構造体20の周囲と信号取出用対向電極部30の周囲が囲まれており、これにより、第1のコンデンサ構成部E1の電極部(薄膜シリコン層により構成される電極部)と、第2のコンデンサ構成部E2の電極部(薄膜シリコン層により構成される電極部)と、第3のコンデンサ構成部E3の電極部(薄膜シリコン層により構成される電極部)との間の相互干渉を防止して出力の安定化を図ることができる。
なお、上記実施形態においては、第1の梁構造体10と第2の梁構造体20とは、梁部の長さL1,L2を変えることにより加速度(力学量)が作用したときの容量変化を異ならせたが、これに代わり以下のようにしてもよい。
・第1の梁構造体10と第2の梁構造体20とは、梁部12a〜12dの幅と梁部22a〜22dの幅とを変えることにより加速度(力学量)が作用したときの容量変化を異ならせる。
・第1の梁構造体10と第2の梁構造体20とは、可動電極部13,23の質量または電極面積を変えることにより加速度(力学量)が作用したときの容量変化を異ならせる。
・第1の梁構造体10と第2の梁構造体20とは、支持基板2と薄膜シリコン層4の間の絶縁膜3の材質または厚さを変えることにより加速度(力学量)が作用したときの容量変化を異ならせる。
また、半導体加速度センサの他にも半導体ヨーレイトセンサ等の他の力学量を検出するためのセンサに適用してもよい。
次に、上記実施形態および他の実施形態から把握できる技術的思想を以下に記載する。
(イ)請求項1に記載の半導体力学量センサにおいて、第1の梁構造体(10)と第2の梁構造体(20)とは、梁部(12a〜12d,22a〜22d)の長さ(L1,L2)を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
(ロ)請求項1に記載の半導体力学量センサにおいて、第1の梁構造体(10)と第2の梁構造体(20)とは、梁部(12a〜12d,22a〜22d)の幅を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
(ハ)請求項1に記載の半導体力学量センサにおいて、第1の梁構造体(10)と第2の梁構造体(20)とは、可動電極部(13,23)の質量または電極面積を変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
(ニ)請求項1に記載の半導体力学量センサにおいて、第1の梁構造体(10)と第2の梁構造体(20)とは、支持基板(2)と薄膜半導体層(4)の間の絶縁膜(3)の材質または厚さを変えることにより力学量が作用したときの容量変化を異ならせたことを特徴とする半導体力学量センサ。
実施の形態における半導体加速度センサの平面図。 図1におけるA−A線での縦断面図。 図1におけるB−B線での縦断面図。 電気的構造を説明するための概念図。 (a)〜(c)は半導体加速度センサの製造工程を説明するための断面図。 容量変化検出回路の回路構成図。 各種の波形図。 比較のための半導体加速度センサを示す図。 比較のための半導体加速度センサにおける等価回路図。 背景技術を説明するためのセンサの斜視図。 背景技術を説明するためのセンサの縦断面図。
符号の説明
1…SOI基板、2…支持基板、3…絶縁膜、4…薄膜シリコン層、10…第1の梁構造体、11a,11b,11c,11d…アンカー部、12a,12b,12c,12d…梁部、13…可動電極部、14…空隙、20…第2の梁構造体、21a,21b,21c,21d…アンカー部、22a,22b,22c,22d…梁部、23…可動電極部、24…空隙、30…信号取出用対向電極部、40…シールド層となる枠部、41…パッド、E1…第1のコンデンサ構成部、E2…第2のコンデンサ構成部、E3…第3のコンデンサ構成部。

Claims (1)

  1. 半導体材料よりなる電位がフローティング状態の支持基板(2)の一側面上に絶縁膜(3)を配するとともに該絶縁膜(3)上に薄膜半導体層(4)を配したSOI構造の積層基板(1)にて構成され、
    前記薄膜半導体層(4)において第1の梁構造体(10)が区画形成され、第1の梁構造体(10)の可動電極部(13)が共通の固定電極である前記支持基板(2)に対し空隙(14)を介して対向配置され、当該可動電極部(13)に搬送波電圧が印加されながら当該可動電極部(13)が力学量の作用により共通の固定電極である前記支持基板(2)の表面に直交する方向に変位して当該可動電極部(13)と前記支持基板(2)との間の容量が変化する第1のコンデンサ構成部(E1)と、
    前記第1のコンデンサ構成部(E1)と共に前記積層基板(1)にワンチップ化され、前記薄膜半導体層(4)において第2の梁構造体(20)が区画形成され、第2の梁構造体(20)の可動電極部(23)が共通の固定電極である前記支持基板(2)に対し空隙(24)を介して対向配置され、当該可動電極部(23)に搬送波電圧が印加されながら当該可動電極部(23)が力学量の作用により共通の固定電極である前記支持基板(2)の表面に直交する方向に変位して当該可動電極部(23)と前記支持基板(2)との間の容量が、前記第1の梁構造体(10)の可動電極部(13)の変位による容量とは異なる状態で変化する第2のコンデンサ構成部(E2)と、
    前記第1および第2のコンデンサ構成部(E1,E2)と共に前記積層基板(1)にワンチップ化され、前記薄膜半導体層(4)において信号取出用対向電極部(30)がその下に前記絶縁膜(3)が存在する状態で区画形成され、前記信号取出用対向電極部(30)が前記第1および第2のコンデンサ構成部の固定電極である前記支持基板(2)に対し対向配置される第3のコンデンサ構成部(E3)とを備え、
    力学量検出時において力学量の作用により前記各可動電極部(13、23)が変位することで前記第1、第2のコンデンサ構成部(E1、E2)に容量差が生じ、該容量差に基づく前記支持基板(2)の平衡電位からの変化量を前記第3のコンデンサ構成部(E3)を介して前記信号取出用対向電極部(30)に取り出す半導体力学量センサであって、
    前記薄膜半導体層(4)よりなり、前記第1の梁構造体(10)の周囲と第2の梁構造体(20)の周囲と信号取出用対向電極部(30)の周囲において区画形成され、前記第1の梁構造体(10)および第2の梁構造体(20)および前記信号取出用対向電極部(30)の周囲を囲む前記グランド電位のシールド層(40)と、
    を備えたことを特徴とする半導体力学量センサ。
JP2004163630A 2004-06-01 2004-06-01 半導体力学量センサ Expired - Fee Related JP4444005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004163630A JP4444005B2 (ja) 2004-06-01 2004-06-01 半導体力学量センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004163630A JP4444005B2 (ja) 2004-06-01 2004-06-01 半導体力学量センサ

Publications (2)

Publication Number Publication Date
JP2005345207A JP2005345207A (ja) 2005-12-15
JP4444005B2 true JP4444005B2 (ja) 2010-03-31

Family

ID=35497740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004163630A Expired - Fee Related JP4444005B2 (ja) 2004-06-01 2004-06-01 半導体力学量センサ

Country Status (1)

Country Link
JP (1) JP4444005B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298407A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Works Ltd 静電容量式センサ
DE112017007185B4 (de) * 2017-03-09 2023-01-12 Mitsubishi Electric Corporation Elektronisches Modul und Leistungsmodul
US11279614B2 (en) * 2019-06-28 2022-03-22 Analog Devices, Inc. Low-parasitic capacitance MEMS inertial sensors and related methods

Also Published As

Publication number Publication date
JP2005345207A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
JP3307328B2 (ja) 半導体力学量センサ
US6990864B2 (en) Semiconductor dynamic quantity sensor
US8096180B2 (en) Inertial sensor
JP2007139505A (ja) 容量式力学量センサ
US7059190B2 (en) Semiconductor dynamic sensor having variable capacitor formed on laminated substrate
JP4000936B2 (ja) 容量式力学量センサを有する検出装置
JP2006084327A (ja) 容量式力学量センサ装置
US6848309B2 (en) Capacitive type dynamic quantity sensor
US6430999B2 (en) Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove
US9823266B2 (en) Capacitive physical quantity sensor
JP4444005B2 (ja) 半導体力学量センサ
US7004029B2 (en) Semiconductor dynamic quantity sensor
JP4444004B2 (ja) 半導体力学量センサ
JP3928612B2 (ja) 半導体力学量センサ
JP4515069B2 (ja) 半導体力学量センサ
JP4743226B2 (ja) 半導体力学量センサ
JP4976349B2 (ja) 静電容量型加速度センサ及び静電容量型加速度計
JP4893491B2 (ja) 力学量検出センサ、加速度センサ、ヨーレートセンサ及び力学量検出センサの生産方法
JP5783201B2 (ja) 容量式物理量センサ
JPH08136574A (ja) 半導体容量式加速度センサ
JP2002303636A (ja) 半導体力学量センサ
JP2005083917A (ja) 半導体力学量センサ
JP2009063430A (ja) 2軸静電容量型加速度センサ、及び2軸静電容量型加速度計
WO2001075457A1 (en) Acceleration sensor
JP2001121499A (ja) マイクロマシン構造体および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071228

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees