JP4837750B2 - 加速度センサの製造方法 - Google Patents

加速度センサの製造方法 Download PDF

Info

Publication number
JP4837750B2
JP4837750B2 JP2009000109A JP2009000109A JP4837750B2 JP 4837750 B2 JP4837750 B2 JP 4837750B2 JP 2009000109 A JP2009000109 A JP 2009000109A JP 2009000109 A JP2009000109 A JP 2009000109A JP 4837750 B2 JP4837750 B2 JP 4837750B2
Authority
JP
Japan
Prior art keywords
movable electrode
substrate
acceleration sensor
electrode
side substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009000109A
Other languages
English (en)
Other versions
JP2009122114A (ja
Inventor
靖雄 山口
輝也 深浦
邦宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009000109A priority Critical patent/JP4837750B2/ja
Publication of JP2009122114A publication Critical patent/JP2009122114A/ja
Application granted granted Critical
Publication of JP4837750B2 publication Critical patent/JP4837750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Description

この発明は、固定電極と加速度によって変位する可動電極とを有し、両者の間の静電容量の変化から加速度を計測する加速度センサの製造方法に関する。
図13は、加速度センサの構造の一例の断面図を示している。この加速度センサは、固定電極2a,2b、可動電極1、表面側基板3、裏面側基板4および枠部分7を備えている。
可動電極1は、加速度を受けると変位する。よって、可動電極1と固定電極2a,2bとの間のそれぞれの距離に変化が生じる。この変化を静電容量の変化として検出することで、加速度センサは加速度を電気信号に変換する。
また、この加速度センサを表面側および裏面側から見た斜視図をそれぞれ図14および図15に示す。なお、図13は、図14および図15中の切断線A−Aにおける断面図である。また、図14および図15においては、加速度センサの内部構造を明確に示すために、裏面側基板4および表面側基板3をそれぞれ加速度センサから分離して示している。また、図16は、表面側基板3を加速度センサから分離したときの、固定電極2a,2b、可動電極1および枠部分7の平面図である。
図13〜図16に示すように、可動電極1は、一面にH字型の突起部1eを有する直方体の形状を有している。そして、直方体中の1組の対辺のそれぞれから梁状部分1a,1cが延び、梁状部分1a,1cは可動電極支持部1b,1dにつながっている。
ここで、可動電極1に突起部1eを設けているのは、加速度に対する感度を上げるために可動電極1の軽量化を図りつつ、表面側基板3と可動電極1との間の距離に比べ、裏面側基板4と可動電極1との間の距離を大きくしすぎないようにするためである。
可動電極支持部1b,1dは裏面側基板4および表面側基板3に接合されており、これらと梁状部分1a,1cとによって、可動電極1は浮遊状態に保たれる。なお、裏面側基板4および表面側基板3にはそれぞれ、裏面側基板4および表面側基板3が可動電極1に接触しないように凹み部分4a,3dが設けられている。
また、固定電極2a,2bおよび枠部分7も裏面側基板4および表面側基板3に接合されている。なお、可動電極1は、2つの固定電極2a,2bに挟まれるように配置されている。また、可動電極1と2つの固定電極2a,2bとは空隙5を介して非接触である。
なお、表面側基板3には、固定電極2a,2bのそれぞれに接続するためのコンタクトホール3a,3b、および可動電極支持部1dに接続するためのコンタクトホール3cが設けられている。このコンタクトホール3a〜3cからそれぞれの電極の電位が検出される。そして、各電極間での静電容量の変化が検出される。なお、固定電極は1つであっても同様の動作をさせることができる。その場合は、コンタクトホール3aまたは3bの一方とコンタクトホール3cとを、表面側基板3に設ければよい。
さて、このような加速度センサの製造方法について以下に説明する。
まず、可動電極1、固定電極2a,2bおよび枠部分7を形成するためのシリコン基板と、表面側基板3および裏面側基板4となる2枚のガラス基板とを用意する。そして、1枚のガラス基板にコンタクトホール3a〜3cおよび凹み部分3dを形成し、もう1枚のガラス基板に凹み部分4aを形成して、表面側基板3および裏面側基板4を形成しておく。
また、シリコン基板には、表面側基板3が接合される側から、可動電極1、梁状部分1a,1c、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7のパターンを、フォトリソグラフィ技術および異方性エッチング技術を用いて基板膜厚の途中まで(可動電極1の膜厚の分だけ)形成しておく。
次に、陽極接合法を用いてシリコン基板と表面側基板3とを接合する。すなわち、図17に示すように、シリコン基板11と表面側基板3とを位置あわせしつつ積層して、両者にそれぞれ電極13,15を接続し、加熱する。そして、陽極接合法に適した温度に達したら、電極13,15間に電圧を印加する。このとき、シリコン基板11に接続された電極13には接地電位GNDが与えられ、表面側基板3に接続された電極15には接地電位GNDよりも電位差Eだけ低い電位が与えられる。なお、電位差Eの発生には直流電源14を電極13,15間に接続すればよい。そして、電位差Eの値やその印加時間、接合時の温度等を適切に調節することにより、両電極間に接合電流を流してシリコン基板11と表面側基板3とを接合することができる。
次に、電圧印加を停止し、電極13,15をシリコン基板11および表面側基板3から外す。そして、フォトリソグラフィ技術および異方性エッチング技術を用いて、シリコン基板11のうち表面側基板3と反対側の面から可動電極1の突起部1e、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7のパターンを形成する。これにより、可動電極1が浮遊状態となる。
次に、シリコン基板11と裏面側基板4とを接合するために再度、陽極接合法を用いる。すなわち、図18に示すように、可動電極1、固定電極2a,2bおよび枠部分7が形成されたシリコン基板と裏面側基板4とを位置あわせしつつ積層して、表面側基板3および裏面側基板4にそれぞれ電極13,15を接続し、加熱する。そして、陽極接合法に適した温度に達したら、電極13,15間に電圧を印加する。このとき、表面側基板3に接続された電極13には接地電位GNDが与えられ、裏面側基板4に接続された電極15には接地電位GNDよりも電位差Eだけ低い電位が与えられる。なお、シリコン基板については、枠部分7に電極13と同じ電位を与えておく。そして、電位差Eの値やその印加時間、接合時の温度等を適切に調節することにより、両電極間に接合電流を流して、シリコン基板と裏面側基板4とを接合することができる。
そして、図19に示すように、スパッタリング法等を用いて表面側基板3上の全面に金属膜6を形成する。このとき、コンタクトホール3a〜3cの内部の可動電極1および固定電極2a,2bに電気的接続が図れるように、充分に金属膜6を厚く形成しておく。
最後に、図20に示すように、フォトリソグラフィ技術およびエッチング技術を用いて金属膜6をパターニングし、固定電極2a,2bおよび可動電極1にそれぞれ接続された電極膜6a,6b,6cに分離する。
上記のような陽極接合法では、シリコン基板11と裏面側基板4とを接合する際には、可動電極1および固定電極2a,2bが枠部分7から分離されているために、可動電極1および固定電極2a,2bが電気的に浮遊した状態となっている。このため、可動電極1および固定電極2a,2bは電気的に不安定な状態となり、可動電極1および固定電極2a,2b間で電位差が生じやすい。通常、陽極接合法においては、電位差Eの値を300〜1000V程度とするので、可動電極1および固定電極2a,2b間では数十V程度の電位差が生じることもある。
さて、可動電極1および固定電極2a,2b間の距離は数μm程度に設計されている。そのため、可動電極1および固定電極2a,2b間に数十V程度の電位差が生じると、互いに引き合うクーロン力(静電的な引力)がはたらき、両電極が貼り付いてしまう。このような現象は加速度センサの歩留まりを低下させ、加速度センサのコスト低下を阻む一因となっていた。
そこで、この発明の課題は、可動電極と固定電極との貼り付きを防止することが可能な加速度センサの製造方法を提供することにある。
本発明に係る加速度センサの製造方法は、第1および第2の絶縁性基板と非絶縁性基板とを準備する工程(a)と、前記第1の絶縁性基板に少なくとも2つのコンタクトホールを設ける工程(b)と、前記第1の絶縁性基板と前記非絶縁性基板とを接合するとともに、フォトリソグラフィ技術および異方性エッチング技術を用いて、前記非絶縁性基板に、前記コンタクトホールにそれぞれ接続される可動電極および固定電極を形成する工程(c)と、前記コンタクトホールを介して前記可動電極および前記固定電極が導通した状態となるよう、前記第1の絶縁性基板上および前記コンタクトホールの内部に導電性膜を形成する工程(d)と、前記導電性膜に所定の電位を与えつつ、前記非絶縁性基板のうち前記第1の絶縁性基板が接合された面と反対側の面に、陽極接合法により前記第2の絶縁性基板を接合する工程(e)と、前記導電性膜をパターニングし、前記固定電極および前記可動電極にそれぞれ接続された電極膜に分離する工程(f)とを備えるものである。
本発明によれば、コンタクトホールを介して可動電極および固定電極が導通した状態となるよう、第1の絶縁性基板上およびコンタクトホールの内部に導電性膜を形成する。よって、工程(e)を行う際に、可動電極および固定電極が同じ電位となり、可動電極および固定電極の貼り付きが生じない。また、従来の技術に比べ、工程の順番を入れ替えただけなので、新たな膜の形成等を必要とせず、コスト上昇を抑えることができる。
実施の形態1に係る加速度センサの製造方法を示す図である。 実施の形態1に係る加速度センサの製造方法を示す図である。 実施の形態1に係る加速度センサの製造方法を示す図である。 実施の形態1に係る加速度センサの製造方法を示す図である。 実施の形態1に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態2に係る加速度センサの製造方法を示す図である。 実施の形態3に係る加速度センサの製造方法を示す図である。 加速度センサの構造を示す断面図である。 加速度センサの構造を示す斜視図である。 加速度センサの構造を示す斜視図である。 加速度センサの構造を示す平面図である。 従来の加速度センサの製造方法を示す図である。 従来の加速度センサの製造方法を示す図である。 従来の加速度センサの製造方法を示す図である。 従来の加速度センサの製造方法を示す図である。
<実施の形態1>
本実施の形態に係る加速度センサの製造方法は、可動電極および固定電極のうち互いに向き合う面に、貼り付きの吸着力を低下させる膜を形成するものである。なお、本実施の形態においても、図13〜図16に示した加速度センサの構造を例にとって説明を行う。
図1は、本実施の形態に係る加速度センサの製造方法のうち、陽極接合法を用いてシリコン基板と裏面側基板4とを接合する工程を示したものである。なお、図1の状態に到る前には、従来の技術と同様、コンタクトホール3a〜3cおよび凹み部分3dが形成された表面側基板3とシリコン基板とを陽極接合法を用いて接合し、シリコン基板には、可動電極1、固定電極2a,2bおよび枠部分7を形成しておく。また、凹み部分4aが形成された裏面側基板4も準備しておく。
さて、図1においては、可動電極1、固定電極2a,2bおよび枠部分7の側面に、貼り付きの吸着力を低下させるステン膜8が形成されている。このようなステン膜8が形成されておれば、陽極接合法を用いてシリコン基板と裏面側基板4とを接合する際にたとえ両電極間にクーロン力がはたらいたとしても、可動電極1および固定電極2a,2b間の貼り付きを抑制することができる。よって、電圧印加の停止後は、可動電極1および固定電極2a,2bが互いに分離し、両電極間に空隙5を保つことが可能となる。
可動電極1および固定電極2a,2bをシリコン基板から形成する場合、このステン膜8には例えば、シリコン原子と酸素原子との不規則な結合およびシリコン原子と窒素原子との不規則な結合を有する絶縁膜を採用すればよい。このような絶縁膜であれば、膜表面に多数の凹凸を有しているために貼り付きが生じにくく、また、窒素原子の存在が貼り付きの発生をより一層抑制する。
さて、以下にステン膜8の形成工程を詳述する。まず、陽極接合法を用いて接合された表面側基板3とシリコン基板11とを準備する。なお、表面側基板3との接合前に、シリコン基板11には、表面側基板3が接合される側から、可動電極1、梁状部分1a,1c、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7のパターン12aを、基板膜厚の途中まで(可動電極1の膜厚の分だけ)形成しておく。
そして、熱酸化法やCVD(Chemical Vapor Deposition)法等を用いてシリコン基板11の表面に酸化膜9を形成する。
次に、酸化膜9上にフォトレジスト10を形成し、フォトレジスト10に、可動電極1の突起部1e、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7のパターンのマスクとなるパターニングを行う(図2)。そして、フォトレジスト10を介してフッ化水素溶液等により酸化膜9をエッチングし、フォトレジスト10に形成されたのと同じパターニングを酸化膜9に行う。そして、フォトレジスト10を除去する(図3)。
次に、酸化膜9をマスクとして、シリコン基板11にRIE(Reactive Ion Etching)等の異方性エッチングを行う。そして、シリコン基板11に、可動電極1の突起部1e、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7のパターン12bを形成する(図4)。これにより、可動電極1が浮遊状態となる。
そして、可動電極1、梁状部分1a,1c、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7の各部分を、フッ化水素溶液に硝酸溶液を少量加えた混合液に浸漬する。または、上記各部分を、重量濃度で1%程度に希釈化した硝酸溶液に浸漬した後、フッ化水素溶液に浸漬する。この後、洗浄して乾燥させれば、上記各部分の側面にはステン膜8が形成される(図5)。
そして、ステン膜8を残留させつつ酸化膜9を選択的に除去する。窒化酸化膜と酸化膜とは、公知のエッチング条件を用いてそのどちらか一方を選択的に残留させつつ他方を除去することができるので、酸化膜9を選択的に除去することは可能である。これにより、図1に示すような工程が実現できる。なお、酸化膜9は、可動電極支持部1b,1d、固定電極2a,2bおよび枠部分7の各部の裏面側基板4との接合面にステン膜8を形成しないために設けられたものである。
この後、図1に示した工程を経て、従来の技術と同様、図19に示すように、スパッタリング法等を用いて表面側基板3上の全面に金属膜6を形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いて金属膜6をパターニングし、固定電極2a,2bおよび可動電極1にそれぞれ接続された電極膜6a,6b,6cに分離する。
本実施の形態にかかる加速度センサの製造方法を用いれば、可動電極1、固定電極2a,2bおよび枠部分7の側面に、貼り付きの吸着力を低下させるステン膜8を形成する。よって、陽極接合法を用いてシリコン基板と裏面側基板4とを接合する際にたとえ両電極間にクーロン力がはたらいたとしても、可動電極1および固定電極2a,2b間の貼り付きを抑制することができる。
<実施の形態2>
本実施の形態に係る加速度センサの製造方法は、陽極接合法を用いずにシリコン基板と裏面側基板とを接合することによって、可動電極および固定電極の貼り付きを生じさせないものである。なお、本実施の形態においても、図13〜図16に示した加速度センサの構造を例にとって説明を行う。
図6は、本実施の形態に係る加速度センサの製造方法のうち、陽極接合法を用いずにシリコン基板と裏面側基板4とを接合する工程を示したものである。なお、図6の状態に到る前には、従来の技術と同様、コンタクトホール3a〜3cおよび凹み部分3dが形成された表面側基板3とシリコン基板とを陽極接合法を用いて接合し、シリコン基板には、可動電極1、固定電極2a,2bおよび枠部分7を形成しておく。また、凹み部分4aが形成された裏面側基板4も準備しておく。
さて、図6においては、裏面側基板4のうち、固定電極2a,2bおよび枠部分7との接合部分に、電圧印加を伴わなくても両者の接合が可能なTi/Ni(チタン/ニッケル)積層膜16が形成されている。
Ti/Ni積層膜をガラス基板上に形成(チタンがガラス基板側)し、Ti/Ni積層膜上にシリコン基板を配置して所定の温度の下で熱処理すると、シリコン原子とニッケル原子とが共晶を引き起こす。このことを利用すれば、陽極接合法を用いることなく裏面側基板4とシリコン基板とを接合することが可能となる。よって、クーロン力による可動電極1および固定電極2a,2b間の貼り付きを抑制することができる。
なお、電圧印加を伴わずにガラス基板とシリコン基板とを接合することが可能な材料は、Ti/Ni積層膜以外にも、例えば樹脂系の接着剤や粉末状のガラス(熱処理により融解させて接着させる)等が考えられる。しかし、加速度センサの製造方法として利用するためには、製造工程上、熱処理の温度に限界があり、これらの材料を採用することは困難である。
例えば、図13〜図16に示した加速度センサでは、表面側基板3および裏面側基板4にガラス基板を用いていることから、ガラス基板の融解し始める温度以下で接合が行われなければならない。また、後の金属膜6の形成等の工程で400℃付近まで熱処理を行うので、その温度で接合が剥離しないという条件も必要となる。これらを総合すれば、400〜500℃程度で接合が行え、400℃付近の温度では融解しない、という条件が接合材料には求められる。上記のTi/Ni積層膜はこの条件を満たすものであり、加速度センサの製造方法に採用するのに適している。
さて、以下にTi/Ni積層膜16の形成工程を、図7〜図11を用いて詳述する。まず、凹み部分4aが形成された裏面側基板4を準備する(図7)。そして、シリコン基板を接合する側の面の上にフォトレジスト17を形成し(図8)、フォトレジスト17に固定電極2a,2bおよび枠部分7のパターンのマスクとなるパターニングを行う(図9)。
次に、金属蒸着法等を用いて裏面側基板4上にチタン膜およびニッケル膜をこの順に形成して、Ti/Ni積層膜16を形成する(図10)。
そして、Ti/Ni積層膜16が形成された裏面側基板4を、超音波が印加されたアセトン溶液の中に浸漬して、フォトレジスト17上のTi/Ni積層膜16をフォトレジスト17とともにリフトオフする。これにより、可動電極1の配置に対応する部分にTi/Ni積層膜16を形成することなく、固定電極2a,2bおよび枠部分7と同一形状のTi/Ni積層膜16を裏面側基板4上に形成することができる(図11)。
なお、上記の工程において、フォトレジスト17の除去にアセトンを用いているのは以下の理由からである。すなわち、一般にフォトレジストの除去方法としては、プラズマアッシャーを用いる方法や酸系の薬液または有機系の薬液等のレジスト剥離液を用いる方法が存在する。しかし、これらの方法を用いるとTi/Ni積層膜16中のニッケル膜が腐食してしまい、シリコン基板との共晶反応が阻害されてしまう。具体的には、プラズマアッシャーを用いるとニッケル膜が酸化され、レジスト剥離液を用いるとニッケル膜が溶解してしまう。
一方、アセトンの場合はニッケル膜を腐食することなくフォトレジストを除去することができる。よって、ニッケル膜とシリコン基板との共晶反応を阻害しない。このために、フォトレジスト17の除去にアセトンを用いるのである。
また、フォトレジスト17にはポジ型のフォトレジストを採用しておけばよい。ポジ型のフォトレジストであれば、ネガ型のフォトレジストと異なりアセトンに溶解するからである。
この後、図6に示した工程を経て、従来の技術と同様、図19に示すように、スパッタリング法等を用いて表面側基板3上の全面に金属膜6を形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いて金属膜6をパターニングし、固定電極2a,2bおよび可動電極1にそれぞれ接続された電極膜6a,6b,6cに分離する。
本実施の形態にかかる加速度センサの製造方法を用いれば、裏面側基板4のうち、固定電極2a,2bおよび枠部分7との接合部分にTi/Ni積層膜16を形成するので、陽極接合法を用いることなく裏面側基板4とシリコン基板とを接合することが可能となる。
<実施の形態3>
本実施の形態に係る加速度センサの製造方法は、陽極接合法を用いてシリコン基板と裏面側基板とを接合する際に、可動電極および固定電極に同じ電位を与えることによって可動電極および固定電極の貼り付きを生じさせないものである。なお、本実施の形態においても、図13〜図16に示した加速度センサの構造を例にとって説明を行う。
図12は、本実施の形態に係る加速度センサの製造方法のうち、陽極接合法を用いてシリコン基板と裏面側基板4とを接合する工程を示したものである。なお、図12の状態に到る前には、従来の技術と同様、コンタクトホール3a〜3cおよび凹み部分3dが形成された表面側基板3とシリコン基板とを陽極接合法を用いて接合し、シリコン基板には、可動電極1、固定電極2a,2bおよび枠部分7を形成しておく。また、凹み部分4aが形成された裏面側基板4も準備しておく。
さて、図12においては、表面側基板3のうち、シリコン基板とは反対側の面の全面に既に金属膜6が形成されている。すなわち、シリコン基板と裏面側基板4との接合を行う前に、表面側基板3にスパッタリング法等を用いて金属膜6を形成しておく。なおこのとき、コンタクトホール3a〜3cの内部の可動電極1および固定電極2a,2bに電気的接続が図れるように、充分に金属膜6を厚く形成しておく。
このように、予め表面側基板3の全面に金属膜6を形成した状態では、コンタクトホール3a〜3cを介して可動電極1および固定電極2a,2bが導通した状態となっている。よって、表面側基板3の金属膜6を電極13に接続すれば、可動電極1および固定電極2a,2bにはともに、接地電位GNDが与えられることになる。この状態で、図12に示すように陽極接合法を用いてシリコン基板と裏面側基板4とを接合すれば、可動電極1および固定電極2a,2bが同じ電位となり、可動電極および固定電極の貼り付きが生じない。
そして、接合が終了すれば、従来の技術と同様、図20に示すように、フォトリソグラフィ技術およびエッチング技術を用いて金属膜6をパターニングし、固定電極2a,2bおよび可動電極1にそれぞれ接続された電極膜6a,6b,6cに分離する。
本実施の形態にかかる加速度センサの製造方法を用いれば、予め表面側基板3の全面に金属膜6を形成した状態で、陽極接合法を用いてシリコン基板と裏面側基板4とを接合する。よって、可動電極1および固定電極2a,2bが同じ電位となり、可動電極および固定電極の貼り付きが生じない。また、従来の技術に比べ、工程の順番を入れ替えただけなので、新たな膜の形成等を必要とせず、コスト上昇を抑えることができる。
1 可動電極、2a,2b 固定電極、3 表面側基板、4 裏面側基板、6 金属膜、7 枠部分、8 ステン膜、9 酸化膜、11 シリコン基板、16 Ti/Ni積層膜。

Claims (1)

  1. 第1および第2の絶縁性基板と非絶縁性基板とを準備する工程(a)と、
    前記第1の絶縁性基板に少なくとも2つのコンタクトホールを設ける工程(b)と、
    前記第1の絶縁性基板と前記非絶縁性基板とを接合するとともに、フォトリソグラフィ技術および異方性エッチング技術を用いて、前記非絶縁性基板に、前記コンタクトホールにそれぞれ接続される可動電極および固定電極を形成する工程(c)と、
    前記コンタクトホールを介して前記可動電極および前記固定電極が導通した状態となるよう、前記第1の絶縁性基板上および前記コンタクトホールの内部に導電性膜を形成する工程(d)と、
    前記導電性膜に所定の電位を与えつつ、前記非絶縁性基板のうち前記第1の絶縁性基板が接合された面と反対側の面に、陽極接合法により前記第2の絶縁性基板を接合する工程(e)と、
    前記導電性膜をパターニングし、前記固定電極および前記可動電極にそれぞれ接続された電極膜に分離する工程(f)と
    を備える加速度センサの製造方法。
JP2009000109A 2009-01-05 2009-01-05 加速度センサの製造方法 Expired - Lifetime JP4837750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009000109A JP4837750B2 (ja) 2009-01-05 2009-01-05 加速度センサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009000109A JP4837750B2 (ja) 2009-01-05 2009-01-05 加速度センサの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000127153A Division JP4260339B2 (ja) 2000-04-27 2000-04-27 加速度センサの製造方法

Publications (2)

Publication Number Publication Date
JP2009122114A JP2009122114A (ja) 2009-06-04
JP4837750B2 true JP4837750B2 (ja) 2011-12-14

Family

ID=40814393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000109A Expired - Lifetime JP4837750B2 (ja) 2009-01-05 2009-01-05 加速度センサの製造方法

Country Status (1)

Country Link
JP (1) JP4837750B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09196700A (ja) * 1996-01-13 1997-07-31 Omron Corp 静電容量型半導体力学量センサ及び製造方法
JPH09243657A (ja) * 1996-03-05 1997-09-19 Omron Corp 容量型加速度センサ
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
JPH1151966A (ja) * 1997-08-07 1999-02-26 Denso Corp 半導体加速度センサおよびその製造方法
JP4214572B2 (ja) * 1998-09-04 2009-01-28 株式会社デンソー 半導体力学量センサの製造方法

Also Published As

Publication number Publication date
JP2009122114A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5187441B2 (ja) Mems素子およびその製造方法
US7629263B2 (en) Semiconductor sensor production method and semiconductor sensor
KR20080038053A (ko) 기능 소자
WO1999013343A1 (fr) Capteur d'acceleration et procede de fabrication
JP4572686B2 (ja) 静電容量型半導体物理量センサ及びその製造方法
US7527997B2 (en) MEMS structure with anodically bonded silicon-on-insulator substrate
TW201728525A (zh) 藉由將表面粗糙化而改良靜摩擦之方法
JP6281883B2 (ja) パッケージ形成方法
JP4260339B2 (ja) 加速度センサの製造方法
JP4837750B2 (ja) 加速度センサの製造方法
JP4419551B2 (ja) エレクトレットコンデンサー及びその製造方法
JP2000275272A (ja) 半導体加速度センサ及びその製造方法
JP4817287B2 (ja) 力学量センサの製造方法
JP2003166998A (ja) 半導体加速度センサ
JP2007139559A (ja) 静電容量型圧力センサ
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2010021252A (ja) 可変容量素子およびその製造方法
JP2006200920A (ja) 静電容量型半導体物理量センサ及びその製造方法
JP2014075193A (ja) 電子装置の製造方法
JP2010143792A (ja) 基板の接合方法およびmemsデバイス
JP2007071725A (ja) 静電容量型センサ
JP2007139571A (ja) 静電容量型圧力センサ
JP4182630B2 (ja) ダイヤフラム構造体、微小トランスジューサ、およびこれらの製造方法
JP5679058B2 (ja) 電子デバイスとその製造方法、及び電子デバイスの駆動方法
WO2012098825A1 (ja) 貼り合わせ基板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4837750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term