KR20080038053A - 기능 소자 - Google Patents

기능 소자 Download PDF

Info

Publication number
KR20080038053A
KR20080038053A KR1020070108180A KR20070108180A KR20080038053A KR 20080038053 A KR20080038053 A KR 20080038053A KR 1020070108180 A KR1020070108180 A KR 1020070108180A KR 20070108180 A KR20070108180 A KR 20070108180A KR 20080038053 A KR20080038053 A KR 20080038053A
Authority
KR
South Korea
Prior art keywords
metal film
glass substrate
film
substrate
functional element
Prior art date
Application number
KR1020070108180A
Other languages
English (en)
Inventor
쇼헤이 하따
에이지 사까모또
나오끼 마쯔시마
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080038053A publication Critical patent/KR20080038053A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00Details of instruments
    • G01P1/02Housings
    • G01P1/023Housings for acceleration measuring devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0897Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by thermal pick-up
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1057Mounting in enclosures for microelectro-mechanical devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173Air-gaps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0271Resonators; ultrasonic resonators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612Composite web or sheet
    • Y10T428/2462Composite web or sheet with partial filling of valleys on outer surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24826Spot bonds connect components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

본 발명의 과제는 MEMS에 의한 기능 소자의 웨이퍼 레벨 패키징에서의, 양극 접합에 의한 접합부의 기밀성을 향상시켜 저렴한 MEMS 기능 소자를 제공한다. Si를 주체로 하는 기판을 가공법을 이용하여 형성한 기능 소자와, 이 기능 소자의 외주에 형성된 밀봉 메탈라이즈막과, 이 밀봉 메탈라이즈막에 양극 접합에 의해 접합되는 글래스 기판을 구비한다. 이 밀봉 메탈라이즈막의 표면부에는 Al을 주성분으로 하는 메탈라이즈막 상에, Sn, Ti 중 적어도 하나를 주성분으로 하는 메탈라이즈막, 또는 이들을 조합한 메탈라이즈막이 형성되어 있다.
Si 기판, 기능 소자, 메탈라이즈막, 글래스 기판, 관통 전극, 전극 패드

Description

기능 소자{FUNCTIONAL DEVICE}
본 출원은, 2006년 10월 27일자로 출원된 일본 특허 출원 제2006-292598호에 근거한 우선권을 주장하며, 그 내용은 본원에 참조로서 포함된다
[0001] 본 발명은, MEMS(Micro Electro Mechanical Systems)로 되는 기능 소자에 관한 것이다. MEMS에서는,Si를 주체로 하는 기판을 에칭에 의해 가공하여 고주파 필터의 제조, 각종의 센서, 액튜에이터 등의 제조가 이루어져 있다.
[0002] MEMS의 분야에서는,에칭 기술을 구사하여 Si를 주체로 하는 기재를 가공하여, 고주파 센서, 가속도나 각속도의 센서, 액튜에이터 등의 기능 소자를 형성한다. 기재에는 Si 웨이퍼가 사용되는 것도 있고, 웨이퍼 내부에 절연층을 갖는, 소위 SOI(Silicon On Insulator) 웨이퍼가 사용되는 것도 있다.
[0003] 휴대 전화 등에서 사용되는 고주파 필터에는, 대표적인 것으로 SAW(Surface Acoustic Wave) 필터가 있다. 그러나, 최근 FBAR(Film Bulk Acoustic Resonator) 필터 등도 이용된다. SAW 필터에서는, 압전 소자 기판 상에 기능 소자를 형성한다. 한편, FBAR 필터에서는, Si를 주체로 하는 기판 상에 압전막을 형성하여 기능 소자를 제조하는 점이 특징의 하나이다. 이와 같은 고주파 필터에서는 기능 소자의 특성, 신뢰성 확보를 위해, 기능 소자부를 기밀 밀봉할 필요가 있다.
[0004] MEMS 제품 중에서도, 가속도 등의 센서에서는, 기능 소자를 형성하는 제1 방식으로서, 기능 소자의 움직임의 변화로부터 기기 전체에 부하된 가속도를 계측하는 방식이 있다. 이 경우, 기능 소자용의 전극으로서, 에칭에 의해 방추나 빗살 형상의 전극을 형성하고 있다. 제2 방식으로서, 미리 대들보 상에 형성해 둔 저항체에 부하되는 왜곡에 의해 발생하는 저항 변화로부터, 가속도를 판독하는 방식이 있다. 이 경우, Si를 주체로 하는 기판에 에칭에 의한 관통 가공을 실시하고, 얇은 대들보를 통해 방추를 파지하는 구조를 형성하고, 그 대들보 상에 저항체를 형성하고 있다. 어느 쪽의 방식에서도, 전극이나 방추의 움직임이 패키지 내의 기압의 영향을 받으므로, 패키지의 기밀 밀봉이 필요하다. 또한, 최근 제3 방식으로서, 온도 검지 센서에 의해 기능 소자 내의 온도 분포를 측정하여 가속도를 검출하는 방법이 개발되어 있다. 이 예는, Si를 주체로 하는 기판 상에, 중공 구조를 형성하고, 그 위에 얇은 그물코 형상의 대들보가 형성된다. 그 대들보의 소정의 위치에 온도 검지 센서를 형성하고,또한 일부에 열원을 형성해 둔다. 이와 같이 하여, 패키지 내부의 기체가, 열원에 의해 가열된 상태에서, 가속도가 부하되면 기체가 유동한다. 그 온도 분포를 계측함으로써, 부하된 가속도를 검출한다. 이와 같은 기능 소자라도, 패키지의 기밀 밀봉이 필요하다.
[0005] 어떻게 하여도, MEMS와 같은 가동부를 갖는 센서나, 고주파 필터 등에서는 특성을 일정하게 유지하므로, 패키지의 기밀 밀봉은 불가결한 것으로 되어 있다.
[0006] 이와 같은 기밀 밀봉을 행하기 위한 종래의 기술로서는, 기능 소자를 세라믹제의 패키지에 실장하고, 그 위로부터 금속, 세라믹, 글래스 등의 덮개를 땜납 혹은 저융점 글래스를 이용하여 접속하는 방법이 있다. 그러나 이들 방법은, 일반적으로는 개별로 소자를 실장하는 것이다.
[0007] 최근, MEMS의 기능 소자의 실장 코스트를 저감시키는 방법의 하나로서, 웨이퍼의 상태에서 밀봉을 완료시키는 시도가 이루어지고 있다. 그를 위해서는, 기능 소자를 형성한 Si를 주체로 하는 기판에, 다른 웨이퍼를 접합하고, 기밀 밀봉을 행하는 것이 필요하다. 이와 같은 예로서, 예를 들면 비특허 문헌 1 등을 들 수 있다.
[0008] [비특허 문헌 1] DIGEST OF TECHNICAL PAPERS 2002; IEEE International Solid-State Circuits Conference 0-7803-7335-9/02/2002 IEEE
[0009] 웨이퍼 접합에 의해 기능 소자를 기밀 밀봉하고자 하는 방법으로서, 비특허 문헌 1에 예를 든 것이 있다. 이 방법은 다음 수순을 취하고 있다. 즉, Si 웨이퍼 상의 기능 소자의 외주에 Au 도금을 두껍게 실시하고, 또한 다른 Si 웨이퍼를 이에 겹쳐 가압하면서 Au-Si의 공정 온도(361℃) 이상으로 가열한다. 이와 같이 하여 Au-Si 공정 융체를 형성하여, 양쪽 웨이퍼를 서로 접합한다. 그러나,이 방법으로는 웨이퍼 상에 Au 도금에 의한 밀봉부의 패턴을 두껍게 형성해야만 하여, Au를 많이 사용한다. 그 때문에 코스트가 매우 높다고 하는 문제점이 있다.
[0010] 본 발명은, Au 등의 귀금속의 사용량을 억제하여, 저코스트의 금속막(해당 기술 분야에서는, 메탈라이즈라고 통칭하고 있다. 이하, 메탈라이즈막이라고 약기함)을 기능 소자의 외주에 형성하고, 다른 웨이퍼를 접합하여 기밀 밀봉을 얻는 것이다.
[0011] 본 발명의 골자는, 기능 소자의 외주에 밀봉 메탈라이즈막을 형성하고,이 밀봉 메탈라이즈막에 글래스 기판의 양극 접합을 행한다. 밀봉 메탈라이즈막의 구성은, 표면부에는 Al을 주성분으로 하는 메탈라이즈막을 형성하고, 그 위에 Sn, Ti 중 적어도 하나를 주성분으로 하는 메탈라이즈막, 또는 이들을 조합한 메탈라이즈막을 형성한다.
[0012] 기능 소자는 통례적으로, 적어도 표면이 Si인 기판이 이용된다. 보다 구체적으로는,Si 기판 혹은 SOI 기판 등이다. 그리고,이 경우 적어도 표면이 Si인 기판, 제1 밀봉용 금속막 및 글래스 기판에 의한 양극 접합 시의 반응 생성물층이, 그 양극 접합 후의 상기 제1 밀봉용 금속막과 글래스 기판의 계면에 형성되어 있다. 이에 의해, 충분한 밀봉이 가능하게 된다. 양극 접합 시의 반응 생성물층이 형성되는 것은, 이하의 다른 여러 가지 형태에서도 기본적으로 마찬가지이다.
[0013] 상기 제1 밀봉용 금속막의 대표적인 예는, 적어도, Al을 주성분으로 하는 금속막과, Ti를 주성분으로 하는 금속막과의 적층체를 이용하는 예이다. 이 경우, 상기 금속막의 적층체와 글래스 기판 사이에 양극 접합 시의 반응 생성물층이 형성되어 있다. 이 반응 생성물층은 Ti를 주성분으로 하는 메탈라이즈막이라고 할 수 있다.
[0014] 상기 제1 밀봉용 금속막의 다른 예는, 적어도, Al을 주성분으로 하는 금속막과, Sn을 주성분으로 하는 금속막과의 적층체를 이용하는 예이다. 이 경우, Al을 주성분으로 하는 금속막과 상기 글래스 기판 사이에 양극 접합 시의 반응 생성물층이 형성되어 있다. 이 반응 생성물층은 Sn을 주성분으로 하는 메탈라이즈막이라고 할 수 있다.
[0015] 상기 제1 밀봉용 금속막의, 또 다른 예는, 적어도, Al을 주성분으로 하는 금속막과, Ti층, Au층 및 Sn을 주성분으로 하는 금속막과의 적층체를 이용하는 예이다. 그리고, Al을 주성분으로 하는 금속막과 상기 글래스 기판 사이에 양극 접합 시의 반응 생성물이 형성되어 있다. 이 반응 생성물층은 Al, Ti, Sn 중 적어도 하나를 주성분으로 하는 화합물막을 갖는다고 할 수 있다.
[0016] 또한, 상기 기판에 제1 밀봉용 금속막에 대한 접착층이 형성되는 것이 실용상 유용하다. 그 대표적인 예는, Ti막이다.
[0017] 기능 소자의 전극의 취출에 관해서는, 기능 소자를 형성한 웨이퍼측에 마찬가지의 메탈라이즈막의 구성으로 전극을 형성하고, 글래스 기판에는 관통 구멍을 형성해 두고, 관통 구멍이 전극의 내부에 위치하도록 위치 정렬을 행하고, 관통 구멍의 주위의 글래스 기판을 전극 메탈라이즈막에 양극 접합함으로써, 기밀 밀봉을 행하면서 전극을 취출할 수 있다.
[0018] 보다 구체적으로 그 대표예를 설명하면 다음과 같다. 즉, 상기 글래스 기판은, 상기 기능 소자를 둘러싸는 제1 밀봉용 금속막의 내측에, 관통 구멍을 갖고, 상기 적어도 표면이 Si인 기판 상에, 배선용 금속막이 더 형성되고, 그 배선용 금속막은 상기 기능 소자에 전기적으로 접속되고, 상기 배선용 금속막에 접하여 제2 밀봉용 금속막이 더 형성되어 있다.
[0019] 상기 제2 밀봉용 금속막의 기판에 대한 평면적인 위치가, 상기 글래스 기판의 관통 구멍의 위치에 대응하고 있다. 그리고, 상기 기능 소자부가 상기 글래스 기판과 대향한 상태에서, 상기 적어도 표면이 Si인 기판과 상기 글래스 기판이, 상기 제2 밀봉용 금속막을 개재하여서도 양극 접합에 의해 접합되고, 또한 상기 적어도 표면이 Si인 기판, 상기 제1 및 제2 밀봉용 금속막 및 상기 글래스 기판에 의한 양극 접합 시의 반응 생성물층이, 해당 양극 접합 후의 상기 제1 및 제2 밀봉용 금속막과 상기 글래스 기판의 계면에 형성되어 있다.
[0020] 본 발명에 따르면, 저렴한 MEMS에 의한 기능 소자를 제공할 수 있다. 이는, MEMS에 의한 기능 소자를 웨이퍼 상태에서 일괄하여 기밀 밀봉을 행할 수 있는 것에 기인한다.
[0021] 본원 발명의 여러 가지의 실시예를 설명하겠지만, 이에 앞서, 상기 메탈라이즈막의 상세를 설명한다. Al 메탈라이즈막의 성분은, 기본적으로 순 Al이 바람직하다. 그러나,Al 메탈라이즈막의 경도, 결정의 제어 등의 목적으로, 다른 원소를 첨가하여도 된다. 그 경우, Al 성분이 90wt% 이상으로 되도록, 다른 원소의 첨가량을 10wt% 이하로 하는 것이 실제적이다. Al 메탈라이즈막에 10wt% 이 상의 다른 원소를 첨가하면, 이들과 Al의 합금, 화합물 등이 많이 발생하게 되어, Al 메탈라이즈막의 표면 거칠기가 커질 염려가 있기 때문이다. 또한, 메탈라이즈막의 경도나 결정의 제어의 목적으로 첨가되는 다른 원소에는 Ti, Cr, V, W, Cu, Ni, Fe 등이 있다. 구체적인 요청에 따라서, 이들 원소 중 적어도 하나를 Al에 첨가하는 것도 있다. 또한, 상기 Ti층, Sn층, Au층 등도, 불순물을 통례적인 의미에서 함유하는 경우도 당연히 존재한다.
[0022] Al 메탈라이즈막 상에 형성하는 Ti의 두께는, 기본적으로 Al 메탈라이즈막의 표면의 요철보다도 두껍게 한다. 그 이유는, 양극 접합의 도중에서, Ti가 글래스 내에 확산하고, 돌출된 부분의 Ti가 깎여지도록 하여 접합이 진행되기 때문이다. 돌출부가 완전히 없어져, 메탈라이즈막 전역이 접합될 때까지 Ti가 전역에서 남도록 하기 위해서는, Ti의 두께를 Al 메탈라이즈막의 요철보다도 두껍게 할 필요가 있다. 상세하게는, 후술하는 실시예에서의 양극 접합의 상세한 설명의 부분에서, 구체예를 들어 설명한다. 또한, Al 메탈라이즈막의 선택은, 이하의 발명의 형태에서도 마찬가지로 생각하여도 충분하다.
[0023] Ti 메탈라이즈막도 기본적으로 Ti이지만, 여기에 불순물이 함유되는 것도 있다.
[0024] 상기 Sn, Ti 중 적어도 하나를 주성분으로 하는 메탈라이즈막, 또는 이들을 조합한 메탈라이즈막은, 전술한 양극 접합 시의 반응 생성물막에 상당하고, 이하의 형태에서의 제조 공정에 의해 형성된다.
(1) 제1 제조 방법은, 다음 공정을 갖는 것이다. Si를 주체로 하는 기판 상 에, Al을 주성분으로 하는 메탈라이즈막을 형성하는 공정과, 연속하여 Ti 메탈라이즈막을 형성하는 공정을 갖고, 또한 표면부의 Ti 메탈라이즈막에 글래스 기판을 양극 접합에 의해 접합하는 공정을 갖는다. 이와 같이 하여, Ti를 주성분으로 하는 메탈라이즈막이 형성된다. 그 상세한 형태는, 실시예에서 상세하게 설명한다.
(2) 제2 제조 방법은, 다음 공정을 갖는 것이다. Si를 주체로 하는 기판 상에, Al을 주성분으로 하는 메탈라이즈막을 형성하는 공정과, 연속하여 Sn 메탈라이즈막을 형성하는 공정이 있고, 표면부의 Sn막을 용융시키면서 글래스 기판을 양극 접합에 의해 접합하는 공정을 갖는다. 이와 같이 하여, Sn을 주성분으로 하는 메탈라이즈막이 형성된다.
(3) 제3 제조 방법은, 다음 공정을 갖는 것이다. Si를 주체로 하는 기판 상에, Al을 주성분으로 하는 메탈라이즈막을 형성하는 공정과, 연속하여 Ti 및 Au 메탈라이즈막을 형성하는 공정이 있고, 이에 계속하여 Sn 메탈라이즈막을 Au 메탈라이즈막 상에 형성하는 공정을 갖고, Sn과 Au의 합금을 용융시키면서 글래스 기판을 양극 접합에 의해 접합하는 공정을 갖는다. 이와 같이 하여, Ti, Al, Sn 중 적어도 하나를 주성분으로 하는 화합물이 형성되어 있다. 그 구체적인 형태는, 실시예에서 상세하게 설명한다.
[0025] 본 발명의 여러 가지의 형태의 계면 구성을 보면, Al을 주성분으로 하는 메탈라이즈막의 결정 입계의 함몰부와 글래스 기판 사이의 부분이 Ti, Al, Sn, Au 중 적어도 하나를 주성분으로 하는 화합물로 충전되어 있는 기능 소자인 것이라고 말할 수 있다.
[0026] <실시예 1>
본 발명의 제1 실시예에 대해 도 1∼도 7을 이용하여 설명한다. 도 1은, 기능 소자의 웨이퍼 레벨에서의 패키징의 개요를 도시하는 사시도, 도 2는 마찬가지의 웨이퍼 레벨에서의 패키징의 개요를 도시하는 사시도이며, 다이싱의 라인을 예시하고 있다. 즉, 도 1의 Si 기판(1) 상에는 기능 소자(2)가 형성되고, 그 외주에 밀봉용의 메탈라이즈막(3)이 형성되어 있다. 이 밀봉용의 메탈라이즈막(3)에 글래스 기판(4)을 양극 접합에 의해 접합한다. 양극 접합 후에, 도 2에 예시한 바와 같이, 밀봉용의 메탈라이즈막 사이에 도시된 다이싱 라인(30)을 따라 절단되고, 각 기능 소자(2)로 분할된다. 도 2에는, 예로서 1열의 다이싱 라인을 기재하였다. 각 기능 소자간에서 다이싱되는 것은 물론이다. 제조되는 디바이스마다 상이하지만,Si 기판(1)은 단결정의 Si 웨이퍼의 경우도 있고, SOI 웨이퍼의 경우도 있어, 어떠한 경우에도 Si를 주체로 한 기재로 된다. 본원 명세서에서는, 이러한 여러 가지 형태를 포함하여 Si를 주체로 한 기재라고 칭한다.
[0027] 기능 소자의 상세한 구조를 도 3C를 이용하여 설명한다. 도 3C는, 대표적인 기능 소자의 단면도이다. Si 기판(1) 상에, 배선 및 전극(8)에 끼워진 AlN 압전막(9)이 형성되어 있다. 그 아래에는, Si 기판(1)을 에칭함으로써 형성된 캐비티(5)가 존재한다. 배선 및 전극(8)과 전기적으로 접속된 관통 전극(6)이, Si 기판(1)을 관통하도록 형성되어 있다. 또한, Si 기판(1)의 반대측의 표면에는, 땜납 접속 등에 이용하는 전극 패드(7)가 형성되어 있다. 이들 기능 소자의 외주에는, 기능 소자가 존재하는 측의 Si 기판(1) 표면에, 밀봉용의 메탈라이즈막(3)이 형성되어 있다. 이 밀봉 메탈라이즈막(3)에는 글래스 기판(4)이 양극 접합에 의해 접합되어 있다. 또한, Si 기판(1)은 표면에 절연을 위한 산화물층 등이 형성되어 있지만, 도시는 되어 있지 않다.
[0028] 밀봉용의 메탈라이즈막의 구성을 도 4에 도시한다. 도 4는, 도 3C에서의 영역 A의 확대도이다. Si 기판(1) 상에, 밀착을 위한 Ti막(10), 그 위에 Al막(11)과 Ti막(12)이 형성되어 있고, 이 Ti막(12)에 글래스 기판(4)이 양극 접합에 의해 접합되어 있다.
[0029] 도 3A 내지 도 3C를 참작한다. 이와 같은 구조를 형성하는 프로세스의 예에 대해 설명한다. 우선, 포토리소그래피 기술에 의해, Si 기판(1) 상에 관통 전극(6)용의 관통 구멍을 형성하기 위한 레지스트 마스크를 형성한다. 다음에 드라이 에칭 기술을 이용하여, Si 기판(1)에 관통 구멍(30)을 형성한다. 절연을 위해, Si 기판(1)에 대해 열산화를 행하여 표면에 열산화막(31)을 형성한다. 다음으로, 관통 구멍(30)의 내부 및 그 주위에, Ti 등을 스퍼터 등으로 메탈라이즈한다. 이와 같이 하여, 금속막(32)이 형성된다. 다음으로, 관통 구멍(30) 내부에 금속(6)을 충전한다. Cu, Ni 등의 금속의 도금을 실시하는 것이 바람직하다. 이 관통 전극부(6)는 기능 소자의 기밀성에 영향을 주므로, 간극 없이 충전하는 것이 필요하다. 그 후, Si 기판(1)의 양면을 연마하여, 돌출된 금속 도금을 제거하여 평탄화시킨다. 또한, 이하의 도면에서는 도면이 번잡하게 되므로, 열산화막(31) 및 금속막(32)의 도시는 생략한다.
[0030] 다음에, 웨트 혹은 드라이의 에칭을 이용하여, 캐비티(5)를 형성한 다(도 3A). Si 기판(1)에 SOI 웨이퍼를 이용한 경우는, 기판의 중간에 존재하는 SiO2가 에치 스톱으로 되므로, 균일한 깊이의 캐비티가 얻어지기 쉽다. Si 웨이퍼를 이용하는 경우에는, 캐비티의 저부에 약간의 에칭 거칠음이 생기는 경우도 있다.
[0031] 그 후, 후공정에서 제거하지만, 당면의 공정에서 캐비티가 방해되지 않도록 하기 위한 희생층을 캐비티 내에 매립한다. 그 후의 공정에 충분한 내성이 있는 레지스트재 등을 이용할 수 있다. 또한,Si 기판(1)의 표면을 연마하여 평탄화한다.
[0032] 다음에, 배선 및 전극(8), 전극 패드(7)의 패턴을 포토리소그래피 기술에 의해 형성한다. 이 공정은, 예를 들면 Ti를 스퍼터로 메탈라이즈한 후에, Ni/Au 도금을 Ti 표면에 실시한다고 하는 방법을 이용한다. 이 경우, Ti(0.1), Ni(2), Au(2) 등의 두께로 한다(괄호 내는 메탈라이즈막의 두께로 단위는 ㎛이다. 이후, 마찬가지임). 다른 방법으로서는, Ti(0.1)/Pt(0.2)/Au(0.5), Ti(0.1)/Ni(0.5)/Au(0.5) 등의 메탈라이즈막을 스퍼터나 증착법에 의해 공급하고, 패턴화는 밀링이나 리프트 오프법으로 행할 수도 있다. 또한, 배선 및 전극(8)을 형성하는 경우는, AlN 압전막(9) 아래의 전극을 먼저 형성하고,AlN 압전막을 형성한 후, 그 위로부터 다른 한쪽의 전극의 메탈라이즈막을 씌워서 형성한다. 전극 패드(7)는, 이들 공정에서 배선 및 전극(8)과 마찬가지로 형성한다.
[0033] AlN 압전막은, 포토리소그래피 기술과 박막 형성 기술을 이용하여 배 선 및 전극(8) 상에 형성한다.
[0034] 다음에, 밀봉용의 메탈라이즈막(3)을 형성한다(도 3B). 금속의 공급 방법은 스퍼터, 증착 등이 바람직하다. 패턴 형성은, 포토리소그래피 기술에 의한 밀링, 리프트 오프 혹은 웨트 에칭을 적용할 수 있다. 도 4의 경우에는, Ti(10)로서 두께(0.1)를 형성하고,Al(11)로서 두께(5)를 형성하고, 그 위에 Ti(12)로서 두께(0.2)를 형성한다. Al에 의해 두께를 확보함으로써, 기능 소자가 글래스 기판(4)에 접촉하지 않도록 한다. 또한, Al은 상기에 설명한 바와 같은 드라이의 방법 이외에도, 도금법을 적용하여 두껍게 형성할 수도 있다. 또한, 본 실시예에서의 Al 메탈라이즈막의 요철은 0.2㎛ 이하므로, 그 위에 형성하는 Ti는 0.2㎛로 하고 있다.
[0035] 그 후, 캐비티(5) 내에 형성한 희생층을 용제로 녹여서 제거한다. 여기까지의 공정에서 기능 소자가 형성된다.
[0036] 다음으로, 글래스 기판(4)을 밀봉 메탈라이즈막(3)에 양극 접합에 의해 접합한다(도 3C).
[0037] 이 이후의 공정은, 글래스 기판(4)을 밀봉 메탈라이즈막(3)에 양극 접합에 의해 접합하고, 기밀 밀봉을 행하는 것에 관한 것이다. 여기서 양극 접합에 대해 상세하게 설명한다. 양극 접합이란, 일반적으로는 Si 웨이퍼에 글래스 기판을 서로 겹쳐, Si 웨이퍼의 하면과 글래스 기판의 상면에 전극을 꽉 눌러, 전체를 400℃ 정도로 가열하면서 Si측을 양극, 글래스측을 음극으로서 전압을 인가하여 접합하는 기술이다. 가열함으로써, 글래스에 함유되는 Na 등의 알칼리 성분이 확 산되기 쉬운 상황으로 된다. 여기서, 양극의 Si와 음극의 글래스측에 전압을 인가함으로써, 이들 알칼리 성분이 이온화하여 확산된다. Na의 양이온은 글래스 기판의 상면측, 즉 음극측에 끌어 당겨져, Si 웨이퍼와의 접합 계면 근방에서는 양이온 결핍층이 형성된다고 말하고 있다. 원래 이와 같은 영역은, 전하적에는 중성이었지만, 전압에 의한 양이온의 강제적인 확산에 의해 플러스의 전하가 감소하고 있어, 상대적으로 마이너스로 대전하고 있다고 생각된다. 이 대전은, Si 웨이퍼와의 사이에 더욱 강력한 정전 인력을 발생시켜, 이것이 Si 웨이퍼와 글래스 기판을 강고하게 밀착시킨다. 동시에, Si와 글래스의 계면에서는 글래스 내에 함유되는 산소가 Si를 산화함으로써, 강고한 접합이 형성된다.
[0038] 양극 접합을 밀봉에 적용하는 것의 이점은, 글래스를 직접, 밀봉용의 메탈라이즈막에 접합하므로, 필요 이상의 코스트가 발생하지 않는다. 또한, 밀봉용 메탈라이즈막도, 도 4에서 설명한 바와 같이 고코스트인 귀금속을 대량으로 사용하지 않으므로, 저코스트의 기밀 밀봉이 가능한 것이다. 특히 Al와 Ti를 조합한, Ti/Al/Ti의 메탈라이즈막을 이용하는 경우에는, 제조 코스트 저감에 도움이 된다. 그것은, 이들 메탈라이즈막이 일반적인 반도체 디바이스의 제조에 사용되는 것이므로, 신규의 메탈라이즈막 형성을 위한 설비 투자가 불필요한 경우가 많기 때문이다.
[0039] 글래스와 Si의 양극 접합의 경우, 양자의 접합면이 각각 거칠기 1㎚ 등으로 연마되어 있으면, 접합부에서 기밀 밀봉을 행하는 것은 비교적 용이하다. 한편, Si 웨이퍼 상에 메탈라이즈막을 형성하고,이 메탈라이즈막과 글래스 기판의 양극 접합을 행하는 경우, 반드시 Si와 글래스와 같은 거의 평탄한 면끼리의 접합이 아니므로, 높은 기밀성을 실현하는 것은 용이하지 않다.
[0040] 도 5 내지 도 7에, 밀봉용 메탈라이즈막(3)의 양극 접합에서의, 접합 계면 상태를 모식적으로 도시하는 단면도를 도시한다. 각 도면에서의 부호의 의미는 지금까지의 그것과 마찬가지이다. 부호 5는 접합 전의 메탈라이즈막의 단면 구조이다. Si 기판(1) 상에, Ti(10), Al(13) 및 Ti(12)의 각 층이 적층되어 있다. 여기서는, 특히 Al은 결정립(13)과 결정 입계(14)가 존재하고, 결정 입계(14)가 약간 함몰되어 있는 것을 알 수 있다. Ti 메탈라이즈막에서도, 미세한 결정립이 무수하게 형성되므로, 동일하게 결정 입계가 형성된다. 그러나, Al 메탈라이즈막의 쪽이 두꺼우므로, 입계의 함몰은 Al의 쪽이 깊어진다.
[0041] 처음부터, 이와 같이 Al 메탈라이즈막을 형성하고, 그 위에 Ti 메탈라이즈막을 형성한 것은, 우선 밀봉 메탈라이즈막에는 어느 정도의 두께가 요구되기 때문이다. Ti 메탈라이즈막을 두껍게 하지 않은 것은, Ti는 막 응력이 높고, 극단적으로 두껍게 하면 박리되는 경우가 있기 때문이다. 이 점에서, Al은 부드러우므로, 막 응력이 작고, 두껍게 형성하여도 박리는 일어나기 어렵다. 두껍게 한 결과로서, 결정 입계의 함몰부가 형성되고, 글래스 기판(4)을 실어도 간극이 발생한다. 이 간극이 양극 접합을 행한 후도, 기밀성을 손상시키는 원인으로 되는 경우가 있다. 또한, 얇은 Ti막에서는 저항이 높으므로, Al막을 형성함으로써, 저항을 내리는 것에도 도움이 된다. 이와 같은 관점으로부터, 일반적으로 Al막은 0.1㎛보다 5㎛ 정도, Ti막은 0.01㎛보다 0.3㎛ 정도가 바람직하다.
[0042] Al 메탈라이즈막 상에 Ti막을 형성하여, 글래스 기판(4)을 겹친 상태의 단면도를 도 6에 도시한다. 아직 양극 접합은 행하고 있지 않으므로, 간극(15)이 존재한다. 이를 양극 접합하면, 도 7과 같이 된다. 글래스와 접촉하고 있는 부분에서 Ti가 이온화하여 글래스 내에 확산한다. Al 결정립에 의해 발생한 돌출이, 깎여지도록 접합이 진행한다. 예를 들면, 접합 온도를 400℃, 전압을 1000V 등으로 하여 양극 접합을 행하면, 급격히 접합이 진행되어 Ti도 확산한다. 그리고, 도 7에 예시한 부분 확대도와 같이 Al 결정 입계의 함몰부를 Ti나 Ti-Al 화합물(Ti와 Al이 반응한 것)이 매립되고, 계면에는 Ti 산화물이 층 형상으로 형성되어, 기밀성이 높은 접합부가 얻어진다. 본 실시예의 효과가 얻어지는 접합 조건의 범위는, 접합에 사용되는 글래스에도 의하지만, 일반적으로 양극 접합에 사용되는 붕소산 글래스의 경우에는, 접합 온도는 대략 260℃ 이상 500℃ 이하, 접합 전압 400V 이상 1500V 이하이다. 기본적으로 접합 온도, 접합 전압은 높은 쪽이 접합되기 쉽다. 단, Al이 용융되는 660℃ 이상으로 가열하면, 디바이스 전체가 파괴될 우려가 있다. 이와 같은 파괴의 문제나, 그 밖의 부분의 내열성도 고려하여, 접합 온도는 500℃ 이하가 바람직하다. 또한, 너무나 높은 전압을 인가하면, 글래스가 절연 파괴를 일으켜 디바이스가 파괴될 우려가 있으므로, 대략 1500V 이하가 바람직하다.
[0043] 밀봉용 메탈라이즈막 표면이 Al인 경우라도, 결정 입계의 함몰부를 매립하는 연구가 있으면, 기밀성을 향상시킬 수 있지만, 본 실시예에서 Ti 메탈라이즈막을 표면에 형성한 것은, 도 7에 도시한 반응을 적극적으로 이용하기 위해서 이다. Al과 글래스 기판의 양극 접합에서는, 글래스 내에의 Al의 확산은 Ti만큼 많지 않다. 또한, 글래스에 함유되는 산소와 반응하여 산화물층이 형성되지만, Al의 경우는 이 산화물층이 얇고, Ti에서는 비교적 두껍게 형성된다. 이와 같은 차이는, 형성되는 산화물의 결정학적 구조 등에 기인한다고 생각된다. 글래스의 산소는, Ti 산화물 내를 확산하고, Ti측에 성장하고 있다고 생각되므로, Ti 산화물이 팽창하여, 함몰부를 매립하는 반응을 촉진한다고 생각된다.
[0044] 이상의 점으로부터, Si를 주체로 하는 기재를 가공하여 형성한 기능 소자와, 기능 소자의 외주에 형성된 밀봉용 메탈라이즈막과, 밀봉용 메탈라이즈막에 양극 접합에 의해 접합되는 글래스 기판을 구비하고, 밀봉용 메탈라이즈막의 표면부에는 Al을 주성분으로 하는 메탈라이즈막 상에, Ti를 주성분으로 하는 메탈라이즈막을 형성함으로써, 저코스트의 기밀 밀봉을 행할 수 있다.
[0045] <실시예 2>
본 발명의 제2 실시예에 대해 도 8과 도 9를 이용하여 설명한다. 본 실시예는, 제1 실시예에서의 밀봉용 메탈라이즈막(3)의 부분을 치환한 것으로, 다른 구조, 프로세스는 제1 실시예와 마찬가지이다.
[0046] 도 8은, Al 결정립(21) 상에 Ti(22), Au(23), Sn(24)을 형성한 경우의 단면도이다. 본 실시예에서 Sn을 표면에 형성하는 이유는, Sn의 융점 232℃ 이상의 가열로 양극 접합을 행하고, 용융한 Sn에 의해 Al 결정 입계를 기인으로 하는 함몰부를 매립하는 것이다.
[0047] Al 결정립(21) 상에, Ti(22), Au(23)를 형성하는 이유는 증착법 등을 이용하여 Sn(24)의 막을 형성하는 경우에, Sn(24)이 박리되지 않도록 하기 위해서이다. 그러나,Al(21)을 형성한 후, 대기 중에 취출하지 않고 Sn(24)을 연속하여 형성할 수 있으면, 반드시 Ti(22)와 Au(23)는 필요없다. 일반적으로, Al막은 0.1㎛보다 5㎛ 정도, Ti막은 0.01㎛보다 0.3㎛ 정도, Au막은 0.05㎛보다 0.5㎛ 정도, Sn막은 0.1㎛보다 2㎛ 정도가 바람직하다.
[0048] 양극 접합 후의 상태의 단면도를 도 9에 도시한다. 우선,Sn이 용융하고, Al 결정 입계를 매립하는 것 이외의 Sn은, 밀봉부 밖으로 비어져 나온다. Au(24)는 Sn 내에 용해하고, Sn은 저농도의 Au를 함유하고 있다. Ti(22)는, 실시예 1과 마찬가지로 글래스 내에 확산하여, Ti 산화물(26)로 된다. 도 9의 부분 확대도에 예시한 바와 같이, 접합부에는 Ti 산화물(25), Ti-Al 화합물(28), Al 산화물(29), 그리고 Sn이 다른 금속과 반응하여 형성되는 Sn 화합물(27) 등이 형성된다.
[0049] 실시예 1에서는, 글래스에의 Ti의 확산에 의해, 밀봉 메탈라이즈막에 존재한 함몰부의 간극을 소멸시키는 것이었지만, 본 실시예의 특징은 Sn을 용융시킴으로써 함몰부를 매립하므로, 비교적 낮은 온도에서도 기밀성이 얻어지는 것이다. Sn의 융점은 232℃이므로, 이보다도 높은 온도에서 접합을 행하면, 본 실시예의 효과가 얻어진다. 접합 조건의 범위는, 실시예 1과 마찬가지로, 접합 온도는 대략 260℃ 이상 500℃ 이하, 접합 전압은 400V 이상 1500V 이하 등이지만, Sn의 용융을 이용하여 기밀 밀봉을 행할 수 있으므로, 예를 들면 300℃, 1000V 등의 접합 조건이 바람직하다.
[0050] <실시예 3>
본 발명의 제3 실시예에 대해 도 10을 이용하여 설명한다. 본 예는, 기능 소자의 외부 전극을 글래스 기판의 관통 구멍으로부터 취출하는 형태의 예이다. 도 10의 소자의 단면도에 보이는 바와 같이, 글래스 기판(4)에 미리 관통 구멍(101)을 형성해 둔다. 한편, Si 기판(1)측에는 AlN 압전막(9)에 연결되는 배선 및 전극(8) 상에, 밀봉용 메탈라이즈막(3-1, 3-2)을 상기 글래스 기판(4)에 미리 관통 구멍(101)에 대응하는 위치 및 그 외측의 2 개소에 형성한다. 그리고, 관통 구멍(101)의 주위의 글래스와 밀봉 메탈라이즈막(3)을 양극 접합에 의해 접합한다. Si 기판(1)에 관통 전극을 형성하지 않아도, 관통 구멍(101)을 경유하여 외부 전극과 접속할 수 있으므로, 저코스트화에 더 유리하다.
[0051] 글래스 기판(4)은, 기능 소자의 외주에 있는 밀봉용 메탈라이즈막(3-1)과, AlN 압전막과 전기적으로 접속된 밀봉용 메탈라이즈막(3-2)에 접합됨으로써 기밀성을 높일 수 있다. 관통 구멍(101)은, 완전히 밀봉용 메탈라이즈막(3-1)이 Si 기판측을 덮는 면내에 위치하도록 하고, 관통 구멍(101)의 주위의 글래스 기판은 밀봉용 메탈라이즈막(3-2)과 완전히 양극 접합되도록 한다.
[0052] 밀봉용 메탈라이즈막(3-1, 3-2)은, 실시예 1, 2에서 설명한 바와 마찬가지의 구조로 할 수 있지만, 외주의 밀봉용 메탈라이즈막(3-1) 아래에는, 배선 및 전극(8)과 마찬가지의 구성의 메탈라이즈막을 형성함으로써, 밀봉용 메탈라이즈막(3-1, 3-2)의 높이를 균일하게 할 수 있다.
[0053] 본 실시예에서도, 실시예 1과 마찬가지로, 접합 온도는 대략 260℃ 이상 500℃ 이하, 접합 전압은 400V 이상 1500V 이하가 바람직하다.
[0054] 이상으로 설명한 실시예와 같이, 밀봉용 메탈라이즈막을 기능 소자의 외주에 형성하고,이 밀봉용 메탈라이즈막에 글래스 기판을 양극 접합을 행함으로써, 저코스트의 기능 소자를 제공할 수 있다. 본 발명의 밀봉용 메탈라이즈막의 구성은, 실시예에서 특히 설명한 FBAR 필터에 한정되는 것이 아니라, 기밀 밀봉이 필요한 MEMS 디바이스 전반에 적용할 수 있다.
[0055] <실시예 4>
본 발명의 제4 실시예에 대해, 도 11을 이용하여 설명한다. 도 11은 피에조 소자를 이용한 장치의 단면도이다. 특허 문헌 1에서, 가속도 센서의 기밀 밀봉 구조가 설명되어 있다. 특허 문헌 1의 도 7에서는, 가속도 센서의 상하에 덮개로 되는 기판을 접착제로 접합한 도면이, 종래 기술로서 설명되어 있다. 또한,이 중에서 Si와 열팽창율이 거의 동일한 글래스 기판을 이용하여, 양극 접합에 의해 글래스 기판을, 기능 소자를 형성한 기판에 접합하고, 기밀 밀봉을 행하는 방법에 대해서도 설명되어 있다. 그러나,이 문헌 중에서 기밀 밀봉을 행하면서 전극을 취출하는 구조에 대해서는, 상세하게는 설명되어 있지 않다.
[0056] 본 실시예는, 글래스 기판을 양극 접합에 의해, 기능 소자를 형성한 Si 기판에 접합하고, 기밀 밀봉을 행하면서 전극을 취출하는 구조를 제공하는 것이다.
[0057] 도 11과 같이, Si 기판(111)을 에칭 가공함으로써 방추(112)와 대들보(113)를 형성한다. 대들보(113)에는, 미리 피에조 소자(114)가 형성되어 있다. 피에조 소자(114)에 연결한 배선(115)이 있고, 배선(115)에는 전극의 역할을 갖는 밀봉용 메탈라이즈막(116-2)이 연결하여 형성된다. 또한, 그 외주에도 밀봉용 메탈라이즈막(116-1)이 형성되어 있다. 밀봉용 메탈라이즈막의 수는, MEMS의 기능 소자마다 상이하지만, 기본적으로 기능 소자의 외주에 제1 밀봉용 메탈라이즈막이 형성되고, 이 제2 밀봉용 메탈라이즈막의 내측에 전극의 역할을 갖는 밀봉용 메탈라이즈막을 형성한다. 그리고,이 전극의 밀봉용 메탈라이즈막이 Si 기판을 덮는 범위 내에, 글래스 기판의 관통 구멍이 위치하도록 접합된다. 이 점에 대해서는, 실시예 3과 마찬가지이다.
[0058] 본 실시예에서는,Si 기판(111)을 가공하여 가속도 센서로서의 기능 소자를 형성한 후에, 글래스 기판(117) 사이에 끼워, 양극 접합에 의해 접합을 행하고, 기밀 밀봉을 행하는 것이다. 밀봉용 메탈라이즈막의 구성은, 실시예 1 및 실시예 2에서 설명한 구조를 적용할 수 있다. 본 실시예에서도, 실시예 1과 마찬가지로, 접합 온도는 대략 260℃ 이상 500℃ 이하, 접합 전압은 400V 이상 1500V 이하가 바람직하다.
본 발명에 따른 몇몇 실시예들을 도시 및 설명했지만, 본 기술분야의 숙련자들에게 알려진 바와 같이, 본 발명이 거기에 한정되지 않고 다수의 변경들 및 수정들의 여지가 있음이 이해된다. 그리하여 본 발명은 본 명세서에서 도시 및 설명된 세부사항들에 한정되지 않고 첨부된 청구범위의 범위에 들어가는 모든 그러한 변경들 및 수정들을 포함하도록 의도된다.
도 1은 본 발명에 따른 기능 소자의 웨이퍼 레벨 패키징의 개략을 도시하는 사시도.
도 2는 다이싱 위치를 예시한, 본 발명에 따른 기능 소자의 웨이퍼 레벨 패키징의 개략을 도시하는 사시도.
도 3A는 본 발명의 제1 실시예에 따른 기능 소자의 제조 공정순으로 도시한 단면도.
도 3B는 본 발명의 제1 실시예에 따른 기능 소자의 제조 공정순으로 도시한 단면도.
도 3C는 본 발명의 제1 실시예에 따른 기능 소자의 제조 공정순으로 도시한 단면도.
도 4는 본 발명의 제1 실시예에 따른 밀봉용 메탈라이즈막의 적층 구조를 도시하는 단면도.
도 5는 본 발명의 제1 실시예에 따른 밀봉용 메탈라이즈막의 상세 내용을 도시하는 단면도.
도 6은 본 발명의 제1 실시예에 따른 밀봉용 메탈라이즈막의 양극 접합 시의 거동을 도시하는 단면도.
도 7은 본 발명의 제1 실시예에 따른 밀봉용 메탈라이즈막의 기밀 밀봉이 얻어지는 메카니즘을 설명하는 단면도.
도 8은 본 발명의 제2 실시예에 따른 밀봉용 메탈라이즈막의 상세 내용을 도 시하는 단면도.
도 9는 본 발명의 제2 실시예에 따른 밀봉용 메탈라이즈막의 기밀 밀봉이 얻어지는 메카니즘을 설명하는 단면도.
도 10은 본 발명의 제3 실시예에 따른 기능 소자를 도시하는 단면도.
도 11은 본 발명의 제4 실시예에 따른 기능 소자를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : Si 기판
2 : 기능 소자
3 : 메탈라이즈막
4 : 글래스 기판
5 : 캐비티
6 : 관통 전극
7 : 전극 패드
8 : 배선 및 전극
9 : 압전막
10 : Ti막
11 : Al막
12 : Ti막
13 : 결정립
14 : 결정 입계
25 : Ti 산화물
26 : Ti 산화물
27 : Sn 화합물
28 : Ti-Al 화합물
29 : Al 산화물
30 : 관통 구멍
31 : 열산화막
32 : 금속막

Claims (7)

  1. 기능 소자부와, 상기 기능 소자부를 둘러싸는 제1 밀봉용 금속막과, 적어도 표면이 Si인 기판과, 글래스 기판을 적어도 갖고,
    상기 기능 소자부 및 상기 제1 밀봉용 금속막은, 상기 적어도 표면이 Si인 기판 상에 형성되고,
    상기 기능 소자부가 상기 글래스 기판과 대향한 상태에서, 상기 적어도 표면이 Si인 기판과 상기 글래스 기판이, 상기 제1 밀봉용 금속막을 개재하여 양극 접합에 의해 접합된 기능 소자로서,
    상기 제1 밀봉용 금속막과 상기 글래스 기판과의 양극 접합 시의 반응 생성물층이, 해당 양극 접합 후의 상기 제1 밀봉용 금속막과 상기 글래스 기판의 계면에 형성되어 있는 것을 특징으로 하는 기능 소자.
  2. 제1항에 있어서,
    상기 제1 밀봉용 금속막은, 적어도, Al을 주성분으로 하는 금속막과, Al을 주성분으로 하는 금속막과 Ti막과의 적층체와 상기 글래스 기판과의 양극 접합 시의 반응 생성물층을 갖는 것을 특징으로 하는 기능 소자.
  3. 제1항에 있어서,
    상기 제1 밀봉용 금속막은, 적어도, Al을 주성분으로 하는 금속막과, Al을 주성분으로 하는 금속막과 Sn막과의 적층체와 상기 글래스 기판과의 양극 접합 시의 반응 생성물층을 갖는 것을 특징으로 하는 기능 소자.
  4. 제1항에 있어서,
    상기 제1 밀봉용 금속막은, 적어도, Al을 주성분으로 하는 금속막과, Al을 주성분으로 하는 금속막과 Ti층, Au층 및 Sn막과의 적층체와 상기 글래스 기판과의 양극 접합 시의 반응 생성물층을 갖는 것을 특징으로 하는 기능 소자.
  5. 제1항에 있어서,
    상기 적어도 표면이 Si인 기판에, 상기 제1 밀봉용 금속막에 대한 접착층이 형성되어 있는 것을 특징으로 하는 기능 소자.
  6. 제1항에 있어서,
    상기 Al을 주성분으로 하는 금속막의 결정 입계의 함몰부와 상기 글래스 기판과의 간극 부분이 Ti, Al, Sn, Au 중 적어도 하나를 주성분으로 하는 화합물로 충전되어 있는 것을 특징으로 하는 기능 소자.
  7. 제1항에 있어서,
    상기 글래스 기판은, 상기 기능 소자를 둘러싸는 제1 밀봉용 금속막의 내측에 관통 구멍을 갖고,
    상기 적어도 표면이 Si인 기판 상에 배선용 금속막이 더 형성되고, 그 배선용 금속막은 상기 기능 소자에 전기적으로 접속되고, 상기 배선용 금속막에 접하여 제2 밀봉용 금속막이 더 형성되고,
    상기 제2 밀봉용 금속막의, 기판에 대한 평면적인 위치가, 상기 글래스 기판의 관통 구멍의 위치에 대응하고 있고,
    상기 기능 소자부가 상기 글래스 기판과 대향한 상태에서, 상기 적어도 표면이 Si인 기판과 상기 글래스 기판이, 상기 제2 밀봉용 금속막을 개재하여서도 양극 접합에 의해 접합되고,
    상기 제1 및 제2 밀봉용 금속막 및 상기 글래스 기판에 의한 양극 접합 시의 반응 생성물층이, 해당 양극 접합 후의 상기 제1 및 제2 밀봉용 금속막과 상기 글래스 기판의 계면에 형성되어 있는 것을 특징으로 하는 기능 소자.
KR1020070108180A 2006-10-27 2007-10-26 기능 소자 KR20080038053A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00292598 2006-10-27
JP2006292598A JP4495711B2 (ja) 2006-10-27 2006-10-27 機能素子及びその製造方法

Publications (1)

Publication Number Publication Date
KR20080038053A true KR20080038053A (ko) 2008-05-02

Family

ID=39265143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108180A KR20080038053A (ko) 2006-10-27 2007-10-26 기능 소자

Country Status (6)

Country Link
US (1) US8003193B2 (ko)
JP (1) JP4495711B2 (ko)
KR (1) KR20080038053A (ko)
CN (1) CN101168437A (ko)
DE (1) DE102007050865A1 (ko)
TW (1) TW200836325A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471386B1 (ko) * 2012-12-21 2014-12-11 포항공과대학교 산학협력단 기판 레벨 패키지 및 그 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021961B2 (en) * 2008-05-13 2011-09-20 Integrated Sensing Systems, Inc. Process of fabricating microfluidic device chips and chips formed thereby
DE102008041254B4 (de) 2008-08-14 2022-10-27 Robert Bosch Gmbh Beschleunigungssensor und Verfahren zur Herstellung eines Beschleunigungssensors
JP2010223599A (ja) * 2009-03-19 2010-10-07 Murata Mfg Co Ltd 機能素子
JP5589371B2 (ja) * 2009-12-11 2014-09-17 富士電機株式会社 半導体センサの製造方法
WO2011140143A1 (en) * 2010-05-03 2011-11-10 S3C. Inc. Process for minimizing chipping when separating mems dies on a wafer
EP2532619A1 (fr) * 2011-06-08 2012-12-12 Debiotech S.A. Soudure anodique pour dispositif de type MEMS
JP6034619B2 (ja) * 2011-08-22 2016-11-30 パナソニック株式会社 Mems素子およびそれを用いた電気機器
US9322837B2 (en) * 2012-09-12 2016-04-26 Renesas Electronics Corporation Semiconductor device
CN103413795B (zh) * 2013-08-28 2016-12-28 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
US9315375B2 (en) * 2013-12-27 2016-04-19 Innovative Micro Technology Method using glass substrate anodic bonding
JP6226199B2 (ja) * 2014-09-25 2017-11-08 日本電気硝子株式会社 ガラスセル、及び液晶素子、並びに陽極接合方法
KR20170069806A (ko) 2015-12-11 2017-06-21 현대자동차주식회사 멤스센서의 제조방법
US9558790B1 (en) 2016-03-24 2017-01-31 HGST Netherlands B.V. Hermetic sealing with high-speed transmission for hard disk drive
CN111630775B (zh) * 2018-02-14 2023-03-24 株式会社村田制作所 谐振装置和谐振装置制造方法
CN108667437B (zh) * 2018-04-19 2022-04-26 中芯集成电路(宁波)有限公司 一种薄膜体声波谐振器及其制造方法和电子装置
CN110627013A (zh) * 2018-06-22 2019-12-31 日月光半导体制造股份有限公司 电气装置及其制造方法
DE102018216971A1 (de) * 2018-10-04 2020-04-09 Robert Bosch Gmbh Verfahren zum Herstellen einer Wafer-Verbindung
CN109470367B (zh) * 2018-11-12 2020-06-26 中国科学院长春光学精密机械与物理研究所 一种基于fbar的宽波段非制冷红外探测器的制备方法
DE102019111799A1 (de) * 2019-05-07 2020-11-12 RF360 Europe GmbH Verfahren zur Herstellung eines elektroakustischen Resonators und elektroakustischer Resonator
JP7090249B2 (ja) * 2019-06-06 2022-06-24 国立大学法人 東京大学 静電型デバイスを製造する製造方法
JP2020202613A (ja) * 2019-06-06 2020-12-17 国立大学法人 東京大学 静電型デバイスおよび静電型デバイス製造方法
AT523652B1 (de) * 2020-02-28 2021-10-15 Lkr Leichtmetallkompetenzzentrum Ranshofen Gmbh Verfahren zur Herstellung eines mehrlagigen Funktionsbauteiles sowie Funktionsbauteil
FR3125810A1 (fr) * 2021-11-03 2023-02-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de cavite au sein d’un empilement de materiaux

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06343017A (ja) * 1993-04-09 1994-12-13 Citizen Watch Co Ltd 圧電振動子およびその製造方法
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
JP4115859B2 (ja) * 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
JP2005055790A (ja) * 2003-08-07 2005-03-03 Seiko Epson Corp 波長可変光フィルタ及びその製造方法
JP2005309174A (ja) * 2004-04-23 2005-11-04 Seiko Epson Corp 波長可変フィルタ及びその製造方法
US20060255691A1 (en) * 2005-03-30 2006-11-16 Takahiro Kuroda Piezoelectric resonator and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471386B1 (ko) * 2012-12-21 2014-12-11 포항공과대학교 산학협력단 기판 레벨 패키지 및 그 제조방법

Also Published As

Publication number Publication date
DE102007050865A1 (de) 2008-05-08
CN101168437A (zh) 2008-04-30
TW200836325A (en) 2008-09-01
US8003193B2 (en) 2011-08-23
US20080233349A1 (en) 2008-09-25
JP2008105162A (ja) 2008-05-08
JP4495711B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
KR20080038053A (ko) 기능 소자
KR100943370B1 (ko) 기능 소자 패키지
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US7153758B2 (en) Anodic bonding method and electronic device having anodic bonding structure
US8334639B2 (en) Package for electronic component, piezoelectric device and manufacturing method thereof
US20100047588A1 (en) Electronic Component Union, Electronic Circuit Module Utilizing the Same, and Process for Manufacturing the Same
TWI614207B (zh) 電子裝置及電子裝置的製造方法
TWI538268B (zh) 用來連接一第一電子元件及一第二元件之方法
JPH05121989A (ja) 圧電素子の収納容器
JP2006186357A (ja) センサ装置及びその製造方法
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2010165731A (ja) 機能素子パッケージ
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
JP2004202604A (ja) パッケージ構造および製造方法
JPH06289049A (ja) 加速度センサ
JP2007335468A (ja) 中空封止素子およびその製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP5204891B2 (ja) パッケージ、パッケージの製造方法、および圧電振動子の製造方法
JP2006126212A (ja) センサ装置
KR100270477B1 (ko) 압력 센서 제조방법
JP2006133236A (ja) センサシステム
KR20000027857A (ko) 압력 센서 패키지 제조방법
JPH09246906A (ja) 弾性表面波素子及びその周波数調整方法並びに電子機器
JPH09280972A (ja) 半導体圧力センサの製造方法
JP2003152162A (ja) 電子素子用基板とその製造方法並びに電子素子とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application