TWI614207B - 電子裝置及電子裝置的製造方法 - Google Patents
電子裝置及電子裝置的製造方法 Download PDFInfo
- Publication number
- TWI614207B TWI614207B TW103135671A TW103135671A TWI614207B TW I614207 B TWI614207 B TW I614207B TW 103135671 A TW103135671 A TW 103135671A TW 103135671 A TW103135671 A TW 103135671A TW I614207 B TWI614207 B TW I614207B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- electrode
- base substrate
- electronic device
- conductive film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Micromachines (AREA)
- Led Device Packages (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
Description
本發明係關於於封裝收容電子元件的電子裝置及電子裝置的製造方法。
先前,手機及攜帶資訊終端機,多使用表面安裝型的電子裝置。其中,水晶振動子及MEMS(Micro Electro Mechanical Systems)、旋轉、加速度感測器等,係於封裝的內部形成中空的空腔,於該空腔封入水晶振動子及MEMS等的電子元件。作為封裝,使用玻璃材料。例如於基座基板安裝電子元件,於其上藉由陽極接合來接合玻璃蓋,密封電子元件。玻璃彼此的陽極接合係氣密性高,而且有廉價的優點(專利文獻1)。
圖6係此種電子裝置的剖面圖(專利文獻1的圖1)。電子裝置101係具備基座110、搭載於基座110的電子零件140、收納電子零件140而接合於基座110的蓋子150。於基座110,形成貫通板厚度方向的貫通電極121、與貫通電極121電性連接的第一金屬膜122、電性
連接貫通電極121與電子零件140的電路圖案130及第二金屬膜123。於第一金屬膜122的外部,形成由金屬膜所成的外部電極160。
在此,貫通電極121係使用鐵-鎳系合金。作為第一金屬膜122,使用藉由無電解電鍍法所形成的金。又,在貫通電極121與基座110之間使用未圖示的低熔點玻璃,藉由熱熔接來提升氣密性。
[專利文獻1]日本特開2011-155506號公報
在此種電子裝置中,作為貫通電極121,使用鐵-鎳系合金,作為貫通電極121的氧化防止用的第一金屬膜122,使用金薄膜。進而,外部電極160係大多藉由導電膠等的導電接著劑所形成。藉由銀膠等的導電接著劑,形成外部電極160時,因導電膠的耐濕性並不充分,難以完全遮蔽水分。鐵-鎳系合金與金因為離子化傾向的差較大,在貫通電極121與第一金屬膜122之間附著水分時,因電池效果而貫通電極121會腐蝕,成為導電性降低的原因。又,在貫通電極121與基座110之間使用低熔點
玻璃,於貫通電極121的端面,藉由無電解電鍍法,形成第一金屬膜122的金薄膜。因為於低熔點玻璃難以形成無電解電鍍法所致之金薄膜,所以,貫通電極121與第一金屬膜122之間的邊際部會露出,腐蝕容易發生。
本發明的電子裝置,其特徵為:具備:絕緣性的基座基板,係形成複數貫通電極;電子元件,係與前述貫通電極電性連接,安裝於前述基座基板的一方的表面;蓋體,係收容前述電子元件,接合於前述基座基板的前述一方的表面;及外部電極,係從露出於前述基座基板的另一方的表面之前述貫通電極的端面,覆蓋到前述端面的周圍之前述另一方的表面為止;前述外部電極,係具有從前述端面,覆蓋到前述端面的周圍之前述另一方的表面為止的導電膜,與覆蓋前述導電膜的表面,以導電性膠形成的膠膜;膠膜,係藉由印刷法形成,並且以錫或錫合金形成。
又,前述貫通電極,係以鐵-鎳系合金所形成亦可。
又,前述導電膜的側面,係被前述膠膜覆蓋亦可。
又,前述膠膜,係以10μm~30μm的厚度形成亦可。
又,本發明的電子裝置的製造方法,其特徵為具備:貫通電極形成工程,係於絕緣性的基座基板,形成貫通電極;電子元件安裝工程,係於前述基座基板的一方的表
面,安裝與前述貫通電極電性連接的電子元件;蓋體設置工程,係於前述基座基板的一方的表面,接合收容前述電子元件的蓋體;導電膜形成工程,係以覆蓋露出於前述基座基板的另一方的表面之前述貫通電極的端面,與位於該端面的周圍之前述基座基板的另一方的表面之方式形成導電膜;及膠膜形成工程,係使用印刷法,利用由錫或錫合金所成的導電性膠,形成覆蓋前述導電膜的表面的膠膜。
又,於前述貫通電極形成工程中,以鐵-鎳系合金來形成前述貫通電極亦可。
又,於前述膠膜形成工程中,將前述導電膜的表面與前述導電膜的側面,一起以前述膠膜覆蓋亦可。
又,於前述膠膜形成工程中,將前述膠膜形成為10μm~30μm的厚度亦可。
又,在前述導電膜形成工程之前,具有對前述基座基板的前述另一方的表面進行磨削或研磨,將前述貫通電極的端面與前述基座基板的另一方的表面,形成於相同面,並且去除形成於前述端面的氧化膜的磨削工程亦可。
藉由本發明可遮斷貫通電極與絕緣性的基座基板之間的水分滲入,可防止腐蝕。又,因外部電極不使用金,故可進行電池效果所致之腐蝕防止。
又,因為膠膜以具有柔軟性的錫或錫合金形成,故可防止貫通電極的腐蝕,並且可緩和基座基板發生的應力。
又,安裝於外部零件時,可容易進行焊接。
1‧‧‧電子裝置
2‧‧‧基座基板
3‧‧‧貫通電極
4‧‧‧導電膜
5‧‧‧電子元件
6‧‧‧蓋體
8‧‧‧配線電極
9‧‧‧接合材
10‧‧‧金屬凸塊
11‧‧‧膠膜
13‧‧‧外部電極
15‧‧‧電極圖案
101‧‧‧電子裝置
110‧‧‧基座
121‧‧‧貫通電極
122‧‧‧第一金屬膜
123‧‧‧第二金屬膜
130‧‧‧電路圖案
140‧‧‧電子零件
150‧‧‧蓋子
160‧‧‧外部電極
US‧‧‧一方的表面
LS‧‧‧另一方的表面
M‧‧‧端面
[圖1]關於本發明之電子裝置的剖面模式圖。
[圖2]揭示關於本發明之電子裝置的製造方法的工程圖。
[圖3]關於本發明之電子裝置的製造工程的說明圖。
[圖4]關於本發明之電子裝置的製造工程的說明圖。
[圖5]揭示關於本發明之電子裝置的製造方法的工程圖。
[圖6]先前公知之電子裝置的剖面圖。
圖1係關於本發明之電子裝置1的剖面模式圖。電子裝置1係具備基座基板2、接合於其上的蓋體6、及收容於內部的電子元件5。基座基板2係具有絕緣性,並具有從一方的表面US貫通至另一方的表面LS之複數貫通電極3。於基座基板2的一方的表面US,以覆蓋貫通電極3的端面之方式形成配線電極8,於配線電極8上,隔著金屬凸塊10,安裝電子元件5。蓋體6係於中央具有凹陷,於該凹陷收容電子元件5,透過接合材9接合於基座基板2的一方的表面US。電子裝置1係進而具有從露出於基座基板2的另一方的表面LS之貫通電極3
的端面,覆蓋到其端面的周圍之另一方的表面LS為止的外部電極13。外部電極13係具有從其端面覆蓋到其端面的周圍之另一方的表面為止的導電膜4,與覆蓋導電膜4的表面,以導電性膠形成的膠膜。
如此,露出於形成在基座基板2之貫通電極3的另一方的表面LS的端面,與其周圍附近的另一方的表面LS,係被導電膜4完全覆蓋,進而包含導電膜4的上面及側面的表面被膠膜覆蓋。因此,貫通電極3不會接觸水分等,可防止腐蝕。
基座基板2可使用玻璃、陶瓷、塑膠、玻璃環氧樹脂等。電子元件5係可使用壓電振動片、MEMS、加速度感測器、發光元件、受光元件、其他半導體元件。
貫通電極3可使用科伐合金、因瓦合金、高導磁合金、42合金、不鏽鋼等的鐵-鎳系合金、其他的金屬材料。
膠膜11係使用錫或錫合金的金屬膜。藉由該構造,可防止貫通電極3的腐蝕。進而,因為膠膜11以具有柔軟性的錫或錫合金形成,故可緩和基座基板發生的應力。
又,安裝於外部零件時,可容易進行焊接。又,膠膜11係以10μm~30μm的厚度形成為佳。膠膜11的厚度為10μm以上的話,可確實防止貫通電極3的露出。
又,膠膜11的厚度為30μm以下的話,可確實獲得基座基板2的應力緩和的效果。又,膠膜11係藉由印刷法,覆蓋導電膜4的表面所形成者。此時,膠膜11係不
僅覆蓋導電膜4的上面,也覆蓋側面。藉此,覆蓋貫通電極3的導電膜4整體被膠膜11覆蓋,並未露出。所以,相較於導電膜4正體未被覆蓋之狀況,更可防止貫通電極3的腐蝕。再者,膠膜11係不一定需要覆蓋導電膜4的側面,覆蓋一部分亦可,未覆蓋亦可。
導電膜4係使用來作為膠膜的基底膜。又,導電膜4係可使用鈦膜、鎳膜或銅膜等的金屬膜。作為導電膜4,使用金屬膜時,選定對於貫通電極3的端面及基座基板2密接性好的材料。又,選定對於形成於導電膜4的上部的金屬膜,離子化傾向差較小的材料為佳。又,導電膜4係堆積成0.05μm~0.5μm的厚度為佳。導電膜4的厚度為0.05μm以上的話,可防止導電膜4在電解電鍍時溶解而剝離之狀況。又,導電膜4的厚度為0.5μm以上,依據形成方法有難以達成的可能性。
再者,導電膜4係進而具有藉由無電解電鍍或電解電鍍等形成於貫通電極3之端面的金屬膜,或者以蒸鍍或濺鍍形成於貫通電極3的端面及其端面之周圍的金屬膜所構成之第1導電膜,與以形成於第1層上的鈦膜、鎳膜或銅膜所構成之第2導電膜亦可。第1導電膜係以金、鎳、銅、鈦、鉻等形成。
圖2係揭示關於本發明之電子裝置的製造方法的工程圖。圖3及圖4係揭示關於本發明之電子裝置的製造方法之各工程的說明圖。相同部分或具有相同功能的部分,附加相同符號。
如圖2所示,本發明之電子裝置的製造方法,係具備貫通電極形成工程S1、電子元件安裝工程S2、蓋體設置工程S3、導電膜形成工程S4、膠膜形成工程S5。在貫通電極形成工程S1中,於絕緣性的基座基板,在板厚度方向形成貫通電極。在電子元件安裝工程S2中,於基座基板的一方的表面,安裝電子元件。在蓋體設置工程S3中,將收容電子元件的蓋體,接合於基座基板。導電膜形成工程S4係於基座基板的另一方的表面,與露出於該另一方的表面之貫通電極的端面,形成導電膜。在膠膜形成工程S5中,於導電膜的表面,利用印刷法等,藉由膠膜11形成外部電極。本實施例的外部電極形成工程,係以導電膜形成工程S4及膠膜形成工程S5構成。
再者,本發明的製造方法係在前述貫通電極形成工程S1之後,電子元件安裝工程S2之前,於基座基板的另一方的表面,藉由導電膜形成工程S4形成導電膜,接著實施膠膜形成工程S5,接著於電子元件安裝工程S2中,於基座基板的一方的表面,安裝電子元件,最後實施蓋體設置工程S3亦可。又,在蓋體設置工程S3之後,導電膜形成工程S4之前,可附加對基座基板2的另一方的表面進行磨削或研磨,將貫通電極的端面與基座基板的另一方的表面,形成於相同面,並且去除形成於端面的氧化膜的磨削工程。
藉此,可防止導電膜與貫通電極之間的導電性降低。
以下,具體進行說明。
圖3(a)係表示於貫通電極形成工程S1中,於絕緣性的基座基板2形成貫通電極3之狀態的剖面模式圖。作為基座基板2,例如可使用玻璃基板、塑膠基板、玻璃環氧樹脂基板等的絕緣性基板。作為貫通電極3,可使用科伐合金、因瓦合金、高導磁合金、42合金、不鏽鋼等的鐵-鎳系合金、其他的金屬材料。作為基座基板2,使用玻璃基板,作為貫通電極3,使用科伐合金的話,熱膨脹係數近似,可構成信賴性高的封裝。以下,針對作為基座基板2,使用玻璃基板,作為貫通電極3,使用鐵-鎳系合金的範例進行說明。
使由玻璃所成的基座基板2軟化或熔融,藉由模成形來形成貫通孔。於貫通孔填充鐵-鎳系合金的線材,並進行加熱.軟化,熔接線材與玻璃。在冷卻玻璃後研磨兩面而使其平坦化,露出貫通電極3的端面M,去除氧化膜,並且將端面M與基座基板2的表面形成為相同面。被平坦化的基座基板2係例如厚度為0.2mm~1mm。再者,基座基板2的貫通孔也可藉由噴砂法或蝕刻法來形成。
圖3(b)係表示於電子元件安裝工程S2中,於基座基板2安裝電子元件5之狀態的剖面模式圖。於一方的表面US藉由蒸鍍法或濺鍍法等來形成金屬膜,藉由光微影或蝕刻法,進行金屬膜的圖案化,形成配線電極8。配線電極8係除了蒸鍍法及濺鍍法之外,藉由印刷法
形成亦可。接著,隔著金屬凸塊10,將電子元件5藉由表面安裝而設置於基座基板2。將電子元件5藉由接著劑等來接著於基座基板2的表面來代替表面安裝,藉由引線接合來電性連接配線電極8與電子元件5亦可。
圖3(c)係表示於蓋體設置工程S3中,於基座基板2的一方的表面US接合蓋體6之狀態的剖面模式圖。作為蓋體6,可使用與基座基板2相同材料,例如玻璃材料。蓋體6係於中央具備凹陷,於凹陷的上端面預先形成接合材9。作為接合材9,例如藉由蒸鍍法或濺鍍法等,形成鋁膜、鉻膜、矽膜等的導電性膜,或該等複合層。然後,於中央的凹陷,收容電子元件5,藉由陽極接合,接合基座基板2與蓋體6。接合時使周圍成為真空的話,可使收容電子元件5的封裝內部成為真空。例如,作為電子元件5,使用水晶振動片時,將封裝內部維持為真空的話,可去除水晶振動片的物理振動相對之空氣阻抗。再者,基座基板2與蓋體6之間,係陽極接合之外,因應用途,也可藉由金屬間接合或接著劑來接合。
圖4(d)係表示於導電膜形成工程S4中,於基座基板2的另一方的表面LS形成導電膜4之狀態的剖面模式圖。對基座基板2的另一方的表面LS進行研磨或洗淨,去除端面M的氧化膜。接著,於另一方的表面LS藉由蒸鍍法或濺鍍法,堆積以金屬形成的導電膜4。於本實施例中,導電膜4係堆積成0.05μm~0.5μm的厚度。導電膜4係橫跨複數貫通電極3的端面M,堆積於另一方
的表面LS整面。作為導電膜4,除了鈦膜之外,可使用鎳膜或銅膜等的金屬膜。作為導電膜4,使用金屬膜時,選定對於端面M及基座基板2密接性好的材料。又,選定對於形成於導電膜4的上部的金屬膜,離子化傾向差較小的材料為佳。
再者,形成導電膜4之前,於貫通電極的端面,藉由無電解電鍍及於端面的周圍,藉由蒸鍍或濺鍍、電解電鍍等,形成金屬膜亦可。作為主要處理的金屬,可舉出金、鎳、銅、鈦、鉻等。
圖4(e)係表示於膠膜形成工程S5中,於導電膜4的表面,堆積以導電性膠形成的膠膜11之狀態的剖面模式圖。於導電膜4的表面,在電極圖案形成部以外的部分以金屬遮罩或網目遮罩等進行遮罩,藉由印刷法來堆積膠膜而形成外部電極13。膠膜11係以覆蓋導電膜4露出於另一方的表面LS側之露出面之方式形成於另一方的表面LS。膠膜11係將厚度設為10μm~30μm。作為膠膜11,形成錫電鍍或錫合金的金屬膜。因膠膜11藉由印刷法形成,容易增加膜厚。因此,更可防止貫通電極3的腐蝕。再者,外部電極13的各膜厚,係只要可獲得貫通電極3的腐蝕防止的效果,可根據導電膜的材料等來適當調整。
圖5係揭示關於本發明之電子裝置的製造方法的工程圖。製造安裝電子元件MEMS之電子裝置的具體例。再者,本實施形態係重疊接合形成多數凹陷的玻璃
晶圓,與安裝多數電子元件的玻璃晶圓,同時形成多數電子裝置1的製造方法。對於相同的工程,附加相同符號。
安裝於基座基板的電子元件是MEMS等的元件。說明蓋體形成工程S20。準備由鈉鈣玻璃所成之板狀的玻璃晶圓。首先,於研磨、洗淨、蝕刻工程S21中,將玻璃晶圓研磨至所定厚度為止,洗淨之後,進行蝕刻處理,去除最表面的加工質變層。接著,於凹陷形成工程S22中,於形成各電子裝置的區域的中央部,藉由熱壓的模成形,形成凹陷。接著,於研磨工程S23中,將凹陷的周圍的上端面,研磨加工成平坦的鏡面。接著,於接合材堆積工程S24中,於形成凹陷的表面,藉由濺鍍法或蒸鍍法,以50nm~150nm的厚度,堆積例如由鋁所成的接合材。接著,於圖案形成工程S25中,藉由光微影及蝕刻法,從凹陷周圍的上端面以外的表面,去除接合材。如此,形成由玻璃晶圓所成的蓋體。
說明電子元件工程S30。電子元件係對矽基板等,藉由光微影及蝕刻法或切割來加工成外形形狀。
說明基座基板形成工程S40。準備由鈉鈣玻璃所成之板狀的玻璃晶圓。首先,於研磨、洗淨、蝕刻工程S41中,將玻璃晶圓研磨至所定厚度為止,洗淨之後,進行蝕刻處理,去除最表面的加工質變層。接著,於貫通電極形成工程S1中,藉由熱壓的模成形,或在表面設置遮罩後藉由蝕刻處理或噴砂來進行磨削,於玻璃晶圓的板厚度方向形成貫通孔。接著,於該貫通孔,埋入由鐵-鎳系
合金所成的貫通電極。接下來,於磨削工程S42中,研磨貫通電極的兩端部及玻璃晶圓的兩面而使其平坦化,露出貫通電極的端面,形成基座基板。接著,於配線電極形成工程S43中,藉由濺鍍法或蒸鍍法,於基座基板的一方的表面,形成金屬膜,藉由光微影及蝕刻法,進行圖案化,形成配線電極。
接著,於電子元件安裝工程S2中,將電子元件安裝於基座基板的一方的表面。安裝時,於基座基板的配線電極,設置導電性接著劑或金屬凸塊,於其上接合電子元件的電極,並於基座基板上固定電子元件。藉此,電性連接貫通電極與電子元件。如此,形成安裝多數電子元件之由玻璃晶圓所成的基座基板。
接著,於重疊對合工程S11中,以於蓋體的各凹陷,收容電子元件之方式將蓋體載置於基座基板上,從上下方向頂壓。接著,於蓋體設置工程S3中,將基座基板及蓋體加熱至200℃以上的溫度,使蓋體的接合材成為陽極,基座基板成為陰極,施加數百V的電壓,隔著接合材,接合基座基板與蓋體。接合時,周圍保持真空。
接著,於導電膜形成工程S4中,於基座基板的另一方的表面,藉由蒸鍍法或濺鍍法,堆積由鎳所成的導電膜。
接著,於膠膜形成工程S5中,於導電膜4的表面,藉由印刷法,堆積形成由錫或錫合金所成的電極圖案的膠膜。
接著,於切斷工程S12中,於接合體的表面設置切劃線,推頂切斷刃來割斷,或使用切割刀或切割鋸刀來分割,獲得各個電子裝置1。接著,於電性特性檢查工程S13中,測定檢查電子裝置1的共振頻率及共振電阻值等。
再者,電子裝置的製造方法並不限定於本實施例,可採用各種方法。
1‧‧‧電子裝置
2‧‧‧基座基板
3‧‧‧貫通電極
4‧‧‧導電膜
5‧‧‧電子元件
6‧‧‧蓋體
8‧‧‧配線電極
9‧‧‧接合材
10‧‧‧金屬凸塊
11‧‧‧膠膜
13‧‧‧外部電極
US‧‧‧一方的表面
LS‧‧‧另一方的表面
Claims (9)
- 一種電子裝置的製造方法,其特徵為具備:貫通電極形成工程,係於絕緣性的基座基板,形成貫通電極;電子元件安裝工程,係於前述基座基板的一方的表面,安裝與前述貫通電極電性連接的電子元件;蓋體設置工程,係於前述基座基板的一方的表面,接合收容前述電子元件的蓋體;導電膜形成工程,係以覆蓋露出於前述基座基板的另一方的表面之前述貫通電極的端面,與位於該端面的周圍之前述基座基板的另一方的表面之方式形成導電膜;及膠膜形成工程,係使用印刷法,利用由錫或錫合金所成的導電性膠,形成覆蓋前述導電膜的表面的膠膜。
- 如申請專利範圍第1項所記載之電子裝置的製造方法,其中,於前述貫通電極形成工程中,以鐵-鎳系合金來形成前述貫通電極。
- 如申請專利範圍第1項所記載之電子裝置的製造方法,其中,於前述膠膜形成工程中,將前述導電膜的表面與前述導電膜的側面,一起以前述膠膜覆蓋。
- 如申請專利範圍第1項所記載之電子裝置的製造方法,其中,於前述膠膜形成工程中,將前述膠膜形成為10μm~ 30μm的厚度。
- 如申請專利範圍第1項所記載之電子裝置的製造方法,其中,在前述導電膜形成工程之前,具有對前述基座基板的前述另一方的表面進行磨削或研磨,將前述貫通電極的端面與前述基座基板的另一方的表面,形成於相同面,並且去除形成於前述端面的氧化膜的磨削工程。
- 一種電子裝置,其特徵為:具備:絕緣性的基座基板,係形成複數貫通電極;電子元件,係與前述貫通電極電性連接,安裝於前述基座基板的一方的表面;蓋體,係收容前述電子元件,接合於前述基座基板的前述一方的表面;及外部電極,係從露出於前述基座基板的另一方的表面之前述貫通電極的端面,覆蓋到前述端面的周圍之前述另一方的表面為止;前述外部電極,係具有從前述端面,覆蓋到前述端面的周圍之前述另一方的表面為止的導電膜,與覆蓋前述導電膜的表面,以導電性膠形成的膠膜;膠膜,係藉由印刷法形成,並且以錫或錫合金形成。
- 如申請專利範圍第6項所記載之電子裝置,其中,前述貫通電極,係以鐵-鎳系合金所形成。
- 如申請專利範圍第6項或第7項所記載之電子裝置,其中,前述導電膜的側面,係被前述膠膜覆蓋。
- 如申請專利範圍第6項所記載之電子裝置,其中,前述膠膜,係10μm~30μm的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-222588 | 2013-10-25 | ||
JP2013222588A JP6342643B2 (ja) | 2013-10-25 | 2013-10-25 | 電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201531437A TW201531437A (zh) | 2015-08-16 |
TWI614207B true TWI614207B (zh) | 2018-02-11 |
Family
ID=52995203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103135671A TWI614207B (zh) | 2013-10-25 | 2014-10-15 | 電子裝置及電子裝置的製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9526181B2 (zh) |
JP (1) | JP6342643B2 (zh) |
KR (1) | KR102254806B1 (zh) |
TW (1) | TWI614207B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6247006B2 (ja) * | 2013-01-23 | 2017-12-13 | セイコーインスツル株式会社 | 電子デバイス、発振器及び電子デバイスの製造方法 |
JP6294020B2 (ja) * | 2013-07-16 | 2018-03-14 | セイコーインスツル株式会社 | 蓋体部、この蓋体部を用いた電子デバイス用パッケージ及び電子デバイス |
JP2017183635A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器 |
KR20200007545A (ko) * | 2018-07-13 | 2020-01-22 | 삼성전기주식회사 | 음향 공진기 패키지 |
JP7007591B2 (ja) * | 2018-12-28 | 2022-02-10 | 日亜化学工業株式会社 | 発光モジュール |
WO2023176663A1 (ja) * | 2022-03-16 | 2023-09-21 | 株式会社村田製作所 | 電子部品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1154178C (zh) * | 1998-03-27 | 2004-06-16 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板和电子装置 |
US20070221398A1 (en) * | 2006-03-24 | 2007-09-27 | Toshiba America Information Systems, Inc. | Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5239779B2 (ja) * | 2008-11-25 | 2013-07-17 | セイコーエプソン株式会社 | 電子部品用のパッケージ本体、及び振動子 |
JP2010166018A (ja) * | 2008-12-16 | 2010-07-29 | Seiko Instruments Inc | 電子部品およびその製造方法 |
JP2011035660A (ja) * | 2009-07-31 | 2011-02-17 | Kyocera Kinseki Corp | 圧電デバイス |
JP2011155506A (ja) | 2010-01-27 | 2011-08-11 | Seiko Instruments Inc | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
JP5603166B2 (ja) * | 2010-08-23 | 2014-10-08 | セイコーインスツル株式会社 | 電子デバイス、電子機器及び電子デバイスの製造方法 |
JP2012114119A (ja) * | 2010-11-19 | 2012-06-14 | Seiko Instruments Inc | 電子部品およびその製造方法 |
JP5779030B2 (ja) * | 2011-07-28 | 2015-09-16 | セイコーインスツル株式会社 | 電子デバイス、発振器及び電子デバイスの製造方法 |
JP2013197634A (ja) * | 2012-03-16 | 2013-09-30 | Seiko Instruments Inc | 電子部品及び発振器 |
-
2013
- 2013-10-25 JP JP2013222588A patent/JP6342643B2/ja active Active
-
2014
- 2014-10-15 TW TW103135671A patent/TWI614207B/zh active
- 2014-10-21 US US14/519,327 patent/US9526181B2/en active Active
- 2014-10-22 KR KR1020140143182A patent/KR102254806B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1154178C (zh) * | 1998-03-27 | 2004-06-16 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板和电子装置 |
US20070221398A1 (en) * | 2006-03-24 | 2007-09-27 | Toshiba America Information Systems, Inc. | Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR102254806B1 (ko) | 2021-05-21 |
US9526181B2 (en) | 2016-12-20 |
US20150116971A1 (en) | 2015-04-30 |
JP2015084385A (ja) | 2015-04-30 |
TW201531437A (zh) | 2015-08-16 |
KR20150048051A (ko) | 2015-05-06 |
JP6342643B2 (ja) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI614207B (zh) | 電子裝置及電子裝置的製造方法 | |
JP6247006B2 (ja) | 電子デバイス、発振器及び電子デバイスの製造方法 | |
US8334639B2 (en) | Package for electronic component, piezoelectric device and manufacturing method thereof | |
JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
JP2010187326A (ja) | 圧電振動子の製造方法、圧電振動子および発振器 | |
TWI640161B (zh) | 電子裝置及電子裝置的製造方法 | |
US9711707B2 (en) | Method for manufacturing an electronic device | |
JP2011155506A (ja) | 電子デバイス、電子機器、及び電子デバイスの製造方法 | |
JP6383138B2 (ja) | 電子デバイス | |
JP6230286B2 (ja) | 電子デバイス及び電子デバイスの製造方法 | |
JP5823759B2 (ja) | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 | |
JP2007335468A (ja) | 中空封止素子およびその製造方法 | |
JP2015002414A (ja) | 電子デバイス | |
JP2014143559A (ja) | 電子デバイスの製造方法、電子デバイス及び発振器 | |
JP5905264B2 (ja) | 電子デバイスの製造方法 | |
JP2014143558A (ja) | 電子デバイスの製造方法、電子デバイス及び発振器 | |
JP5798932B2 (ja) | 電子部品パッケージの製造方法 | |
JP2013055115A (ja) | 電子デバイスの製造方法 | |
JP2013055114A (ja) | 電子デバイスの製造方法 |