JP2012114119A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2012114119A JP2012114119A JP2010259382A JP2010259382A JP2012114119A JP 2012114119 A JP2012114119 A JP 2012114119A JP 2010259382 A JP2010259382 A JP 2010259382A JP 2010259382 A JP2010259382 A JP 2010259382A JP 2012114119 A JP2012114119 A JP 2012114119A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- soldering
- electronic component
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】表面実装型電子部品の外部電極の耐衝撃性を向上させる。
【解決手段】基板１に下地金属１２が形成され、その上に、一方はＮｉ又はＮｉ合金、他方はＣｏ又はＣｏ合金である第１のはんだ付け層１５、更にその上の第１のはんだ付け層１５より薄い第２のはんだ付け層１６を形成する。その上の最上層には保護金属１４が形成する。第１にはんだ付け層１５の厚さは０．２μｍ以上２．０μｍ以下、第２のはんだ付け層１６の厚さは０．００５μｍ以上０．３μｍであり、はんだ付け金属層１３の厚さは０．２０５μｍ以上、２．３μｍ以下とする。
【選択図】図１
【解決手段】基板１に下地金属１２が形成され、その上に、一方はＮｉ又はＮｉ合金、他方はＣｏ又はＣｏ合金である第１のはんだ付け層１５、更にその上の第１のはんだ付け層１５より薄い第２のはんだ付け層１６を形成する。その上の最上層には保護金属１４が形成する。第１にはんだ付け層１５の厚さは０．２μｍ以上２．０μｍ以下、第２のはんだ付け層１６の厚さは０．００５μｍ以上０．３μｍであり、はんだ付け金属層１３の厚さは０．２０５μｍ以上、２．３μｍ以下とする。
【選択図】図１
Description
本発明は表面実装型電子部品とその製造法に関するものである。
電子部品たとえば水晶振動子は、電子機器の基準発振源や、マイクロコンピュータのクロック源などとして用いられている。
この水晶振動子は中空かつ真空で気密封止された小型の表面実装型パッケージに水晶振動片を封入して構成される表面実装型電子部品が中心となっている。
従来の中空で気密封止された小型の表面実装型パッケージの従来としてセラミックス、ガラス、結晶化ガラスなどの脆性材料の容器に、ガラス・金属などの蓋を接合した表面実装型パッケージが製造されている。
このようなパッケージを用いた水晶振動子は、基板にガラスまたは金属製の蓋が接合材で接合されており、外部電極と内部電極とは貫通電極により接続されている。内部電極には接続材により水晶振動片が接続されている。また、基板はセラミックス、ガラス、結晶化ガラスなどを用いられる。
また、外部電極はＣｒ、Ｎｉ、Ａｕの３層構造をスパッタで形成するのが一般的である（特許文献１、特許文献２参照）。図６にこの３層構造の外部電極の構造を詳しく示す。
外部電極は、ガラスなどで形成される基板１に対して密着性がよいＣｒ，Ｔｉなどから選ばれる下地金属層１２と、下地金属層１２上にはんだとの接続をなすＮｉ、Ｐｔなどから選ばれるはんだ付け金属層１３と、はんだ付け金属層１３上にはんだ付け金属層１３の酸化を防止し、はんだ付け時にすみやかにはんだに溶解するＡｕ、Ａｇ、Ｓｎなどで形成される保護金属層１４とで構成される。
このとき、外部電極として、最も多く用いられるのはＣｒ−Ｎｉ−Ａｕの３層構造である。この場合、Ｎｉは、はんだに含まれるＳｎとの合金化（金属間化合物形成）により強固な接合を形成する。
このような水晶振動子は、外部電極がはんだによって電子装置の回路基板のランドと接続・固定され、回路基板とともに電子装置に実装される。
ところで、はんだ付け金属層をＮｉで形成した電極の場合、Ｎｉははんだを構成するＳｎやＣｕと金属間化合物を形成するが、この金属間化合物は脆いという課題がある。また、このとき、はんだと外部電極との界面が不規則な凸凹状の形態となり、落下などの衝撃により破壊されやすい。また、電子部品が電子装置の回路基板より離脱する課題も生じる。
そこで、本発明は外部電極の耐衝撃性を向上させる電子部品を提供する。
そこで、本発明は外部電極の耐衝撃性を向上させる電子部品を提供する。
本発明に係る電子部品は、脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品において、前記外部電極は、前記基板上に形成された下地金属層と、前記下地電極上に形成されたはんだ付け金属層と、前記はんだ付け金属層上に形成された保護金属層とで構成され、前記はんだ付け金属層は、前記下地金属層上に形成された第１のはんだ付け金属層と、前記第１のはんだ付け金属層上に形成され、前記第１のはんだ付け金属層より厚さが薄い第２のはんだ付け金属層とで構成されることを特徴とする。
これにより、はんだと外部電極との接合面に形成される金属間化合物を粘性の高くすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。これにより、電子部品の耐衝撃性を向上することができる。
また、本発明に係る電子部品は、前記第１のはんだ付け金属層及び前記第２のはんだ付け金属層のうち、一方はＮｉ金属又はＮｉ合金で形成され、他方はＣｏ金属又はＣｏ合金で形成されることを特徴とする。
これにより、はんだと外部電極との接合面にＮｉ、Ｃｏの両方と、はんだを構成する金属との金属間化合物を形成することができる。この金属間化合物は、ＮｉまたはＣｏと、はんだを構成する金属とから形成される金属間化合物に比べて、粘性を高くすることができる。また、また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。
また、本発明に係る電子部品は、前記第１のはんだ付け金属層が、Ｎｉ又はＣｏと、下地金属層を構成する金属との合金で形成されることを特徴とする。
これにより、下地金属層の金属の第１のはんだ付け金属への拡散を抑制することができ、下地金属層と基板との密着性の低下を低減できる。
また、本発明に係る電子部品は、前記はんだ付け金属の厚さは、０．２０５μｍ以上２．３μｍ以下であることを特徴とする。
また、本発明に係る電子部品は、前記第１のはんだ付け金属が、０．２μ以上２．０μｍ以下で、前記第２のはんだ付け金属が、０．００５μｍ以上０．３μｍ以下であることを特徴とする。
この範囲で厚さを設定することにより、はんだと外部電極との接合面に形成される金属間化合物を十分に形成することができる。
また、本発明に係る電子部品は、前記基板がガラスであることを特徴とする。
また、本発明に係る電子部品は、前記電子素子が水晶振動片であることを特徴とする。
また、本発明に係る電子部品は、前記電子素子が水晶振動片であることを特徴とする。
また、本発明に係る電子部品の製造方法は、脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品の製造方法において、基板上に下地金属層を形成する工程と、前記下地金属層上に第１のはんだ付け金属層をスパッタで形成する工程と、前記第１のはんだ付け金属層上に第２のはんだ付け金属層を形成する工程と、前記第２のはんだ付け金属層上に保護金属層を形成する工程とにより外部電極を形成する工程を備えることを特徴とする。
本発明によれば、はんだと外部電極との接合面に形成される金属間化合物を粘性の高くすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。これにより、電子部品の耐衝撃性を向上することができる。
以下に、本発明の第一実施形態に係る電子部品を図１から図３を用いて詳細に説明する。
図１は本発明に係る電子部品の外部電極の断面を示す図である。また、図２は、図１の外部電極を備えた電子部品の断面を示す図である。また、図３は、図２の電子部品を回路基板に実装した状態の断面を示す図である。また、本発明において、電子部品は表面実装型の電子部品である。
本実施形態において、電子素子８は、水晶振動片であり、電子部品１００は水晶振動子である。
図２に示すように、電子部品１００は、脆性材料で形成された基板１と、基板１を備えたパッケージと、パッケージに設置された電子素子８と、基板１上に形成された外部電極４と、を備えている。
本実施形態において、基板１と蓋２とで内部に中空構造を有する電子部品のパッケージを構成している。また、基板１と蓋２とは、接合部３を介して接合されている。
また、基板１は、シリコン、ガラスなどの脆性材料で構成される。基板１がシリコンの場合、ＭＥＭＳと称されるエッチングを主体とする微小部品のパッケージ材料として使用される。この場合、パッケージとしてのシリコンは搭載する電子素子、機構素子等と一体化して加工が行われるため特にプロセス適合性のよいシリコンが利用される。一方、基板１がガラスの場合は、水晶振動子、ＳＡＷ素子などのパッケージに安価な基板材料として使用される。
また、蓋２は、セラミック、シリコンその他無機単結晶、ガラス、金属、合金などで形成されている。
基板１あるいは蓋２をガラスで形成した場合、ガラスにはフロート法で製造した薄板のソーダガラスを利用すると低コスト化が可能である。また、フロート法では平滑度の良好な薄板ソーダガラスの製造が容易である。また、このソーダガラスは研磨性が良好で０．５ｍｍから０．２ｍｍの厚みの平滑な薄板ガラスが比較的容易に得られる。また、ソーダガラスは熱膨張率が水晶振動子に近く、振動特性において有利である。また、基板１にガラスを使用することにより、水晶振動子の周波数の微調整をレーザーにより外部から行うことが出来る。
また、電子素子８は、基板１上に内部電極６及び接続部７を介して設置されている。また、内部電極６は、貫通電極５を介して外部電極４と電気的に接続されている。なお、電子素子８は、必ずしも基板に設置する必要はなく、蓋２上に設置されていてもよい。その際、引き回し電極により外部電極４と電気的に接続する。
貫通電極５としてはＡｇあるいはＡｇＰｄ、ＡｇＰｔなどの金属、合金とガラス・フリットよりなる厚膜ペーストを充填して焼成した厚膜電極、ＦｅＮｉ合金、コバール合金、ＦｅＮｉＣｒ合金、ジュメット線などの金属リードをガラス・フリットで封止した気密封止電極あるいははんだやめっきなどによる金属封止などが利用できる。なお、特に真空封止を必要としない場合は貫通電極５には導電樹脂なども利用できる。
本発明に係る電子部品１００の製造方法を以下に説明する。
本発明に係る電子部品１００は、基板１に形成された貫通孔に貫通電極５を形成する工程を行う。
本発明に係る電子部品１００は、基板１に形成された貫通孔に貫通電極５を形成する工程を行う。
次に、基板１上に内部電極６を形成する工程を行う。内部電極６はめっき、スパッタなどで形成することができる。
次に、内部電極６上に電子素子８を設置する工程を行う。電子素子８は、接続部７として有機導電性接着剤を使用する、接続部７としてＡｕ−２０重量％Ｓｎその他の高温はんだを使用する、接続部７としてＡｕバンプを使用して超音波接合を利用する、または接続部７としてバンプを用いて接続するなどにより内部電極６と接続する。
その後、基板１上に蓋２を設置し、パッケージを形成する工程を行う。このとき、蓋２と基板１の電子素子８を設けた部分との間で外気と遮断された空洞部を形成する。この工程において、蓋２がガラスの場合、基板１との接合は陽極接合やガラスを直接溶融させるレーザー接合が可能である。また、蓋２と基板１との接合は、間に接合部３として低融点ガラスなどを介在させて接合させることができる。また、蓋２と基板１との接合は、接合部３としてレーザー光吸収材を介在させるレーザー接合が可能である。また、接合部３にＡｕ−２０重量％Ｓｎはんだなどの高温はんだを使用することもできる。また、接合部３に有機樹脂を用いて加熱・加圧接合などが可能である。
また、蓋２が金属の場合はろう材を挟んでの溶接が可能である。
なお、蓋２に空間を形成するための凹部を形成するには、ガラスのプレス成形を利用することができる。また、エッチングを利用して凹部を形成することもできる。また、サンドブラストを利用して凹部を形成することもできる。また、厚膜法により側壁を形成して蓋２を形成することもできる。また、蓋２の側壁としてガラスプリフォームを接合するなどの方法がある。なお、凹部は蓋２ではなく基板１に形成してもよい。
なお、蓋２に空間を形成するための凹部を形成するには、ガラスのプレス成形を利用することができる。また、エッチングを利用して凹部を形成することもできる。また、サンドブラストを利用して凹部を形成することもできる。また、厚膜法により側壁を形成して蓋２を形成することもできる。また、蓋２の側壁としてガラスプリフォームを接合するなどの方法がある。なお、凹部は蓋２ではなく基板１に形成してもよい。
次に基板１の内部電極６を形成した面と反対の面上に外部電極４を形成する工程を行う。これにより、電子部品１００を形成することができる。
図３に示すように、以上のように形成した電子部品１００は、外部電極４とはんだ９を接合することにより、電子回路基板１１上のランド１０に接続される。このときはんだ９は、Ｐｂフリーはんだを用いることができる。なお、説明した製造方法は、一例であり、これに限定されるものではない。
以下に、外部電極４について図１を用いて詳細に説明する。
図１において、外部電極４は、基板１上に形成された下地金属層１２と、下地電極１２上に形成された第１のはんだ付け金属層１５及び第２のはんだ付け金属層１６で構成されるはんだ付け金属層と、はんだ付け金属層上に形成された保護金属層１４とで構成される。
図１において、外部電極４は、基板１上に形成された下地金属層１２と、下地電極１２上に形成された第１のはんだ付け金属層１５及び第２のはんだ付け金属層１６で構成されるはんだ付け金属層と、はんだ付け金属層上に形成された保護金属層１４とで構成される。
また、第２の金属層１６は、第１のはんだ付け金属層１５より厚さが薄く形成されている。
下地金属層１２は、はんだ、特にその主成分のＳｎとはんだ付け温度付近で反応あるいは溶解を生じず、かつ非金属無機材料で形成される基板１との密着性のよいＣｒ、Ｔｉで形成される。Ｃｒは水晶振動子においては水晶振動片の励起電極用に使用されるので、プロセス的に適合性があり特に好ましい。
下地金属層１２の厚みは、０．０１μｍ以上０．３μｍ以下が好ましい。下地金属層１２が、０．０１μｍ以下の場合、はんだ付け金属との拡散等によりガラスとの密着性が低くなる可能性がある。また、下地金属層１２が、０．３μｍ以上の場合、膜応力によりガラスとの密着性が低下する可能性がある。
また、はんだ付け金属層の２層は、Ｓｎと金属間化合物を形成するがＳｎへの溶解量の少ないＮｉまたはＣｏから選ばれる。
この場合、第１のはんだ付け金属層１５と第２のはんだ付け金属層１６とは異なる金属で構成する。即ち、第１のはんだ付け金属層１５をＮｉで形成する場合は、第２のはんだ付け金属層１６はＣｏで形成する。また、第１のはんだ付け金属層をＣｏで形成する場合は、第２のはんだ付け金属層１６はＮｉで形成する。
また、第１のはんだ付け金属層１５は０．２μ以上２．０μｍ以下の厚さに形成することが好ましい。また、第２のはんだ付け金属層１６は、０．００５μｍ以上０．３μｍ以下の厚さに形成することが好ましい。すなわち、第１のはんだ付け金属層１５及び第２のはんだ付け金属層の厚さの合計は、０．２０５μｍ以上２．３μｍ以下に形成する。この場合、第２のはんだ付け金属層１６は第１のはんだ付け金属層１５より薄く形成する。
この構成により、はんだと外部電極との接合面にＮｉ、Ｃｏの両方と、はんだを構成するＳｎなど金属との金属間化合物を形成することができる。この金属間化合物は、ＮｉまたはＣｏと、はんだを構成する金属とから形成される金属間化合物に比べて、粘性を高くすることができる。また、また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。 また、Ｎｉ、Ｃｏの両方と、はんだを構成する金属との金属間化合物の界面での生成は、Ｎｉの金属間化合物の生成を抑制し、耐衝撃性の低下抑制やＣｒ−Ｎｉ間の接合力低下抑制に効果がある。
この構成により、はんだと外部電極との接合面にＮｉ、Ｃｏの両方と、はんだを構成するＳｎなど金属との金属間化合物を形成することができる。この金属間化合物は、ＮｉまたはＣｏと、はんだを構成する金属とから形成される金属間化合物に比べて、粘性を高くすることができる。また、また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。 また、Ｎｉ、Ｃｏの両方と、はんだを構成する金属との金属間化合物の界面での生成は、Ｎｉの金属間化合物の生成を抑制し、耐衝撃性の低下抑制やＣｒ−Ｎｉ間の接合力低下抑制に効果がある。
第２のはんだ付け金属層１６の厚さが、０．００５μｍ以下の場合、はんだと外部電極との接合面にＮｉ、Ｃｏの両方と、はんだを構成するＳｎなど金属とで形成される粘性の高い金属間化合物が十分に形成できなくなってしまう可能性がある。そのため、はんだと外部電極との接合面が平滑、かつ緻密な構造にできなくなる。また、第２のはんだ付け金属層１６の厚さが０．３μｍ以上の場合、Ｎｉ、Ｃｏの両方と、はんだを構成するＳｎなど金属とで形成される粘性の高い金属間化合物の形成が広くなりすぎたりしてしまう。また、第２のはんだ付け金属層１６が厚いため、Ｎｉ，Ｃｏの一方が不足して、金属間化合物の形成が不十分となったりする可能性もある。これにより接合面が荒れた緻密でない界面となり、特性を低下させてしまう。
第１のはんだ付け金属層１５が、０．２μ以下の場合、はんだが下地金属層１２にも影響を及ぼし、基板１と下地金属１２との接着強度が低くなってしまう。また、第１のはんだ付け金属層１５が、２．０μｍ以上の場合、膜応力により外部電極４自体の密着性が低下してしまう。
従って、第１のはんだ付け金属層１５は０．２μ以上２．０μｍ以下、第２のはんだ付け金属層は０．００５μｍ以上０．３μｍ以下の厚さに形成することが好ましい。
ただし、はんだ付け温度が高い場合やリフロー処理等の熱処理を複数回行う場合などを考慮すると、第１のはんだ付け金属層１５はやや厚めにするほうが好ましく、０．４μｍ以上とするのが好ましい。
また、第１のはんだ付け金属層１５が、第２のはんだ付け金属層１６より薄いと、たとえば、第１のはんだ付け金属層１５が０．２μｍで第２のはんだ付け金属層１６が０．３μｍのような場合、第２のはんだ付け金属の部分にＮｉまたはＣｏと、はんだを構成する金属とから形成される金属間化合物の形成が不十分な部分が形成されてしまい、平滑で緻密な界面が形成されなくなる。
また、第１のはんだ付け金属層１５が、Ｎｉ又はＣｏと、下地金属層１２を構成する金属との合金で形成されてもよい。この場合、第１のはんだ付け金属層１５は、合金成分として下地金属層を構成する金属を含有する。
下地金属層１２は、ＣｒまたはＴｉで形成されている。すなわち、第一のはんだ付け金属層１５をＮｉ−Ｃｒ合金、Ｎｉ−Ｔｉ合金、Ｃｏ−Ｃｒ合金、またはＣｏ−Ｔｉ合金で形成する。
第１のはんだ付け金属層１５が、下地金属層１２を構成する金属との合金で形成することにより、下地金属層１２の金属の第１のはんだ付け金属層１５への拡散が抑制され、下地金属層１２と基板１との密着性の低下を低減できる。
また、第１のはんだ付け金属層１５の合金成分としての下地金属層１２を構成する金属の含有量は、１％以下では効果がなく、４０％以上であるとはんだとの接合強度が低下する。そのため、合金成分としての下地金属層１２を構成する金属の含有量は１以上４０重量％以下とすることが好ましい。
保護金属層１４は、Ｓｎに溶解しやすく酸化しにくい、Ａｕ、Ａｇ、Ｓｎが使用されるが、特に安定なＡｕが好ましい。
保護金属層１４の厚さは、Ａｕの場合０．０１μｍ以上０．５μｍ以下が好ましい。
保護金属層１４の厚さは、Ａｕの場合０．０１μｍ以上０．５μｍ以下が好ましい。
Ａｕの場合、０．０１μｍより薄くなると保護効果が不十分となり、はんだ付け性が大きく低下してしまう。また、０．５μｍ以上では、はんだ溶融時の粘度が大きくなるボイド発生の原因となる。
保護金属層１４がＳｎの場合、無電解めっきなども利用できる。また、その厚みは０．１μｍ以上２．０μｍ以下が好ましい。Ｓｎの場合、厚くしてもボイドの発生等は起らない。ただし、２．０μｍ以上の場合、膜応力が大きくなってしまう。
以上より外部金属構造は、たとえば下地金属層１２をＣｒ、保護金属層１４をＡｕとした場合、下地金属層１２、第１のはんだ付け金属層１５、第２のはんだ付け金属層１６、保護金属層１４の順に、Ｃｒ／Ｎｉ／Ｃｏ／Ａｕ、Ｃｒ／Ｃｏ／Ｎｉ／Ａｕ、Ｃｒ／Ｎｉ−Ｃｒ合金／Ｃｏ／Ａｕ、またはＣｒ／Ｃｏ−Ｃｒ合金／Ｎｉ／Ａｕで構成される。
ただし、磁性のためＣｏを厚く形成することは容易ではないので、Ｃｏを厚くする必要のないＣｒ／Ｎｉ／Ｃｏ／Ａｕ、Ｃｒ／Ｎｉ−Ｃｒ合金／Ｃｏ／Ａｕの構造が好ましい。
以下に外部電極４の製造方法を説明する。
まず、基板１の内部電極を形成した面と反対の面に下地金属層１２を形成する工程を行う。下地金属層１２は、スパッタで形成される。
まず、基板１の内部電極を形成した面と反対の面に下地金属層１２を形成する工程を行う。下地金属層１２は、スパッタで形成される。
次に、下地金属層１２上に第１のはんだ付け金属層１５を形成する工程を行う。第１のはんだ付け金属層１５の形成はスパッタにより行われる。
次に、第１のはんだ付け金属層１５上に第２のはんだ付け金属層１６を形成する工程を行う。
次に、第２のはんだ付け金属層１６上に保護金属層１４を形成する工程を行う。
第２のはんだ付け金属層１６、及び保護金属層１４は、スパッタでの形成が可能であるが、無電解めっきによる形成も可能である。
第２のはんだ付け金属層１６、及び保護金属層１４は、スパッタでの形成が可能であるが、無電解めっきによる形成も可能である。
水晶振動子においては水晶振動片の形成される励起電極としてスパッタで形成したＣｒ、Ｎｉ、Ａｕを使用するので外部電極としてＣｒ、Ｎｉ、Ａｕを用いることがプロセス的に都合がよい。なお、説明した製造方法は、一例であり、これに限定されるものではない。
以上の方法で作成した本発明の電子部品は、特に、落下衝撃性はＣｒ−Ｎｉ−Ａｕの構造による外部電極より非常に優れていた。
図４は、本発明の第二実施形態の電子部品の断面図である。なお、第一実施形態と同様の構成については説明を省略する。
本実施形態は、第一実施形態と内部電極７の外部への取り出しは層間電極１７によって行われ、層間電極１７から引き回し電極１８によって外部電極４と接続される点で異なる。
この場合、たとえば電子素子の電極とパッケージの内部電極との接続はワイヤボンディングやバンプ電極なども利用できる。
また、封止方法としては中空封止だけでなく、ＬＥＤなどの半導体を封入し、樹脂あるいはガラスを充填したような中実のパッケージ形態をもつ表面実装電子部品にも本発明は適用できる。
図５は、本発明の第三実施形態の電子部品の断面図である。なお、第一実施形態と同様の構成については説明を省略する。
本実施形態は、第一実施形態と異なり、光センサのような電子素子２２が基板１上の内部電極６にワイヤボンディング１７により接続されている点、電子素子２２の封止を蓋ではなく樹脂、ガラスなどの封止剤１８により封止している点で異なる。
この場合、基板に側壁を形成し樹脂あるいはガラスを充填したような表面実装パッケージ形態、あるいは基板にチップ状電子素子を搭載し、樹脂封止ないし樹脂コートしたようなパッケージ形態の表面実装電子部品にも本発明は適用できる。
なお上記では電子部品１００として水晶振動片を搭載した水晶振動子を例にのべたが、ＳＡＷフィルター、受・発光デバイスのような半導体やＩＣチップや加速度センサ、圧力センサその他のＭＥＭＳセンサ、光部品、高周波部品、マルチ・チップ・モジュールなどの複数のチップや要素からなる電子素子を封止した形態の表面実装パッケージをもつ電子部品、複合部品であっても同様に本発明は適用できるのは勿論である。この場合、気密封止は必ずしも真空でなくて、水分等に対する完全遮断のための封止であってもかまわない。
１ 基板
２ 蓋
３ 接合部
４ 外部電極
５ 貫通電極
６ 内部電極
７ 接続部
８ 水晶振動片
９ はんだ
１０ ランド
１１ 回路基板
１２ 下地金属層
１３ はんだ付け金属層
１４ 保護金属層
１５ 第１のはんだ付け金属層
１６ 第２のはんだ付け金属層
１７ 層間電極
１８ 引き回し電極
１９ 電子素子
２０ ワイヤボンディング
２１ 封止樹脂
１００ 電子部品
２ 蓋
３ 接合部
４ 外部電極
５ 貫通電極
６ 内部電極
７ 接続部
８ 水晶振動片
９ はんだ
１０ ランド
１１ 回路基板
１２ 下地金属層
１３ はんだ付け金属層
１４ 保護金属層
１５ 第１のはんだ付け金属層
１６ 第２のはんだ付け金属層
１７ 層間電極
１８ 引き回し電極
１９ 電子素子
２０ ワイヤボンディング
２１ 封止樹脂
１００ 電子部品
Claims (8)
- 脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品において、
前記外部電極は、前記基板上に形成された下地金属層と、前記下地金属層上に形成されたはんだ付け金属層と、前記はんだ付け金属層上に形成された保護金属層とで構成され、
前記はんだ付け金属層は、前記下地金属層上に形成された第１のはんだ付け金属層と、前記第１のはんだ付け金属層上に形成され、前記第１のはんだ付け金属層より厚さが薄い第２のはんだ付け金属層とで構成されることを特徴とする電子部品。 - 前記第１のはんだ付け金属層及び前記第２のはんだ付け金属層のうち、一方はＮｉ又はＮｉ合金で形成され、他方はＣｏ又はＣｏ合金で形成されることを特徴とする請求項１に記載の電子部品。
- 前記第１のはんだ付け金属層が、Ｎｉ又はＣｏと、前記下地金属層を構成する金属との合金で形成されることを特徴とする請求項２に記載の電子部品。
- 前記はんだ付け金属層の厚さは、０．２０５μｍ以上２．３μｍ以下であることを特徴とする請求項１から３のいずれか一項に記載の電子部品。
- 前記はんだ付け金属層の厚さは、前記第１のはんだ付け金属層が、０．２μｍ以上２．０μｍ以下で、
前記第２のはんだ付け金属層が、０．００５μｍ以上０．３μｍ以下であることを特徴とする請求項４に記載の電子部品。 - 前記基板がガラスであることを特徴とする請求項１から５のいずれか一項に記載の電子部品。
- 前記電子素子が水晶振動片であることを特徴とする請求項１から６のいずれか一項に記載の電子部品。
- 脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品の製造方法において、
基板上に下地金属層を形成する工程と、
前記下地金属層上に第１のはんだ付け金属層をスパッタで形成する工程と、
前記第１のはんだ付け金属層上に前記第１のはんだ付け金属層より厚さが薄い第２のはんだ付け金属層を形成する工程と、
前記第２のはんだ付け金属層上に保護金属層を形成する工程とにより外部電極を形成する工程を備えることを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010259382A JP2012114119A (ja) | 2010-11-19 | 2010-11-19 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010259382A JP2012114119A (ja) | 2010-11-19 | 2010-11-19 | 電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012114119A true JP2012114119A (ja) | 2012-06-14 |
Family
ID=46498040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010259382A Withdrawn JP2012114119A (ja) | 2010-11-19 | 2010-11-19 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012114119A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084385A (ja) * | 2013-10-25 | 2015-04-30 | セイコーインスツル株式会社 | 電子デバイス |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391936A (ja) * | 1989-09-04 | 1991-04-17 | Shinko Electric Ind Co Ltd | セラミックパッケージ |
| JPH03263358A (ja) * | 1990-03-13 | 1991-11-22 | Ngk Insulators Ltd | 半導体パッケージ用電子部品 |
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| JP2007043144A (ja) * | 2005-07-07 | 2007-02-15 | Murata Mfg Co Ltd | 電子部品、電子部品の実装構造および電子部品の製造方法 |
| JP2010004216A (ja) * | 2008-06-19 | 2010-01-07 | Seiko Instruments Inc | 電子部品およびその電子部品を有する電子回路基板 |
-
2010
- 2010-11-19 JP JP2010259382A patent/JP2012114119A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391936A (ja) * | 1989-09-04 | 1991-04-17 | Shinko Electric Ind Co Ltd | セラミックパッケージ |
| JPH03263358A (ja) * | 1990-03-13 | 1991-11-22 | Ngk Insulators Ltd | 半導体パッケージ用電子部品 |
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| JP2007043144A (ja) * | 2005-07-07 | 2007-02-15 | Murata Mfg Co Ltd | 電子部品、電子部品の実装構造および電子部品の製造方法 |
| JP2010004216A (ja) * | 2008-06-19 | 2010-01-07 | Seiko Instruments Inc | 電子部品およびその電子部品を有する電子回路基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084385A (ja) * | 2013-10-25 | 2015-04-30 | セイコーインスツル株式会社 | 電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
| JP5318685B2 (ja) | 電子部品およびその製造方法 | |
| JP5078512B2 (ja) | 水晶デバイス | |
| JP2004129223A (ja) | 圧電部品およびその製造方法 | |
| JP2012129481A (ja) | 電子部品及びその製造方法 | |
| WO2012128210A1 (ja) | 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法 | |
| WO2008056725A1 (fr) | Composant électronique pour montage en surface | |
| JP2010004216A (ja) | 電子部品およびその電子部品を有する電子回路基板 | |
| JP2010166018A (ja) | 電子部品およびその製造方法 | |
| JP2010045201A (ja) | 電子部品モジュール及びその製造方法 | |
| JP5853702B2 (ja) | 圧電振動デバイス | |
| JP5435625B2 (ja) | 電子部品、及び電子部品製造方法 | |
| JP2012114119A (ja) | 電子部品およびその製造方法 | |
| JP5695409B2 (ja) | 電子部品およびその製造方法 | |
| JP5764355B2 (ja) | 電子部品およびその製造方法 | |
| JP2009117869A (ja) | 機能素子パッケージの製造方法 | |
| JP2007208040A (ja) | 回路基板とその製造方法 | |
| JP2007194553A (ja) | 回路基板とその製造方法 | |
| JP2007096250A (ja) | 蓋体、電子部品収納用パッケージおよびこれを用いた電子装置 | |
| JP2013045880A (ja) | 電子デバイスの製造方法 | |
| JP2002334943A (ja) | 電子部品 | |
| JP2004179361A (ja) | 蓋部材およびそれを用いた電子部品収納用容器 | |
| JP6292236B2 (ja) | 複合電子部品 | |
| JP2011176088A (ja) | 気密封止用パッケージ | |
| JP5799811B2 (ja) | リード型圧電振動デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150206 |