JPH03263358A - 半導体パッケージ用電子部品 - Google Patents

半導体パッケージ用電子部品

Info

Publication number
JPH03263358A
JPH03263358A JP6332090A JP6332090A JPH03263358A JP H03263358 A JPH03263358 A JP H03263358A JP 6332090 A JP6332090 A JP 6332090A JP 6332090 A JP6332090 A JP 6332090A JP H03263358 A JPH03263358 A JP H03263358A
Authority
JP
Japan
Prior art keywords
layer
gold
cobalt
plating layer
plated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6332090A
Other languages
English (en)
Inventor
Kunimitsu Yoshikawa
吉川 国光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP6332090A priority Critical patent/JPH03263358A/ja
Publication of JPH03263358A publication Critical patent/JPH03263358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体パッケージ用電子部品に関し、−層詳細
には、パッケージ本体表面に金めつき層が施された半導
体パッケージにおいて、金めつき層と下地となるメタラ
イジング金属層との間にコバルトのめっき層を形成する
ことにより、半導体の実装時に不可欠なハンダ付は性を
はじめとする金めつき層の機能の劣化を阻止し、併せて
当該金めつき層を一層薄くし、全体として低廉に製造す
ることを可能とする半導体パッケージ用電子部品に関す
る。
[従来の技術] 従来より、金はその優れた物理的特性により各種電子部
品に多用されている。
例えば、半導体パッケージにおいては、セラミックス製
等の下地基板をメタライジングした金属表面あるいは金
属部品上に金めつき層を施し、電子部品を実装している
この種の技術的思想として、例えば、特開昭54−14
5476号の「半導体用パッケージ」では、シリコンチ
ップが金−シリコン共晶でマウントされる半導体パッケ
ージにおいて、チップマウント部にニッケルーコバルト
合金めっき層の下地を施した後金めっき層を形成するこ
とが開示されている。
また、特公昭60−13078号の「金めっきされた電
子部品及びその製法」では、金属面上に金めつきが施さ
れた電子部品において、ICパッケージのリード線接線
端子、キャップのシール部、ハイブリッドIC用配線基
板、LED用基板、マイクロスイッチ、スモールスイッ
チ、コネクタープラグのうち、いずれか−の電子部品の
金めつきの下地としてコバルトとニッケルの合金めっき
を施す技術的思想が開示されている。
[発明が解決しようとする課題] ところで、金は高価な稀少金属であるために、電子部品
の金めつき層も可及的に薄層化することが希求されてい
る。
しかしながら、前記のように経済性に鑑み、金めつき層
を薄層化した場合、下地のニッケル、銅、モリブデン、
タングステン等の下地めっき層、あるいはメタライジン
グ層が緻密な凝集組織でないために、焼成工程中に金め
つき層中にこれらが拡散し、金めつき層の機能を劣化さ
せ、あるいは前記の如き下地層に種々の影響を与える。
例えば、熱処理工程を経た場合には、金めつき層にメタ
ライズ層を構成する金属または下地となっているめっき
層の金属からなる酸化物が浮上形成される。この浮上形
成された酸化物により電子部品をワイヤボンディングし
た場合にその接触抵抗が増大し、あるいはボンディング
強度の低下を引き起こし、また金めっき層表面にニッケ
ル等の下地めっき層あるいはメタライズ層を構成する金
属の酸化物が露出するためハンダとの濡れ性が悪くなる
従って、金めつき層の機能を劣化させることなく、この
種の金めつき層のより一層の薄層化をなすという目的は
未だ遠戚されるに至っていない。
本発明の目的は、熱処理後の電子部品等のノ\ンダ付け
の濡れ性を十分に確保し、所望の導通抵抗が得られると
ともに耐用性に優れ、しかもこの金めつき層が一層薄層
化された半導体パッケージ用電子部品を提供することに
ある。
[課題を解決するための手段] 前記の課題を解決するために、本発明は、セラミック基
板上にメタライズ層を形成し、前記メタライズ層上にコ
バルト層を形成し、さらに前記コバルト層上に金めつき
層を形成することを特徴とする。
また、本発明は、金属板上にコバルト層を形成し、さら
に前記コバルト層上に金めつき層を形成することを特徴
とする。
[作用] 本発明に係る半導体パッケージ用電子部品では、金めつ
き層の下地として実質的にコバルト層を有しているため
に得られるバリア効果を介して、さらには、焼成の際に
このコバルト層が緻密化することにより得られるバリア
効果を介して金めつき層内部に銅、ニッケル等のメタラ
イジングした下地の組TIi、成分が拡散することを回
避し、また金めっき層に両底されるピンホールを介して
下地の組IIi、戊分が浮上して金めつき層の表面に酸
化物を形成し、接触抵抗が増加することを阻止すること
ができる。
従って、ワイヤボンディング性、耐熱性等を十分確保し
た上で金めつき層を一層薄層化することができる。
[発明の詳細な説明] 本発明に係る半導体パッケージ用電子部品に使用する基
板は特に限定されるものではなく、基板表面にモリブデ
ン、タングステン等の金属材料、あるいはこれらの金属
材料を主体とする混合物をメタライジングすることがで
きる基板表面を有する金属基板若しくはセラミックス基
板等が利用可能である。そこで本実施例の1.2、比較
例の1.2.3.4.5における熱処理後のハンダ付は
性試験の試料としての基板ではコバール板を用いた。
また、実施例1では、さらにモリブデン板、42アロイ
板、アルミナ上にモリブデンをメタライジングした基板
を用いて熱処理後のハンダ付は性試験を行った。また、
実施例3.4.5においては、パッケージ特性評価用の
試料として64ピンのピングリッドアレイタイプのアル
ミナセラミックスパッケージを用いた。
なお、本実施例においてコバルト層を金めつき層と下地
金属層との間に介装したことは、以下の認識による。す
なわち、コバルトの結晶凝集組織は、非常に微細、且つ
複雑に凝集しているため、下地金属がコバルトめっき層
を拡散通過することを阻止すると同時にコバルト自体が
金めつき層中に拡散しにくいため、金めつき層のピンホ
ールを介して金めつき層表面に下地金属の酸化物が浮上
形成することおよびコバルトが金めつき層中に拡散して
金の純度を低下させることを効果的に阻止する。このよ
うに、結果的に金の純度を保持することにより金が有す
る機能の劣化を阻止可能となる。
また、金めつき層の表面に下地金属の酸化物が浮上形成
し接触抵抗を増加させることを阻止するとともに、ハン
ダとの濡れ性の悪いニッケル酸化物等の下地成分が露出
することを回避することによりハンダ付けを行うことが
容易となる。
なお、コバルトめっき層、および金めつき層の懲戒方法
は特に限定することなく、公知の電解めっき法、蒸着法
等を用いる。
[実施例コ 次に、本発明に係る半導体パッケージ用電子部品につい
て好適な実施例を挙げ、以下詳細に説明する。
実施例1 第1図は、基板として板厚が0.2mm、−辺の長さが
30nn11の正方形のコバール板10を用いた例を示
す。
次に、前記コバール板上にワット浴を用いて電解めっき
法で2μmの厚さにニッケルめっき層12を形成した。
次いで、前記ニッケルめっき層12上に夫々実験例の目
的に合わせて厚さ0.05〜2.0μm1純度98重量
%のコバルトめっき層14を形成し、さらにその上層に
夫々の実験例の目的に合わせて厚さ1.0〜2.0μm
1純度99.9%の金めつき層16を形成した試料を各
水準100ピース作製した。
また、比較例として上記構成の試料よりコバルトめっき
層を省いた試料を各水準100ピース作製した。
次に、これらの試料を空気中で1時間、450℃で熱処
理を施した後、公知のMIL−3TD  883CME
THOD2003.4の方法によりハンダ付は性を評価
した。
表1は夫々の実験例1から16および比較例1から5の
夫々の条件において各試料をハンダデイツプし、ピンホ
ール、ボイド等のハンダ濡れ性不良の発生率を百分率で
示す。なお、ハンダ濡れ性不良とは、濡れているハンダ
表面積が試料全面積の95%に満たないとき、不良であ
ると判定した。
その結果は、実験例1〜16から明らかであるように、
熱処理後のハンダ特性を確保するためのコバルトめっき
層の厚さは、最上層の金めつき層の厚さにも多少左右さ
れるが、0,05μm〜0.1μmもあれば十分といえ
る。
これに対して比較例1〜5から明らかであるように、メ
タライジングした下地金属と金めっき層の間にコバルト
めっき層を施さないものは、金めつき層を厚く (比較
例5では最大4μm)しても熱処理後のハンダ濡れ性不
良発生率は70%と実用に供するには不十分である。
以上のようにメタライジングした下地金属と金めっき層
の間にコバルトめっき層を施すこと0 により熱処理後のハンダ付は性を著しく向上させること
ができた。
また、基板をコバール板に代えてモリブデン板、42ア
ロイ板、アルミナ上にモリブデンをメタライジングした
基板を夫々用いて実験例1〜16と同様な試験を実施し
たところ、熱処理後のハンダ付は性として略同様な効果
が得られた。
実施例2 第2図は、基板として板厚0.2mm、−辺の長さが3
0mmの正方形のコバール板20を用いた例を示す。
次に、前記コバール板20上にワット浴を用いて電解め
っき法で2μmの厚さにニッケルめっき層22をメタラ
イジングした。次いで、前記のように、メタライジング
したニッケルめっき層22上に夫々の実験例の目的に合
わせて、表2に示す通り、純度50%〜98重量%に変
化させたコバルトめっき層24を0.05μm若しくは
0.1μmの厚さに形成し、さらに最上層に純度99.
9%の金めつき層26を2μmの厚さに形成して試料と
した。
そして、実施例1と同様の方法によりハンダ付は性を評
価した。その結果は、表2の実験例から明らかなように
、コバルトめっき層の純度が70重量%以上の場合には
熱処理後のハンダ付は性不良発生率が全ての場合におい
て0%であり、熱処理後のハンダ付は性は著しく向上し
た。
実施例3 パッケージ特性評価用試料として64ピンのピングリッ
ドアレイタイプのアルミナセラミックパッケージを作製
した。
次に、前記パッケージのワイヤボンディング部、グイボ
ンディング部のタングステンメクライズ上とコバールピ
ン上にニッケルめっきを2μmの厚さに形成し、次いで
、純度98重量%のコバルトめっき層を0.1μm、さ
らに最上層に純度99.9%の金めつき層を1.5μm
形成してパッケージ特性評価用試料とした。
1 2 前記試料を用いて、先ず、ワイヤボンディング性評価を
行った。試料を窒素雰囲気中で300℃で1時間熱処理
した後にアルミニウム線を用いてワイヤボンディング加
工した後、ワイヤボンディング強度を測定した。
次いで、空気中で200℃で50時間、100時間、2
00時間エージングを施し、このエージング後のワイヤ
ボンディング強度を夫々測定したところ、いずれの場合
においても5g以上の強度を有した。
従って、エージングによるワイヤボンディング性の劣化
を生じなかったものと判定される。
実施例4 実施例3で作製したパッケージ特性評価用試料を用い耐
熱性評価を行った。試料を窒素雰囲気中で300℃で1
時間熱処理した後、さらに450℃に加熱したステンレ
ス製ヒートブロック上に3分間保持した。
そして、金めつき層表面の外観を観察したところ、変色
、ふ(れ等の異常は発見できなかった。従って、熱によ
る金めつき層の劣化は生じなかったものと判定される。
実施例5 実施例3で作製したパッケージ特性評価用試料を用い熱
処理後のハンダ付は性の評価を行った。
実施例1と同様に、試料のコバールピン部に空気中で4
50℃で1時間熱処理を施した後、ハンダ付は性を評価
したところ、コバールピン部ではハンダ付は不良を生じ
なかった。したが−って、実装時に不可欠のコバールピ
ン部での/Sンダ付は性は十分実用に供することができ
る。
前記実施例1から実施例5のデータにより以下のことが
判明した。
実施例に用いた金めつき層の厚さは全ての場合において
2.0μm以下である。従来技術に係るこの種の金めつ
き層の厚さは2μmから4μm程度であり、例えば、L
SI用半導体パッケージでは下地にニッケルめっき層を
メタタイプ3 4 ソゲした場合、3μmから4μmの金めつき層を施す必
要がある。従って、本発明によれば、金めつき層を一層
薄層化することができる。
また、実施例3から実施例5で明らかなように、金めつ
き層を一層薄層化することによってこの金めつき層の機
能を劣化させていない。さらには、実施例1および実施
例2で明らかなように、熱処理後のハンダ付は性が著し
く向上している。
従って、本発明により金めつき層の機能を劣化させるこ
となく金めつき層を一層薄層化することが可能となった
[発明の効果] 以上のように、本発明によれば、金めつきを施した半導
体パッケージの金めつき層と下地金属層との間に純度7
0%以上のコバルトめっき層を0.05μmから0.1
μmの厚さに懲戒することにより、金めつき層の持つ機
能を劣化させることなく金めつき層を一層薄層化させる
ことができ、併せて熱処理後のハンダ付は性を著しく向
上させる効果を得ることができる。従って、高価格な金
を有効に活用し半導体パッケージの製作コストの低減化
を図ることが可能となる。
さらには、ハンダの濡れ性を向上させることにより半導
体の実装に不可欠なハンダ付けを効率的に行うことが出
来るとともに、製品の信頼性の向上を図ることが可能と
なる。
【図面の簡単な説明】
第1図並びに第2図は本発明に係る半導体パッケージ用
電子部品の縦WT説明図である。 lO・・・コバール板 12・・・ニッケルめっき層 14・・・コバルトめっき層 16・・・金めつき層 20・・・コバール板 22・・・ニッケルめっき層 24・・・コバルトめっき層 5 6 26・・・金めつき層 7

Claims (3)

    【特許請求の範囲】
  1. (1)セラミック基板上にメタライズ層を形成し、前記
    メタライズ層上にコバルト層を形成し、さらに前記コバ
    ルト層上に金めつき層を形成することを特徴とする半導
    体パッケージ用電子部品。
  2. (2)金属板上にコバルト層を形成し、さらに前記コバ
    ルト層上に金めつき層を形成することを特徴とする半導
    体パッケージ用電子部品。
  3. (3)請求項1または2記載の半導体パッケージ用電子
    部品において、前記コバルト層は実質的に70重量%以
    上で98重量%以下のコバルトを含むことを特徴とする
    半導体パッケージ用電子部品。
JP6332090A 1990-03-13 1990-03-13 半導体パッケージ用電子部品 Pending JPH03263358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6332090A JPH03263358A (ja) 1990-03-13 1990-03-13 半導体パッケージ用電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6332090A JPH03263358A (ja) 1990-03-13 1990-03-13 半導体パッケージ用電子部品

Publications (1)

Publication Number Publication Date
JPH03263358A true JPH03263358A (ja) 1991-11-22

Family

ID=13225860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6332090A Pending JPH03263358A (ja) 1990-03-13 1990-03-13 半導体パッケージ用電子部品

Country Status (1)

Country Link
JP (1) JPH03263358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114119A (ja) * 2010-11-19 2012-06-14 Seiko Instruments Inc 電子部品およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131526A (ja) * 1985-12-04 1987-06-13 Hitachi Ltd 金めつきされた電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131526A (ja) * 1985-12-04 1987-06-13 Hitachi Ltd 金めつきされた電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114119A (ja) * 2010-11-19 2012-06-14 Seiko Instruments Inc 電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
CN1137797C (zh) 用于减少焊料中金属间化合物形成的镍合金薄膜
US9355987B2 (en) Electronic component and manufacturing method for electronic component
JPS6013078B2 (ja) 金メツキされた電子部品及びその製法
USH498H (en) Electronic component including soldered electrical leads
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPS6243343B2 (ja)
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
JPH03263358A (ja) 半導体パッケージ用電子部品
JPH08306816A (ja) 電極パッド
JP2004055624A (ja) 基板の製造方法
KR20050100966A (ko) 리드프레임 및 그 제조 방법
US4765528A (en) Plating process for an electronic part
JP2762007B2 (ja) 金属薄膜積層セラミックス基板
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPS6251497B2 (ja)
JPS633036B2 (ja)
KR100450090B1 (ko) 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
JP2944128B2 (ja) セラミックパッケージ
JPS63137574A (ja) メタライズ金属層の表面被覆構造
JPS6092647A (ja) 電子部品の外部リ−ド