KR0138263B1 - 금 도금된 전자부품 팩키지의 제조방법 - Google Patents

Abstract

내용없음

Description

금 도금된 전자부품 팩키지의 제조방법

본 발명은 금 도금의 하지(下地)층으로 Fe, Co 및 Ni의 합금을 도금실시하여 금 도금층의 두께가 1.5㎛이하인 전자부품 팩키지의 제조방법에 관한 것이다.

즉, 금도금의 하지층으로 Fe, Co, Ni의 합금 도금을 실시하여 Ni의 금 도금층으로의 확산을 억제하여 도금 불량 요인을 제거하고, 금 도금층을 얇게하여 경제성은 물론, 고신뢰성의 전자부품 팩키지를 제공할 수 있는 방법에 관한 것이다.

금은 그 우수한 물리적 성질때문에 각종의 전자부품에 금 도금을 실시하여 광범위하게 이용되고 있다. 세라믹에 메탈라이즈를 실시한 전자부품에 금을 사용하는 경우에는 본딩, 땜납 등의 접합성에 우수한 특성을 나타내지만 극히 고가이기 때문에 될 수 있으면 도금층을 얇게해야 한다.

그러나, 금 도금층을 얇게하면 하지층의 Ni, Cu 등의 도금 또는 메탈라이즈 층이 치밀하지 않기 때문에 금 도금면으로 확산하여 내열변색, 실리콘 층의 박리, 본딩성 및 땜납성등의 성능 저하가 나타난다.

그렇기 때문에 현재까지는 가격이 높아짐에도 불구하고 두께 3∼4㎛ 이상의 금 도금을 실시하여 사용해 오고 있다.

이를 해결하기 위해 금 도금의 하지층으로 로듐(Rh) 도금을 하여 위와 같은 불량요인을 없애기 위한 시도(일본 공개특허 소 58-4955)도 있었지만 Rh 자체가 고가인 단점이 있다.

따라서, 본 발명자는 상술한 문제점을 해결할 목적으로 다수의 실험과 연구를 거듭한 결과, 금 도금 하기전 하지층으로 Ni, Co 및 Fe의 합금도금을 실시하는 것이 상당히 유용한 결과를 얻을 수 있다는데 착안하여 본 발명을 완성하게 된 것이다.

본 발명의 목적은 1.5㎛ 이하의 금 도금을 실시해도 내열성, 실리콘칩과의 접합성, 와이어 본딩성 및 리-드 접합성이 우수한 전자부품 팩키지의 제조방법을 제공하는데 있다.

상기 목적을 달성하고자 본 발명은 IC 기판상에 기층, 중간층, 프레임층, 링층 및 커버가 순차적으로 적층된 전자부품 팩키지의 제조방법에 있어서, 상기 IC 팩키지의 중간층의 실리콘칩 부착부위와 리-드 부착부위에 금 도금의 하지층으로 Co 5-20중량, Fe 5중량% 이하 및 그 나머지가 Ni로 구성되는 합금도금을 실시하고, 그위에 두께 1.5㎛ 이하의 공지의 금도금을 실시하는 것을 특징으로 하는 전자부품 팩키지의 제조방법에 관한 것이다.

합금도금 방법은 전기도금, 무전해 도금 등의 방법으로 실시되며, 상기 합금 도금의 두께는 0.5-5㎛가 적당하다.

합금도금중의 코발트 함유량은 5-20중량%, Fe의 함유량은 5중량% 이하가 적당하며, 코발트 함유량이 20중량% 이상을 넘게되면 땜납성이 저하되며, 또한 코발트는 Ni에 비해 꽤 고가이기 때문에 가격면에서도 유용치 못하다.

그리고, 합금도금후 비산화 분위기 650℃ 이상에서 열처리를 실시하면 도금 피막이 치밀해지고 더 나아가서 금 도금시 금 도금층과의 밀착력이 향상된다.

합금도금 피막중에 함유된 Co와 Fe는 Ni의 확산을 억제하는 장벽(barrier)으로서 유효한 역할을 하며, 특히 접착 강도를 증가시킨다.

그 이유는 도금 피막중의 Co, Fe와 리-드를 접합하는데 쓰이는 Ag 땜납재 중의 Ag 또는 Cu와의 사이에 이들 3성분 또는 4성분계의 합금층이 형성되어 이것이 높은 접착강도를 나타내기 때문이다.

이상과 같이 제조된 본 발명에 따른 팩키지는 종래 방법에 의해 제조된 팩키지보다 좀 더 얇은 두께의 금도금을 실시함으로써 가격이 저렴하고 Ni의 확산을 억제하여 우수한 내열특성, 실리콘칩과의 접합성, 와이어 본딩 및 리-드 접합성이 우수한 특성을 나타낸다.

이하 실시예를 통해 본 발명의 제조방법 및 그 작용 및 효과에 대해서 구체적으로 설명한다. 그러나 다음의 실시예가 본 발명의 범주를 한정하는 것은 아니다.

실시예

Al₂O₃90∼92중량% 함유의 그린 쉬-트 위에 W 분말로 제조된 페이스트로 배선을 인쇄하여 H₂/N₂가습분위기에서 소결한 메탈라이즈면 위에 하기 [표 1]의 조성%로 Fe-Co-Ni 합금도금을 실시하였다.

합금도금욕으로는 통상의 Co-Ni 합금도금욕에 FeSO₄를 첨가하여 사용하였다.

합금도금욕으로는 통상의 3㎛로 실시하였으며, 700℃의 환원 분위기에서 10분간 열처리후, Ag 땜납제를 이용하여 리-드를 접합시켰다. 또한, 칩접합 부위에는 합금도금층 위에 시판되는 금 도금액을 사용하여 두께 1.5㎛의 금 도금층을 형성시켜 400℃ 질소분위기에서 IC 칩을 접합시켰다.

리드와 칩을 접합시킨후 Die Attach 테스트와 리드 접착 강도 테스트를 하였다.

Die Attach 테스트는 IC 칩 접합 후, 칩에 90% 이상 Au/Si 공정합금이 이루어져 있는 것을 합격으로 하였으며, 리드 접착강도는 MIL-STD 883-2003에 의해 시편 표면적에 95% 이상의 땜납재가 있는 것을 0로, △는 74∼95%, ×는 75% 이하의 것을 표시한 것이다.

◎로 표시한 것은 극히 우수함을 나타낸 것이다.

하기 [표 1]에 Co, Fe의 함량변화에 따른 Die Attach 테스트와 리드 접착성을 평가한 결과를 나타내었다.

[표 1]

상기 실시예에서 보는 바와 같이 IC 팩키지의 실리콘칩 접합부위는 하지층인 Co-Fe-Ni 합금도금층으로 인하여 얇은 금도금층에도 불구하고 양호한 성능을 얻는 것이 가능하게 되며, 리-드 접합성도 향상시킬 수 있어 제품의 고품질화는 물론 가격면에도 잇점이 있는 극히 유용적인 전자부품 IC 팩키지를 제공할 수 있음을 알 수 있다.

Claims (3)

1. IC 기판상에 기층, 중간층, 프레임층, 링층 및 커버가 순차적으로 적층된 전자부품 팩키지의 제조방법에 있어서, 상기 IC 팩키지의 중간층의 실리콘 칩 부착부위와 리-드 부위에 하기 금도금의 하지층으로 Co 5-20중량%, Fe 1-5중량% 및 그 나머지가 Ni로 구성되는 합금도금을 실시하고, 그위에 두께 1.5㎛ 이하의 공지의 금도금을 실시하는 것을 특징으로 하는 전자부품 팩키지의 제조방법.
2. 제1항에 있어서, 합금도금의 두께가 0.5-5㎛인 것을 특징으로 하는 전자부품 팩키지의 제조방법.
3. 제1항에 있어서, 합금도금후 비산화 분위기하에서 650℃ 이상에서 열처리 하는 것을 특징으로 하는 전자부품 팩키지의 제조방법.