JP3133180B2 - 半導体用パッケージ - Google Patents
半導体用パッケージInfo
- Publication number
- JP3133180B2 JP3133180B2 JP04334927A JP33492792A JP3133180B2 JP 3133180 B2 JP3133180 B2 JP 3133180B2 JP 04334927 A JP04334927 A JP 04334927A JP 33492792 A JP33492792 A JP 33492792A JP 3133180 B2 JP3133180 B2 JP 3133180B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy layer
- chip
- semiconductor package
- gold plating
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体用パッケージに
関するもので、特にシリコン半導体チップのパッケージ
のマウントに当たりＡｕ−Ｓｉ共晶反応を利用する半導
体用パッケージに関するものである。
関するもので、特にシリコン半導体チップのパッケージ
のマウントに当たりＡｕ−Ｓｉ共晶反応を利用する半導
体用パッケージに関するものである。
【０００２】
【従来の技術】従来半導体用パッケージは、通常基材の
メタライズ層にニッケルめっき又は銅めっきを施し、そ
の上に金めっきを施して構成される。前記ニッケルめっ
き又は銅めっきを下地とした半導体用パッケージは、チ
ップをパッケージヘダイボンディングした後のエイジン
グ処理の際に、下地のニッケルめっきや銅めっき或はメ
タライズ層が金めっき面に拡散してシリコンチップの剥
離やボンディング性の劣化が起こった。従って、コスト
高になるにもかかわらず金めっき層を通常４〜５μ等に
厚くすることが行われている。
メタライズ層にニッケルめっき又は銅めっきを施し、そ
の上に金めっきを施して構成される。前記ニッケルめっ
き又は銅めっきを下地とした半導体用パッケージは、チ
ップをパッケージヘダイボンディングした後のエイジン
グ処理の際に、下地のニッケルめっきや銅めっき或はメ
タライズ層が金めっき面に拡散してシリコンチップの剥
離やボンディング性の劣化が起こった。従って、コスト
高になるにもかかわらず金めっき層を通常４〜５μ等に
厚くすることが行われている。
【０００３】
【発明が解決しようとする課題】この発明は薄い金めっ
き層でも性能劣化が起こらないようにした半導体用パッ
ケージを提供するものである。
き層でも性能劣化が起こらないようにした半導体用パッ
ケージを提供するものである。
【０００４】
【課題を解決するための手段】この発明はシリコン半導
体チップがＡｕ−Ｓｉ共晶反応でチップマウント部にマ
ウントされ、かつチップマウント部は表面に金めっき層
を有する半導体用パッケージにおいて、前記チップマウ
ント部の金めっき層の下地として厚み０．０１〜１０μ
のコバルト或は鉄の含有量が重量比で何れも０．１〜５
０％のＡｕ−Ｃｏ合金層或はＡｕ−Ｆｅ合金層を設けた
ことを特徴とする半導体用パッケージを提供するもので
ある。この発明は金属面上に金めっきが施された半導体
用パッケージに関するものであるが、適用できる金属面
としては特に制限がなく、通常の電子部品を構成する金
属、例えば銅，ニッケル，ニッケル合金，アルミニウム
等でよく、更にセラミック基板表面をタングステン，モ
リブデン等もしくはこれらの混合物を主体とした材料で
メタライジングしたものであっても良い。Ａｕ−Ｃｏ合
金層或はＡｕ−Ｆｅ合金層はコバルト或は鉄の含有量が
重量比で０．１〜５０％で残部が金であればその製作方
法に制限がなく、電気めっき，無電解めっき等のめっき
方法や、蒸着，スパッタリング等でもかまわない。Ａｕ
−Ｃｏ合金層の厚みは０．０１〜１０μであり、０．０
５〜１μがより望ましい。また、Ａｕ−Ｃｏ合金層或は
Ａｕ−Ｆｅ合金層のコバルト或は鉄の含有量は重量比で
０．３〜５０％が特に好ましい。コバルト或は鉄の含有
量が０．１％より少なくなると耐熱性が悪くなり、かつ
５０％より多くなると密着強度が劣るようになる。この
ようなＡｕ−Ｃｏ合金層を形成したならば公知の方法で
厚み１．５〜２μの金めっきを施せば十分である。
体チップがＡｕ−Ｓｉ共晶反応でチップマウント部にマ
ウントされ、かつチップマウント部は表面に金めっき層
を有する半導体用パッケージにおいて、前記チップマウ
ント部の金めっき層の下地として厚み０．０１〜１０μ
のコバルト或は鉄の含有量が重量比で何れも０．１〜５
０％のＡｕ−Ｃｏ合金層或はＡｕ−Ｆｅ合金層を設けた
ことを特徴とする半導体用パッケージを提供するもので
ある。この発明は金属面上に金めっきが施された半導体
用パッケージに関するものであるが、適用できる金属面
としては特に制限がなく、通常の電子部品を構成する金
属、例えば銅，ニッケル，ニッケル合金，アルミニウム
等でよく、更にセラミック基板表面をタングステン，モ
リブデン等もしくはこれらの混合物を主体とした材料で
メタライジングしたものであっても良い。Ａｕ−Ｃｏ合
金層或はＡｕ−Ｆｅ合金層はコバルト或は鉄の含有量が
重量比で０．１〜５０％で残部が金であればその製作方
法に制限がなく、電気めっき，無電解めっき等のめっき
方法や、蒸着，スパッタリング等でもかまわない。Ａｕ
−Ｃｏ合金層の厚みは０．０１〜１０μであり、０．０
５〜１μがより望ましい。また、Ａｕ−Ｃｏ合金層或は
Ａｕ−Ｆｅ合金層のコバルト或は鉄の含有量は重量比で
０．３〜５０％が特に好ましい。コバルト或は鉄の含有
量が０．１％より少なくなると耐熱性が悪くなり、かつ
５０％より多くなると密着強度が劣るようになる。この
ようなＡｕ−Ｃｏ合金層を形成したならば公知の方法で
厚み１．５〜２μの金めっきを施せば十分である。
【０００５】
【作用】以上のようにして製作したこの発明による半導
体用パッケージは金めっきが厚み１．５〜２μでよく従
来品の４〜５μより薄くても従来品と同様な性能を得る
ことができる。その理由は従来品は下地として例えばニ
ッケルめっきを施した場合ニッケルの金への拡散がある
と想像されるが、この発明によれば下地としてＡｕ−Ｃ
ｏ合金層或はＡｕ−Ｆｅ合金層がありコバルト或は鉄を
含んでいるため、金への前記合金層の更に下にある下地
層からの拡散、例えば金へのニッケル等の拡散が大幅に
抑制され、金めっき層の純粋性が保たれるからではない
かと推察される。
体用パッケージは金めっきが厚み１．５〜２μでよく従
来品の４〜５μより薄くても従来品と同様な性能を得る
ことができる。その理由は従来品は下地として例えばニ
ッケルめっきを施した場合ニッケルの金への拡散がある
と想像されるが、この発明によれば下地としてＡｕ−Ｃ
ｏ合金層或はＡｕ−Ｆｅ合金層がありコバルト或は鉄を
含んでいるため、金への前記合金層の更に下にある下地
層からの拡散、例えば金へのニッケル等の拡散が大幅に
抑制され、金めっき層の純粋性が保たれるからではない
かと推察される。
【０００６】
【実施例】以下この発明の実施例について説明する。タ
ングステンを主体とするメタライズ印刷された標準的な
セラミックパッケージに、ワット浴によりニッケルを５
〜７μ、その上に日本高純度化学株式会社からオーロブ
ライトＨＳ（商標）として市販されているＡｕ−Ｃｏめ
っき液によりＡｕ−Ｃｏ合金層をＣｏ含有率０．３％で
０．１μめっきして金めっきの下地とした。次に日本高
純度化学株式会社からテンペレジストＥＸ（商標）とし
て市販されている金めっき液により厚み１．５μの金め
っきを施して実施例１の製品を５個製作した。また、比
較例１としてＡｕ−Ｃｏ合金層がなくその他は実施例１
と同様にしたものを５個製作した。
ングステンを主体とするメタライズ印刷された標準的な
セラミックパッケージに、ワット浴によりニッケルを５
〜７μ、その上に日本高純度化学株式会社からオーロブ
ライトＨＳ（商標）として市販されているＡｕ−Ｃｏめ
っき液によりＡｕ−Ｃｏ合金層をＣｏ含有率０．３％で
０．１μめっきして金めっきの下地とした。次に日本高
純度化学株式会社からテンペレジストＥＸ（商標）とし
て市販されている金めっき液により厚み１．５μの金め
っきを施して実施例１の製品を５個製作した。また、比
較例１としてＡｕ−Ｃｏ合金層がなくその他は実施例１
と同様にしたものを５個製作した。
【０００７】実施例１と比較例１の各々に温度条件４５
０℃でチップをダイボンディングしてＡｕ−Ｓｉ共晶反
応でチップをチップマウント部にマウントし、エージン
グテストとして、３００℃で５８時間後のチップのプッ
シュプル強度を測定し、チップの剥れの発生の有無を確
認した。その結果実施例１のものはプッシュプル強度が
５６Ｋｇ／ｃｍ2 以上であり、チップの剥れはなく良品
と判断された。比較例１のものはプッシュプル強度がそ
れぞれ１１．４，５．２，１２．８，３．１，４．２Ｋ
ｇ／ｃｍ2 で何れも剥れが発生して不良品と判断され
た。
０℃でチップをダイボンディングしてＡｕ−Ｓｉ共晶反
応でチップをチップマウント部にマウントし、エージン
グテストとして、３００℃で５８時間後のチップのプッ
シュプル強度を測定し、チップの剥れの発生の有無を確
認した。その結果実施例１のものはプッシュプル強度が
５６Ｋｇ／ｃｍ2 以上であり、チップの剥れはなく良品
と判断された。比較例１のものはプッシュプル強度がそ
れぞれ１１．４，５．２，１２．８，３．１，４．２Ｋ
ｇ／ｃｍ2 で何れも剥れが発生して不良品と判断され
た。
【０００８】タングステンを主体とするメタライズ印刷
された標準的なセラミックパッケージに、ワット浴によ
りニッケルを５〜７μ、その上に日本高純度化学株式会
社からオーロブライトＦ（商標）として市販されている
Ａｕ−Ｆｅめっき液によりＡｕ−Ｆｅ合金層をＦｅ含有
率２０％で０．１μめっきして金めっきの下地とした。
次に日本高純度化学株式会社からテンペレジストＥＸ
（商標）として市販されている金めっき液により厚み
１．５μの金めっきを施した実施例２の製品を５個製作
した。また、比較例２としてＡｕ−Ｆｅ合金層がなくそ
の他は実施例２と同様にしたものを５個製作した。
された標準的なセラミックパッケージに、ワット浴によ
りニッケルを５〜７μ、その上に日本高純度化学株式会
社からオーロブライトＦ（商標）として市販されている
Ａｕ−Ｆｅめっき液によりＡｕ−Ｆｅ合金層をＦｅ含有
率２０％で０．１μめっきして金めっきの下地とした。
次に日本高純度化学株式会社からテンペレジストＥＸ
（商標）として市販されている金めっき液により厚み
１．５μの金めっきを施した実施例２の製品を５個製作
した。また、比較例２としてＡｕ−Ｆｅ合金層がなくそ
の他は実施例２と同様にしたものを５個製作した。
【０００９】実施例２と比較例２の各々に実施例１など
と同じくチップダイボンディングしてエージングテスト
を実施し、チップマウントのプッシュプル強度の測定と
チップの剥れの発生の有無を確認した。その結果実施例
２のものは何れもプッシュプル強度が５６Ｋｇ／ｃｍ2
以上であり、チップの剥れはなく良品と判断された。比
較例２のものはプッシュプル強度がそれぞれ８．１，
２．９，５．５，４．０，１０．４Ｋｇ／ｃｍ2 で何れ
も剥れが発生して不良品と判断された。
と同じくチップダイボンディングしてエージングテスト
を実施し、チップマウントのプッシュプル強度の測定と
チップの剥れの発生の有無を確認した。その結果実施例
２のものは何れもプッシュプル強度が５６Ｋｇ／ｃｍ2
以上であり、チップの剥れはなく良品と判断された。比
較例２のものはプッシュプル強度がそれぞれ８．１，
２．９，５．５，４．０，１０．４Ｋｇ／ｃｍ2 で何れ
も剥れが発生して不良品と判断された。
【００１０】
【発明の効果】この発明による半導体用パッケージは前
述したように金めっき層の下地にＡｕ−Ｃｏ合金層或は
Ａｕ−Ｆｅ合金層が形成してあるから、良好な性能を維
持しながら金めっき層を薄くすることができて著しく安
価になるという経済的効果を有している。
述したように金めっき層の下地にＡｕ−Ｃｏ合金層或は
Ａｕ−Ｆｅ合金層が形成してあるから、良好な性能を維
持しながら金めっき層を薄くすることができて著しく安
価になるという経済的効果を有している。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 21/58
Claims (1)
- 【請求項１】 シリコン半導体チップがＡｕ−Ｓｉ共晶
反応でチップマウント部にマウントされ、かつチップマ
ウント部は表面に金めっき層を有する半導体用パッケー
ジにおいて、前記チップマウント部の金めっき層の下地
として厚み０．０１〜１０μのコバルト或は鉄の含有量
が重量比で何れも０．１〜５０％のＡｕ−Ｃｏ合金層或
はＡｕ−Ｆｅ合金層を設けたことを特徴とする半導体用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04334927A JP3133180B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04334927A JP3133180B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163608A JPH06163608A (ja) | 1994-06-10 |
| JP3133180B2 true JP3133180B2 (ja) | 2001-02-05 |
Family
ID=18282802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04334927A Expired - Fee Related JP3133180B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133180B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299138A (zh) * | 2010-06-23 | 2011-12-28 | 中国科学院微电子研究所 | 金铁合金互联线及其制作方法 |
-
1992
- 1992-11-24 JP JP04334927A patent/JP3133180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163608A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707724A (en) | Semiconductor device and method of manufacturing thereof | |
| US5384284A (en) | Method to form a low resistant bond pad interconnect | |
| JPS6013078B2 (ja) | 金メツキされた電子部品及びその製法 | |
| JP2543619B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JP3336741B2 (ja) | 金属薄膜積層セラミックス基板 | |
| JP3133180B2 (ja) | 半導体用パッケージ | |
| JPH034030Y2 (ja) | ||
| JP3133179B2 (ja) | 半導体用パッケージ | |
| JPS584955A (ja) | 金めつきされた電子部品パツケ−ジ | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP4323706B2 (ja) | セラミック体と銅板の接合方法 | |
| JP3349166B2 (ja) | 回路基板 | |
| JPH06163735A (ja) | 半導体用パッケージ | |
| JPS633036B2 (ja) | ||
| JP3444981B2 (ja) | リードフレーム及びリードフレーム用素材 | |
| KR0138263B1 (ko) | 금 도금된 전자부품 팩키지의 제조방법 | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
| JPH09172237A (ja) | プリント配線板 | |
| JPS63164224A (ja) | 電気接続用テ−プ状リ−ド | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPH11345896A (ja) | 回路基板 | |
| JPS6288350A (ja) | 電子部品用リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |