JPS6288350A - 電子部品用リ−ドフレ−ム - Google Patents

電子部品用リ−ドフレ−ム

Info

Publication number
JPS6288350A
JPS6288350A JP22916385A JP22916385A JPS6288350A JP S6288350 A JPS6288350 A JP S6288350A JP 22916385 A JP22916385 A JP 22916385A JP 22916385 A JP22916385 A JP 22916385A JP S6288350 A JPS6288350 A JP S6288350A
Authority
JP
Japan
Prior art keywords
oxygen
frame
free copper
coating
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22916385A
Other languages
English (en)
Inventor
Shoji Shiga
志賀 章二
Toru Tanigawa
徹 谷川
Masaaki Kurihara
正明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP22916385A priority Critical patent/JPS6288350A/ja
Publication of JPS6288350A publication Critical patent/JPS6288350A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子部品、特に半導体素子のパッケージに用い
るリードフレームの改良に関するものである。
従来の技術 一般に半導体、センサー、抵抗、レーザー等の電子部品
、特にトランジスターやICなどの半導体は、その断面
の一例を第2図に、また平面の他の一例を第3図に示す
ように、リードフレーム(以下単にフレームと略記〕の
ターj M (1)にエポキシなどの接着剤又は半田%
  Au−8iなどのろう材からなる接合層(3)ヲ介
して素子(2)、例えばSiチップ全ダイボンドし、素
子(2)上の電極バット(4)全金属細線(7) Kよ
りフレームのインナーリード部(5)又はアウターリー
ド部(6)にワイヤーボンドする。これをエポキシなど
のレジン(8)により第2図に示すようにダイボンドし
た素子(2)と7ウターリード(6)のワイヤーボンド
部、又は第3図に示すように点線(9)で囲まれた部分
をモールド封止し、多くはアウターリード部(6)にS
n又は半田層を設け、曲げ加工を施してパッケージを行
なっている。
このようなフレームには最近Cu−8n系(例えばCu
−1,5%Sn、Cu−6%5n−0,1%Ps Cu
−8%5n−0,1SP、Cu−3,5%5n−0,2
%Cr−0,1SP〕、Cu”=Zn系(例えばCu−
10%2:n)、Cu −’F e系(例えばCu−2
,4%Fe−0,3%Zn−0,04%P、 Cu−1
,,5%Fe−0,6%5n−0,8%Co −0,1
,SP)、Cu−Co系(例えばCu−0,3%C0−
0,1SP)、Cu−Ni−8n系(例えばCu−9,
5%N i −2,3%S n、 Cu−0,1%N 
i−2,5%5n−0,1SP)、Cu−2r系(例え
ばCu−0、]、55%Zr、cu−sn−cr系(例
えばCu−0,15% S n−0,1%Cr)等の合
金(以下基材と略記)が用いられるようになった。これ
等基材に何れも熱、電気の良導体で強度もあり、しかも
従来使用されていたコバール(Fe−Ni−Co合合金
上りも経済的である。
発明が解決しようとする問題点 上記基材は何れも大気酸化を起し易く、特にフレームの
加工工程や保管中に合金元素の酸化物、例えばSnO,
N1ps zno、zro等を含むCuの酸化スケール
を発生し、はなはだしい場合には剥離する。このためモ
ールド封止してもフレームとレジン界面で熱応力などに
より、細隙を発生して外気や水分が浸入し易くなり、こ
れが内部素子の腐食や故障原因となっている。
このような現象は特にICの小型化、高密度化により一
!すまず増大する傾向にあり、これが信頼性の点で大き
な問題になっている。
また酸化スケールの発生は前記ダイボンド、ワイヤーボ
ンド、半田付は等に対し゛不適当な金属表面となる。例
えばフレ−ム基材に直接Au線やCu合金線のワイヤー
ボンドTh 4.00℃以下のN2−H2還元性雰囲気
中で行なっても、フレーム表面に生じた酸化物は還元さ
れず、接続性を損なう。そこで良好な表面を保持するた
めに、フレームのグイボンド部やワイヤーボンド部に高
価なAuやAgメッキが、またアウターリード部にはS
、nや3n−8b合金メッキが複雑な部分メッキ工程に
より施されているのが現状である。
問題点を解決するための手段 本発明はこれに鑑み種々検削の結果、フレームに経済的
な基材を用いるも、高信頼性の電子部品ヲ英造すること
ができる電子部品用リードフレームを開発したもので、
銅合金板条体から成型したフレームにおいて、該フレー
ムの全面又は少なくともレジンモールドを施す面K N
 i、cr、co又はこれ等の合金を被覆し、その上に
無酸素銅を被覆し7たことを特徴とするものである。
即ち本発明tri Cu合金板条体をプレス又はエツチ
ングによりフレームに成型加工してから、第1図に示す
ようにフレーム(10)の表面にNi、 Cr、co又
はこれ等の合金(以下Ni等と略記)の被覆層(11)
を設け、その上に無酸素銅の被覆層(12)を設けたも
のである。Ni等の被覆はフレームの全面に施すか、又
は少なくともレジンモールドする部分の表面に施す。N
i等としてはNLCrsCok始め、N i’ P %
 N i−B、N1−co、Ni−Fe5 N i −
Cr、 Ni−Zn5Ni−Pds Cr−Fe、 C
r−Co、 Cr−Fe−Ni。
CO−B% Co −Ps Co −N i −B% 
Co −N i −Cr等の合金を用い、電気メッキ、
化学メッキ、真空蒸着、イオンブレーティング、スパッ
タリング等により所望の厚さに被覆する。また無酸素銅
の被覆も同様にして所望の厚さに被覆すればよい。
作用 本発明フレームは上記構成からなり、少なくともレジン
モールドする部分の表面を無酸素銅とすることにより、
基材の合金元素の大気酸化を受けにくくシ、無酸素銅の
大気酸化により反ってレジンとの密着性が良好な酸化銅
被膜を形成せしめ、レジンモールドとの密着性を向上し
外気及び水分の浸入を抑止する。また銅合金板条体から
成型したフレーム表面にNi等を被覆し、その上に無酸
素銅を被覆することにより、基材からの含有成分元素の
拡散を防止し、表面の無酸素銅の効果を維持する。
更に表面の無酸素銅はアウターリード部の半田付は性を
向上する。例えばフレーム基材がCu−Fe系やcu−
sn−p系のときは基材と半6一 円層との界面に脆弱な合金層が発生し易く、半田付は性
を低下するが、表面を無酸素銅とすることにより、これ
を解消することができる。しかも表面の無酸素銅はボン
ディング時のN2−H2高温ガスによる水奏脆化を起さ
ず、確実なボンディングが得られる。
しかしてNi等の被覆層の厚さUo、01〜0.2μと
することが望ま]−く、被覆厚さが0.01μ未満では
電子部品のパッケージ条件における拡散バリヤーとして
の効果が失なわれ、0.2μを越えるとより大きな効果
が得られず不経済なばかりか、Ni等は基材よりも硬質
で加工性に乏しいため、アウターリード部の曲げ加工時
にクラックを発生し、リード部の欠陥となる。特に近時
の小型、高密度パッケージ、例えばプラスチックチップ
キャリヤーでにアウターリードの曲げがきびしく、優れ
た加工性が要求されている。
また無酸素銅としては02含有量が20pp+11以下
のものを用い、その被覆厚さを0.1μ以上とすること
が望捷しく、02含有量が20pplT1を越えるとボ
ンディング時のN2− H2高温ガス中で水素脆化を起
す恐れがあり、被覆厚さも0.1μ未満では前記効果が
薄−!り、実用上は0.5〜5μ程度とすることが望ま
しい。
実施例 ヤ、 Cu−2%5n−0,2%Ni合金木(厚さ0.2 y
mn。
幅25 tmm )をプレス成型し、第3図に示すフレ
ームを作成した。これについて第1表に示す条件でフレ
ーム全面にN1等を被覆し、その上に02含有量が20
ppm以下の無酸素銅を被覆1−1しかる後常法により
インナーリード先端とタブ部に厚さ3μのAgメッキを
施した。続いてタブ部にAgペース)k介してS1チツ
プをグイボンドし、210℃でキュアーしてから直径2
5μのAu1tii用い、310℃でワイヤーボンドし
た。しかる後エポキシ樹脂にエフレジンモールドして制
止し、アウターリード部に5n−10%pb合金を2μ
の厚さにメッキしてからリード部を曲げ加工した。この
ようにしてパッケージした半導体について、リード部の
割れを顕微鏡により観察し、続いて121℃でプレッシ
ャークツカーテスト(PCT)を行ない、 1000時
間後の故障率を調べた。これ等の結果を第1表に併記し
た。
第1表 u      2 Ni−9%P    0.15  
化学メッキ(至)//     4  Cr     
 O,10スパッタリングp     5  CO−]
 55%Cr O,04u比較フレーム  6 −  
        −〃     7 −       
   −〃     8 −          −〃
     9 −          −無酸素鋼の被
覆     卵れ 故障率uSO4 2,010浴電気、ツヤ 無し  081.5  1.
1    1/      l/   1.11.0 
 10     tt      tt   1,20
.4  14   スパッタリング 〃1,41.2 
 15    1/      I/   1.1ll
5O4 2・0  10   浴電気メッキ  “  】2・0
4.0  31.     //      tt  
 4.56.0   11.       u    
    有lリ   1.2−  −   −    
 無し 45、OuSO4 1,511浴電気、ツヤ 有v1.0 0.5  15   スパッタリング 〃1.0第1表
から明らかなように本発明フレータN11〜5は従来の
無処理の比較フレームNα9に比較し、はるかに高い信
頼性を有することが判る。
これに対しN1等の被覆を省略した比較フレームNCL
6〜8では無酸素銅の被覆厚さが6.0μでPCTCス
テスト後好であるが、アウターリードにクラックの発生
が認められた。またNi等を被覆してから無酸素鋼を被
覆し、たものでも、Ni等の被覆厚さが0.2μを越え
る比較フレームNα10,11では何れもアウターリー
ドにクラックの発生が認められた。
発明の効果 このように本発明フレームによれば基材の影響を受ける
ことなく、表面の無酸素銅の特性を有効に発揮させ、経
済的で信頼性の高い半導体を製造することができるもの
で、半導体を始めレーザーや各種センサー、抵抗等の電
子部品のフレームとして顕著な効果を奏するものである
【図面の簡単な説明】
第1図は本発明フレームの一例を示す断面図、第2図は
半導体の一例を示す断面図、第3図は半導体の他の一例
を示す平面図である。 1 タブ部      2 素子 3 接合層      4 電極パット5 インナーリ
ード  6 アウターリード7 金属細線     8
 レジン 9 モールド封止部 10  基材 10 N1等の被覆層  11 無酸素鋼の被覆層代予

Claims (3)

    【特許請求の範囲】
  1. (1)銅合金板条体から成型したリードフレームにおい
    て、該フレームの全面又は少なくともレジンモールドを
    施す面にNi、Cr、Co又はこれ等の合金を被覆し、
    その上に無酸素銅を被覆したことを特徴とする電子部品
    用リードフレーム。
  2. (2)Ni、Cr、Co又はこれ等の合金を0.01〜
    0.2μの厚さに被覆する特許請求の範囲第1項記載の
    電子部品用リードフレーム。
  3. (3)酸素含有量が20ppm以下の無酸素銅を被覆す
    る特許請求の範囲第1項又は第2項記載の電子部品用リ
    ードフレーム。
JP22916385A 1985-10-15 1985-10-15 電子部品用リ−ドフレ−ム Pending JPS6288350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22916385A JPS6288350A (ja) 1985-10-15 1985-10-15 電子部品用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22916385A JPS6288350A (ja) 1985-10-15 1985-10-15 電子部品用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6288350A true JPS6288350A (ja) 1987-04-22

Family

ID=16887769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22916385A Pending JPS6288350A (ja) 1985-10-15 1985-10-15 電子部品用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6288350A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457628A (en) * 1987-08-27 1989-03-03 Kyocera Corp Electronic component with conductive layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379381A (en) * 1976-12-24 1978-07-13 Hitachi Ltd Production of resin seal type semiconductor device and lead frame used forthe same
JPS54134560A (en) * 1978-04-11 1979-10-19 Toshiba Corp Resin-sealed semiconductor device
JPS59148356A (ja) * 1983-02-14 1984-08-25 Furukawa Electric Co Ltd:The リ−ドフレ−ム用複合材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379381A (en) * 1976-12-24 1978-07-13 Hitachi Ltd Production of resin seal type semiconductor device and lead frame used forthe same
JPS54134560A (en) * 1978-04-11 1979-10-19 Toshiba Corp Resin-sealed semiconductor device
JPS59148356A (ja) * 1983-02-14 1984-08-25 Furukawa Electric Co Ltd:The リ−ドフレ−ム用複合材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457628A (en) * 1987-08-27 1989-03-03 Kyocera Corp Electronic component with conductive layer

Similar Documents

Publication Publication Date Title
US5343073A (en) Lead frames having a chromium and zinc alloy coating
US4707724A (en) Semiconductor device and method of manufacturing thereof
US4498121A (en) Copper alloys for suppressing growth of Cu-Al intermetallic compounds
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US4732733A (en) Copper-base alloys for leadframes
JPH034030Y2 (ja)
JPS6288350A (ja) 電子部品用リ−ドフレ−ム
JP2797846B2 (ja) 樹脂封止型半導体装置のCu合金製リードフレーム材
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JPS5916353A (ja) リ−ドフレ−ム
JP3444981B2 (ja) リードフレーム及びリードフレーム用素材
JPS6240753A (ja) 半導体リ−ドフレ−ム
JPS639957A (ja) 半導体リ−ドフレ−ム
JPS61198507A (ja) 電子部品用複合材料及びその製造方法
JPS60218863A (ja) 半導体リ−ドフレ−ム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPS63304654A (ja) リ−ドフレ−ム
JPS6353287A (ja) Ag被覆導体
JPS60253107A (ja) 耐熱性Ag被覆導体
JPH0558259B2 (ja)
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
JP2944128B2 (ja) セラミックパッケージ
JPH0512858B2 (ja)
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0290661A (ja) 半導体装置用リードフレームおよび半導体装置