JPS6240753A - 半導体リ−ドフレ−ム - Google Patents

半導体リ−ドフレ−ム

Info

Publication number
JPS6240753A
JPS6240753A JP60179370A JP17937085A JPS6240753A JP S6240753 A JPS6240753 A JP S6240753A JP 60179370 A JP60179370 A JP 60179370A JP 17937085 A JP17937085 A JP 17937085A JP S6240753 A JPS6240753 A JP S6240753A
Authority
JP
Japan
Prior art keywords
lead frame
alloy
coating
wire
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60179370A
Other languages
English (en)
Inventor
Shoji Shiga
志賀　章二
Toru Tanigawa
徹 谷川
Hiroki Suzuki
鈴木　比呂輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP60179370A priority Critical patent/JPS6240753A/ja
Publication of JPS6240753A publication Critical patent/JPS6240753A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体電子工業において、ＩＣやトランジス
ターなどの半導体素子を実装するに使用されるリードフ
レームに関する。
（ロ）従来の技術 一般にトランジスター、ＩＣなどは、例えばＳｉチップ
をリードフレームと称する金属基材上のタブ部にグイボ
ンディングによって塔載し、又Ｓｉチップ上に形成され
た電極部と、リードフレーム上のインナーリード部とを
金属細線によるワイヤボンディングによって接続し、し
かる後樹脂などを用いてモールドパッケージされた多数
のピンによ　　　□って構成されている。
第１図は上述のようなリードフレームの平面図であり、
第２図はリードフレーム金属基材にグイボンディング及
びワイヤボンディングを施行したパッケージの一例の断
面図である。
図中１はリードフレーム金属基材のタブ部、２はそのイ
ンナーリード部、３は８ｉチツプ、４は金属ろう又は接
着剤で、これによってチップ３がタブ部１にグイボンデ
ィングされている。５は金属細線でインナーリード部２
とチップ上に形成された電極バッド６とをワイヤボンド
している。７はモールド用のレジンであって、モールド
外の露出部分のアウターリード部８は多（の場合、後工
程で半田付けするため、に一般にＳｎ又はＳｎ　−ｐｂ
が被覆されている。以上のようなリードフレームは金属
条材よりプレス加工やエツチングによって成型されてい
る。
リードフレーム基材の材質は熱膨張率の小なるＦｅ−Ｎ
ｉ−Ｃｏ、ＪＰＦｅ−Ｎｉ合金から最近は熱及び電気の
良導性のある銅及び銅合金例えばＣｕ　−Ｓｎ　、　Ｃ
ｕ　−Ｆｅ　。
Ｃｕ−Ｎｉ　−８ｎ　、　Ｃｕ−Ｃｒ−Ｚｒ　、　Ｃｕ
−８ｎ−Ｃｒなど（以後鋼材と称す）にかわる傾向にあ
る。セラミック封止にかわる量産向きのレジンモールド
封止型において、上記鋼材はその大きな熱膨張率はさし
て使用上の制約とはならず、Ｆｅ　−Ｎｉ　−ＣｏやＦ
ｅ　−Ｎｉ合金より安価で高伝熱性で加工性に富んだ利
点を以って使用されている。
又金属細線はＡｕ線であるが、最近Ａｌ線に代わる傾向
にある。
鋼材からなるリードフレーム基材にＡｇメッキなしで直
接ワイヤボンディングすることは、その表面が不安定で
、予めリードフレームを清浄化してから強度の還元処理
を必要とするので、複雑な処理工程となるばかりでなく
、Ａｕ線のときはＡｕとＣｕとの接続部に電食及び熱拡
散などによりパープルブレーブ現象などが生じるおそれ
があり、劣化し易（、信頼性に乏しくなる。
そこで、ワイヤボンディングされたインナーリード部や
タブ部には酸化防止のため貴金属主としてＡｇのスポッ
トメッキが施されている。高価なＡｇの使用を節約する
ためのスポットメッキであるが安定したボンド強度を得
るためにはメッキの厚さは６〜５μと不経済ながら厚（
する必要がある。
それはボンディング時に加熱されるので、大気中の０２
がな中に拡散してメッキが薄いとその界面の劣化を来す
ため安定したボンド強度が得られなし・ためである。
このためＡｕ線を軟質のＡＩやＣｕ線にかえてボンディ
ングする方向が有望視される。ワイヤーが軟質であるこ
とは半導体素子の割れを防止するための不可欠の条件で
ある。ワイヤボンディングを工夫することにより、線側
の酸化を防止して能率的なポールボンドが可能になるが
、しかしリードフレームのＣｕ材表面の劣化の問題はな
お残る。
ＡＩ線を用いるケースではＡｇメッキにかえてＣｕ材の
表面にＡＩを蒸着スパッターする試みもあるが、特殊な
真空容器内の作業であるので不経済な作業になってしま
うという欠点がある。
又ＡｇメッキにかえてＣｕ材の表面に純Ｎ１メッキなす
る試みもあるが、期待外に表面が劣化し易（、ワイヤボ
ンドしたときに安定したボンド強度が得られない（後出
表の遅７参照）即ちボンディング性が劣るという欠点が
ある。
Ｎｉ　−Ｐ　、　Ｎ１−Ｂなどの化学メッキもしたとこ
ろ、上記の純Ｎｉメッキの欠点はある程度解消できたが
、極めて硬質なので、曲げ変形で激しく割れを起し易く
なる（後出表宛１０参照）即ち曲げ加工性が劣るし、更
にボンディングにおいて軟質のＡＩ線、Ｃｕ線とのなじ
みが良（ない。又化学メッキは析出スピードが小さし・
ため作業能率が低下する。
以上は、リードフレームのインナーリード先端部のワイ
ヤボンド部についてであるが、タブ部、アウターリード
部についても数個の欠点が指摘される。即ちＣｕ材表面
の腐食、酸化はタブ部でのダイボンドやアウターリード
部での半田付けに極めて有害である。即ちＣｕ材は半田
付は性に優れていないのである。
更にＣｕ材リードフレームに共通した大きな欠陥は酸化
スケールが脆弱なため、レジン封止部での密着さ即ちモ
ールド性が劣り、温度サイクルなどにより、レジン封止
部にすきまを発生し、外気水分の浸入を招き易いことで
ある。
１→解決すべき問題点 常用金属で、放熱性、加工性などに優れたＣｕ材のリー
ドフレームを用いて、貴金属の使用を節約できる半導体
の製造が強く求められている。Ｃｕ材リードフレーム基
体の表面の酸化防止のため、従来性われているＡｕ　、
　ＡｇやＮｉなどのメッキに代って、ボンディング性、
モールド性、半田付は性、曲げ加工性に優れた新規な被
覆の開発が必要となってきた。
に）解決手段 Ｃｕ材のリードフレーム基体の表面の少なくも一部に、
ＣＯを５〜２５ｗｔ％を含有するＮｉ合金被膜を施す、
該Ｎｉ合金はリードフレーム基体の全面に亘って被覆す
るとき最もその効能を全面的に発揮で　　　゛きるが、
インナーリード先端のワイヤボンドするところやタブ部
にスポット状に被覆することもできる。被覆の厚さは通
常０．０５μ以上で、特に望ましくは０２〜２．５μ位
である。電気メッキ、化学メッキのほか、イオングレー
ティング、スパッタリングなどの方法で被覆処理しても
よく、これらの被ｉ処Ｗはプレスやエツチングで成型さ
れたリードフレームに施すことのほか、板条素材に予め
所望厚さ、所望部分に施すこともできる。
（（ホ）作用 本発明のＮｉ合金被覆は従来性われていた純Ｎｉ被覆に
比べて、Ｃｏ成分の作用により、それ自体が耐食的であ
ると同時に、リードフレーム基体のＣｕ材ノＣｕやその
合金成分（例えばＳｎ　、　Ｆ”ｅ　、　Ｚｎ　、　Ｐ
など）の拡散による被覆中への浸入を抑止できるので、
前記のボンディング時やレジンモールド時に有害な酸化
物の発生な槙少にとどめることができる。
又純Ｎｉに近い軟質であるため、加工時に割れの発生が
な（なる。第２図で示されたようにアウターリード部８
は曲げ加工されているので特に割れ問題を発生し易（・
。前述のようにＮ１−Ｐ、Ｎ１−Ｂは脆性であるため実
用的ではなし・。
以上の本発明によるＮ１合金の被覆はＣｏ分が５〜２５
ｗｔ％が実用的である。ＣＯはＮｉと全率固溶合金を形
成するが、Ｃｏ分が５％を満ないときはボンディング時
の有害な酸化物の発生を極小にとどめろことができなく
、００分が２５％を越えると加工性に乏しくなり又高価
なＣｏの不経済な消費ともなる。
（へ）実施例 厚０．２５ｍｍ、巾２７ｍｍのＣｕ　−０，Ｉ　Ｓｎ　
−０，１５Ｃｒの銅合金条をプレス成型して、第１図に
示すようなリードフレームをつくり、常法により脱脂、
酸洗してから、その表面に次に示すようなメッキ浴とメ
ッキ条件で表の隘１〜隘６で示すような本発明によるＮ
ｉ−Ｃｏ合金をメッキした。メッキ浴組成は、Ｎｉ５０
゜２５０　ｇ／ｌ、　Ｃｏｃｏ、　２０シフ２　＋　Ｎ
＋　Ｃ’　ｚ　５０　ｇＡ、Ｎ３　ＢＯ３３０ｇ／ｌで
メッキ条件はＰＨ３液温２５℃であり、表の嵐１で示す
Ｎｉ　−１２％Ｃｏ合金メッキはカソード電流密度、３
．　Ｏ、’ｌ、／血″で行い、表の隘２及びｌ’ｈ５．
述４で示すＮｉ−２２％Ｃｏ合金メッキはＣｏｂＯ４を
増量して′５０　’−とし、２．５　Ａ７’ｄｍ’で行
い、表の近５及び気６で示すＮｉ−７％Ｃｏ合金メッキ
は電流密度４．５　Ａ／ｄｍ”で行った。これら本発明
の実施例による試料はすべてメッキ後、１週間放置して
からＳｉチップをタブ部にダイボンドした。次にＡｇエ
ポキシペーストを用いて、Ｎ、気流中で１９０°Ｃ，５
分間硬化させてから、Ａｌ−１％Ｍｇ合金の２５μ２細
線を用い、ボールボンディングした。Ｎ２−１０　％Ｈ
ｚ気流中で電気アークによりボールメーキングしてから
５０ｇ荷重で０．１秒押し当て、Ｓｉチップ上に第１ボ
ンドし、続いてリードフレーム側に８０ｇで０．１秒で
第２ボンドした。いずれも超音波エネルギーを印加して
行った。このようなボンディングを行ってからエポキシ
レジンでモールドし、次にグイバーを切断し、常法によ
りＳｎ　−１０Ｐｂを５μ厚さにメッキしてから第２図
のよ５にアウターリード部を曲げてＩＣの型造りを完了
した。
以上においてボンディング終了時にプルテストを行い、
ボンディング温度を調べ、これらの結果を表に併記した
。又アウターリード部の曲げによる割れを調べるため、
一部をＳ、、−１０％Ｐｂメッキを省いてつ（つたＩＣ
について６０倍に拡大して割れを観察し、これらの結果
も又表に併記した。最后にＩＣを８０°Ｃのプレッシャ
クツカー（ＲＨ１００％）に入れ、１２Ｖを印加して１
０００時間保持してから故障の有無をテストし、これら
の結果も又表に併記した。表中初期の故障率とはクツカ
ーテスト前のテスト結果である。
尚比較例として上述の実施例と同じ（つくったリードフ
レームの表面にメッキが本発明によらないもの、即ち純
ＮｉメッキＮ１７　、　Ｃｏ％が本発明の範囲外のＮｉ
−Ｃｏ合金メッキ宛８．隘９．遅１４．Ｎ１−Ｂメツキ
ー１ｏ、Ａｇスポットメッキ嵐１１．Ａｇスポットメッ
キでボンディングワイヤＡｕ線使用電ｉ　２　＋　Ａｇ
全面メッキＡｕ線使用Ｎ［１１３などをつくった。遅８
は実施例のメッキ浴でのＣＯ３Ｏ４を１５　ｇ／ｌに落
してつくり、嵐９はＣｏ５０．を４５１４電流密度２、
５　Ａ／ｄｒｎ″でメッキし、陥７はＣＯ３Ｏ４を除い
て行い、Ｎ［Ｌｌｏは市販浴に６０°Ｃで浸漬して化学
メッキした。Ｌｌ　１　、ｉｌ　２はゴム製治具を用い
るスポットによりタブ部及びインナーリード部にメッキ
した。尚Ａｇメッキしたリードフレームには２５μ２の
Ａｕ線を用い、熱圧着ボールボンディングを２９０℃の
ホットプレート上で行った。ボンディングパラメーター
は実施例の場合と殆んど同様であるが、常法によりすべ
て大気中で行った。以上比較例でつくったものは実施例
と同様なテストを行った。
これらテスト結果を表に併記した。
表によれば本発明の実施例の陥１〜６はすべてプル強度
高（、アウターリード部の曲げによる割れもな（、ＩＣ
の故障率も低い。隘４の故障率の足している遅８ではプ
ル強度が小である酸化劣化のため不充分なボンディング
であってレジンモールド時に断線故障を多発している。
６０分を過剰に含む嵐９やＮ１−Ｂの述１０ではワイヤ
ボンドやモールド部の透水湿はなくプル強度は高い値を
示したが曲げ加工性が劣るので割れを起しアウターＩＪ
　−ド部強度の信頼性欠陥となる。従来行っているＡｇ
メッキしたものについては全面メッキのＡｕ細線の隘１
３以外は不充分な結果となった。即ちＡｇスポットメッ
キの−１１と−１２はいずれもリードフレーム部とエポ
キシ樹脂との接着が不充分で透水湿を起した故である。
特にＡＩ細線を用いた嵐１１はＡｇとＡＩとの電食断線
を多発した。遅１４はＮｉ合金の被覆が薄いので故障率
が犬であった。
（ト）効果 以上に詳述したように、本発明によるリードフレームは
Ｃｕ材の特性を最大限に発揮して、高信頼性のある半導
体を経済的に製造することができるものであり、その工
業的価値は高い。
【図面の簡単な説明】
第１図はリードフレーム平面図例で、第２図はレジンモ
ールドＤＩＰ型半導体の断面図例である。 １　：　リードフレームのタブ部 ２：インナーリード部　　　３　　：　Ｓｉチップ４：
接着剤又はろう　　５：金属細線 ６：電極パッド　　　７：樹脂 ８　：アウターリード部 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. Ｃｕ又はＣｕ合金からなるリードフレーム基体において
    、その表面の少なくも一部にＣｏの５〜２５ｗｔ％を含
    むＮｉ−Ｃｏ合金を被覆してなることを特徴とする半導
    体リードフレーム。
JP60179370A 1985-08-16 1985-08-16 半導体リ−ドフレ−ム Pending JPS6240753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60179370A JPS6240753A (ja) 1985-08-16 1985-08-16 半導体リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60179370A JPS6240753A (ja) 1985-08-16 1985-08-16 半導体リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6240753A true JPS6240753A (ja) 1987-02-21

Family

ID=16064663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60179370A Pending JPS6240753A (ja) 1985-08-16 1985-08-16 半導体リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6240753A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496393A (ja) * 1990-08-14 1992-03-27 Nikko Kyodo Co Ltd 印刷回路用銅箔の処理方法
US5384204A (en) * 1990-07-27 1995-01-24 Shinko Electric Industries Co. Ltd. Tape automated bonding in semiconductor technique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384204A (en) * 1990-07-27 1995-01-24 Shinko Electric Industries Co. Ltd. Tape automated bonding in semiconductor technique
JPH0496393A (ja) * 1990-08-14 1992-03-27 Nikko Kyodo Co Ltd 印刷回路用銅箔の処理方法
JPH0654829B2 (ja) * 1990-08-14 1994-07-20 株式会社ジャパンエナジー 印刷回路用銅箔の処理方法

Similar Documents

Publication Publication Date Title
US6664136B2 (en) Semiconductor device and manufacturing method thereof
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20030116837A1 (en) Semiconductor device and manufacturing method thereof
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPS6243343B2 (ja)
JPH01257356A (ja) 半導体用リードフレーム
JP3594724B2 (ja) リードフレームの部分貴金属めっき方法
JPS6240753A (ja) 半導体リ−ドフレ−ム
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
KR20050083325A (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
JPH07116573B2 (ja) リードフレーム用Ｃｕ系条材の製造方法
JPS59160912A (ja) 銀被覆銅系電子部品材料
JPS639957A (ja) 半導体リ−ドフレ−ム
EP0700085B1 (en) Lead frame and lead frame material
JPS60218863A (ja) 半導体リ−ドフレ−ム
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPS6180844A (ja) 半導体リ−ドフレ−ム用条材
JPH0558259B2 (ja)
JP2944128B2 (ja) セラミックパッケージ
JPH0373962B2 (ja)
JPS6288350A (ja) 電子部品用リ−ドフレ−ム