JPS60218863A - 半導体リ−ドフレ−ム - Google Patents

半導体リ−ドフレ−ム

Info

Publication number
JPS60218863A
JPS60218863A JP59074329A JP7432984A JPS60218863A JP S60218863 A JPS60218863 A JP S60218863A JP 59074329 A JP59074329 A JP 59074329A JP 7432984 A JP7432984 A JP 7432984A JP S60218863 A JPS60218863 A JP S60218863A
Authority
JP
Japan
Prior art keywords
lead frame
alloy
resin mold
frame
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59074329A
Other languages
English (en)
Inventor
Shoji Shiga
志賀　章二
Toru Tanigawa
徹 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP59074329A priority Critical patent/JPS60218863A/ja
Publication of JPS60218863A publication Critical patent/JPS60218863A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は表面がＣｕ系の基材からなる半導体リードフレ
ームに関するもので、特にレジンモールドの封止性を改
善したものである。
一般にトランジスターやダイオードを始め、集積回路は
半導体素子をリードフレームと称する金属薄板上に搭載
し、レジンモールドにより封止したもので、リードフレ
ームには、例えば第１図に示ずように素子を搭載Ｊるタ
ブ（１）の周囲に、素子とワイヤーボンドするインナー
リード（２）と、その外側にプリント基板等の外部導体
に挿入して半田接続するアウターリード（３〉を段重）
、ダブ（１）とインナーリード（２）間にレジンモール
ド時のモールド流出を防止するダイパー（４）を形成し
たものが用いられている。
リードフレームは通常金属薄板よりプレスやエツチング
等により一括成型され、第２図に示すようにダブ（１）
上にＡＬＩ−８ｉ共品系や半田プリフォーム又はペース
ト等のろう材（６）を用いて、ダイボンドにより素子（
５）を搭載し、八〇、　”Ａ、ｅ、Ｐｄ等の細線（７）
を用いて素子（５）上に形成した電極とインナーリード
（２）を超音波熱圧着などの方法によりワイヤーボンド
し、しかる後エポキシやシリコンなどのレジン（８）に
よりモールドして封止している。
通常リードフレームには、Ｆｅ−ＮｉやＦｅ。
Ｎ１−Ｇｏ金合金用いられていたが、最近集積度の向上
からＣｕ　ＰＣｕ　−Ｆｅ　、Ｃｕ　−Ｎｉ−３ｎ、Ｃ
ｕ　−８ｎ　、Ｃｕ　−Ｇｏ　、Ｃｕ−Ｑｒ等のＣｕ合
金、更にはＣｕメッキした鋼板を用い、ダイボンド部や
ワイヤーボンド部に人気中での高温工程、例えばダイボ
ンドは２５０〜４５０℃、ワイヤーボンドは１００〜３
００℃の加熱でも酸化せずにボンディングできるように
ＡＬＩやＡ［などの貴金属メッキを施している。
近年コスト低減の目的で貴金属メッキを省略し、不活性
又は還元性雰囲気中でボンディング（以下ベアーボンデ
ィングと略記）することが、トランジスターやダイオー
ドなどの個別半導体に６３いて試みられている。
本発明はこれに鑑み、ベアーボンドを本格的に活用すべ
く鋭意検討の結果、ベアーボンドではレジンモールドに
不可避的に透湿劣化の欠陥が増進することを知見し、そ
の原因を究明した結果、有効な対策を見出し、経済性と
信頼性を両立することができる半導体リードフレームを
開発したもので、半導体素子を搭載してレジンモールド
により封止する表面がＣｕ系の基祠からなるリードフレ
ームにおいて、少なくともフレームのレジン−Ｅ−ルド
と接触する周辺部の表面に、Ｚ　ｎ合金被Ｎ層を設けた
ことを特徴とするものである。
即ち本発明リードフレームは、半導体素子を搭載するダ
ブの周囲に、素子とワイヤーボンドするインブーリード
と、その外側に外部導体と接続づるアウターリードを有
し、ダブ上にダイボンドにより素子を搭載し、素子上に
形成した電極とインナーリードをワイヤーボンドし、素
子とワイヤ−ボンド部をレジンモールドにより封止する
リードフレームにおいで、少なくともフレームのレジン
モールドと接触する周辺部の表面、例えばレジンモール
モ 或いはフレームの全表面に、ｌｎ合金の被覆層を設けた
ものである。
Ｚｎ合金とルでは、Ｚｏを１０％以上含有するＺｎ合金
、例えばＣｕ　−Ｚｎ　、Ｎｉ　−Ｚｎ　１Ｑ。
−Ｚｎ　ＳＣｄ　−Ｚｎ　、Ｓｎ　−Ｚｎ　、Ａ、ｅ−
Ｚｎ、Ｉｎ　−Ｚｎ　、Ａｇ−Ｚｎ　、Ｆｅ−Ｚｎ等の
合金を−用い、メッキ、蒸着、クラッド等の方法により
リードフレーム用基板の全面又は前記部分に被覆するか
、又はリードフレーム用基板とＺＯ又はＺｎ合金基板と
を爆接等により接合した板材からプレス等の方法でフレ
ームを成型する。或いはリードフレーム用基板からプレ
ス等によりフレームを成型してからその全面又は前記部
分にＺｎ合金を被覆する。またｉｚｎを被覆してボンデ
ィング時の高温条件などにより、容易にＣｕとＺ　１１
とが拡散してＣｕ−Ｚｎの合金層を形成することもでき
る。
リードフレーム用基板としてはＣｕやＣｕ−Ｆｅ。
Ｃｕ　−Ｎｉ　−８ｎ　、Ｃｕ　−３ｎ　、Ｃｕ−Ｃｏ
、Ｃｕ−Ｃｒ等のＣＬＩ合金、更にはＣｕメッキした鋼
板を用い、Ｚｎ合金の被覆厚さは、通常０．０１μ以上
であれば十分である。
本発明リードフレームは以上の構成からなり、常法に従
ってパッケージングすることもできるが、特にベアーボ
ンディングに適しており、レジンモールドの耐湿性を高
度に維持することができる。
従来ベアーボンディングの耐湿性が問題とされているの
は、貴金属メッキを省略したため、Ａｕやへβ線とイン
ナーリードとの接合部が電気的におかされ易く、断線等
の障害を起し、またベアーボンディングによりリードフ
レームどレジンとの接着力が乏しくなり、透水性を増大
して素子自体の深刻な電気１ｌＩｌ書をまねき易いため
であり、大気ボンディングではフレーム表面に発生した
Ｃｕ酸化物がレジンとの接着ノｊに有効に働ぎ、これが
上記問題を解消している。
本発明リードフレームがレジンモールドの耐湿性を向上
する理由については今だ解明されていないが、ベアーボ
ンディングの高温工程において、ｚｎの一部がＯＬ１基
板中に拡散して合金化すると　゛共に表層のＺｎ分がレ
ジンとの密着方向上に大きく寄与するものと考えられる
。即ちＺｎは酸素との親和力が甚大であるため、パッケ
ージ工程中に発生した酸化物が還元されないばかりか、
ベアーボンディングの高温工程におけるＣＯｚやＨｚＯ
によっても酸化物を発生し、これがレジンとの密着力を
向上し、更にｌｎはＱｕより卑であり、カソーディック
な防食効果を有するためと考えられる。
以下本発明フレームを実施例について説明する。
実施例（１） 厚さ０．２５１ｍのＣｕ　−２，４％Ｆｅ　−０，０３
％Ｐ合金系をプレス加工して第１図に示ずリードフレー
ム基板を作成し、それぞれ下記の電気メッキを全面に施
して第１表に示すリードフレームを得た。
これ等フレームのダブ上にＮＺ−１０％Ｈ２気流中でＡ
ｇペーストを用いて素子をダイボンデング（２９０℃Ｘ
１５分）してから、直径２０μのＡｕ線を用いて、熱融
着法により素子上に形成した電極とインナーリードをワ
イヤ−ボンディング（１９０℃×３分）した。しかる後
エポキシレジンモールドを行なった。
これ等についてプレッシャークツカーにより１３０℃で
１５００ｈｒ保持した後通電テストを行ない、回路故障
率をめた。尚テスト個数はそれぞれ２０個とした。これ
等の結果を第１表に併記した。
Ｚｔ＋メッキ Ｚロ　（ＣＮ　）ｚ　６０１ｊ／１　浴　温　２５℃Ｎ
ａ　ＣＮ　４０ｇ／ｉ　電流密度　２．５Ａ／ｄ＋ｎ２
Ｎａ　ＯＨ５０ｇ＃ｌ Ｃｕ−７０％Ｚｎ合金メッキ Ｃｕ　ＣＮ　１７ｙ／Ｉ　浴温　４０℃Ｚｎ　（ＣＮ）
ｚ　６０ｇ／、ｅ　電流密度　１．５Ａ／ｄｍ２Ｎａ　
ＣＮ　６０ｇ／Ｊ！ Ｎａ　ＯＨ６０ｇ／ｆ Ｎｉ　−１５％７ｎ合金メッキ Ｎｉ　ＳＯ４２００９／Ｊ２　浴温５０℃Ｎｉ　Ｃ，ｅ
ｚ　１０９／４　電流密度　１．５Ａ／ｄｍ２ＺｎＳＯ
＋　７９／１２ Ｈ３ＢＯ２６０シ／λ ＮＨ４（、ｆＡ　１０ｇ／４ なお、前記のリードフレームにつき、ワイヤーボンデン
グ後の表面をＡＥＳ法（オージェ電子分光法）により表
面分析し、７ｎ分析を行なった結果も第１表に付記した
。
実施例（２） 実施例（１）と同様にして第１図に示タリードフレーム
基板を作成し、レジンモールド部以外にシリコンゴムマ
スクを押当て、後記の電気メッキを施してレジンモ−ル
部の表面に、ＣＬＩ　−２０％Ｚｎ合金を１．５μの厚
さにメッキした。
ＣｕＣＮ　２０ｙ／ｆ Ｚｎ　（ＯＮ）ｚ　１０ｇ／、ｅ ＮａＧＮ　６０Ｓｊ／Ｊ？。
Ｎａ　ｚ　Ｃｏ　ｚ　３０ｇ／　１２ 浴　温　３５℃ 電流密度　０．５／　６ｍ２ これを用いて実施例（１）と同様にして、素子搭載のダ
イボンディングとワイヤーボンディングを行なった後、
エポキシレジンモールドを行なった。
これについて実施例（１）と同様の通電テストを行なっ
て回路故障率をめた。その結果故障率は０％であった。
実施例（１）及び（２）から判るように本発明リードフ
レームによればベアーボンディングを採用してもレジン
モールドの耐湿性は劣化せｆ１信頼性を高度に維持する
ことができる。
このように本発明リードフレームはベアーボンディング
を本格的に活用し、経済的な半導体製造を可能にするも
ので、工業上顕著な効果を秦するものである。
【図面の簡単な説明】
第１図は半導体リードフレームの一例を示す平面図、第
２図は１１フレームのレジンモール部を足す拡大断面図
である。 １・・・ダブ ２・・・インナーリード ３・・・アウターリード ４・・・ダイパー ５・・・素子 ６・・・ろう材 ７・・・細線 ８・・・レジン 第１図 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子を搭載してレジンモールドにより封止
    する表面がＣｕ系の基材からなるリードフレームにおい
    て、少なくともフレームのレジンモールドと接触する周
    辺部の表面に、ＺＯ合金被覆層を設けたことを特徴とす
    る半導体リードフレーム。
  2. （２）フレームの全表面にＺｎ合金被覆層を設ける特許
    請求の範囲＠１項記載の半導体リードフレーム。
JP59074329A 1984-04-13 1984-04-13 半導体リ−ドフレ−ム Pending JPS60218863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59074329A JPS60218863A (ja) 1984-04-13 1984-04-13 半導体リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59074329A JPS60218863A (ja) 1984-04-13 1984-04-13 半導体リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS60218863A true JPS60218863A (ja) 1985-11-01

Family

ID=13543964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59074329A Pending JPS60218863A (ja) 1984-04-13 1984-04-13 半導体リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60218863A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH07263611A (ja) * 1994-01-13 1995-10-13 Samsung Electron Co Ltd 半導体装置用のリードフレーム
US6034422A (en) * 1995-09-29 2000-03-07 Dai Nippon Printing Co., Ltd. Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
WO2013080759A1 (ja) * 2011-11-30 2013-06-06 株式会社日立製作所 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH07263611A (ja) * 1994-01-13 1995-10-13 Samsung Electron Co Ltd 半導体装置用のリードフレーム
US6034422A (en) * 1995-09-29 2000-03-07 Dai Nippon Printing Co., Ltd. Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
WO2013080759A1 (ja) * 2011-11-30 2013-06-06 株式会社日立製作所 半導体装置およびその製造方法
JP2013115282A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 半導体装置およびその製造方法
US9184115B2 (en) 2011-11-30 2015-11-10 Hitachi, Ltd. Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3062086B2 (ja) Ｉｃパッケージ
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US6034422A (en) Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
US5360991A (en) Integrated circuit devices with solderable lead frame
JP3537417B2 (ja) 半導体装置およびその製造方法
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPS60218863A (ja) 半導体リ−ドフレ−ム
JPS6349382B2 (ja)
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS5916353A (ja) リ−ドフレ−ム
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS639957A (ja) 半導体リ−ドフレ−ム
JPS6240753A (ja) 半導体リ−ドフレ−ム
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH09293817A (ja) 電子部品
JPH03280456A (ja) 半導体装置に用いるリードフレーム
JPH0558259B2 (ja)
JPS63164224A (ja) 電気接続用テ−プ状リ−ド
JPS617654A (ja) レジンモ−ルド半導体の製造法
JPS63187655A (ja) 電子部品用リ−ドフレ−ム