JPS59155950A - 半導体装置用セラミックパッケージ - Google Patents

半導体装置用セラミックパッケージ

Info

Publication number
JPS59155950A
JPS59155950A JP58031272A JP3127283A JPS59155950A JP S59155950 A JPS59155950 A JP S59155950A JP 58031272 A JP58031272 A JP 58031272A JP 3127283 A JP3127283 A JP 3127283A JP S59155950 A JPS59155950 A JP S59155950A
Authority
JP
Japan
Prior art keywords
layer
point glass
plating
low melting
solder alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58031272A
Other languages
English (en)
Other versions
JPH0249021B2 (ja
Inventor
Hiroaki Ohigata
大日方　弘明
Kunihiko Imai
邦彦 今井
Masayuki Haruhara
春原　正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP58031272A priority Critical patent/JPS59155950A/ja
Priority to GB08404449A priority patent/GB2137809B/en
Publication of JPS59155950A publication Critical patent/JPS59155950A/ja
Priority to US06/864,733 priority patent/US4675243A/en
Publication of JPH0249021B2 publication Critical patent/JPH0249021B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y10T428/1284—W-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は端子部に被着されるはんだ合金層の下地として
コバルト層を被着することによって、金めつき等を施さ
すとも良好なはんだ付は性が得られる半導体装置用低融
点ガラス封止型セラミンクパッケージに関する。
本発明の半導体装置用セラミックパッケージは、該パン
ケージの端子部をはんだ付けによりプリント基板等に接
合して用いられるが、その際の良好なはんだ付は性が要
求される。この場合、半導体装置用、＜ツケージが半導
体素子の搭載、低融点ガラスによる熱封止などの加熱工
程を経ることから、端子部上のはんだ合金層はこれらの
加熱工程の終了後に被着して最終製品とするこ乏が行わ
れている。その際の端子部上に被着されたはんだ合金層
は、はんだ付は性が良好で耐久性、信頼性に優れ、かつ
商品的価値の高いものが要求されるものである。
従来このようなパンケージは、素子付部や端子部等に下
地としてニッケルめっきを被着し、さらにその上に金め
つきを被着してのち、素子利け。
ワイヤボンディングおよび熱封止を行い、また端子部に
は必要なはんだ合金層を形成していた。
このようにはんだ合金層の直接の下地として金めつきを
所定厚さに形成するときははんだ濡れ性。
接合強度等のはんだ付は性が特に問題となることはない
。
ところがコスト低減化のため、上述の金やつきは素子の
固定のため必要な素子付部等のみに部分めっきし、端子
部には金めつきを省略してニッケルめっき上に直接はん
だ合金層を被着することが試みられている。
このように端子部に金めつきを省略してもメタルキャッ
プをろう拐（金−錫なと）を用いて気密封止するタイプ
のパッケージにおいては、不活性又は還元性雰囲気中で
３００’Ｃ程度の低温シールが可能なため、端子部上に
被着しであるニッケルめっきに特に過酷となることもな
く、ニッケルめっき上に酸化膜が形成されても通常のフ
ランクス処理等によって容易に除去しうる程度の極めて
弱いものであるから、はんだ利は性に特に支障を与える
ことはない。
しかしながら、さらにコスト低減化のためセラミックキ
ャップを低融点ガラスを用いて気密封止するタイプのパ
ンケージにおいては、」二記セラミ′ツクキャンプは４
５０℃〜４８０℃の高温によって融解する低融点ガラス
を用いて酸化雰囲気中で熱封止されるため、上記、の封
止条件がニッケルめっきに過酷となり、ニッケルめっき
上に極めて強固な酸化膜が形成され、この封止条件下で
形成された酸化膜は通常のフラツクス・処理程度では全
く除去できず、酸化膜に対するはんだ濡れ性が極めて悪
いことからそのまま実用に供することは極めて困難であ
る。
低融点ガラス制止型半導体装置用パッケージの実例につ
いてさらに詳述すると、例えば第１図に示すピングリン
トアレイタイプのもので、端子部１７に金めつきを省略
する場合、メタライズ層］０上に被着されたニッケルめ
っき層１２上に直接リードピン１４が銀ろう１６によっ
てろう刊けされることとなる。この状態で端子部１７の
表面、素子付部等にニッケルめっき層１５が被着される
。
次いで素子付部等の必要部分に金めつきが被着されたう
え半導体素子が素子付部に固定され、必要なワイヤボン
ディングが施されてのちセラミックキャップが低融点ガ
ラスによって４５０″Ｃ〜４８０°Ｃの高温条件下で熱
封止される。この４５０″Ｃ〜４８０°Ｃの熱履歴を経
る際に端子部１７のニッケルめっき層１５表面に前記し
た強固な酸化膜が形成されてしまう。このため後工程の
はんだ伺けの際はんだ合金がはじかれ、ニッケルめっき
層１５表面上にはんだ合金を良好に被着させることがで
きない。
なお−に記の強固な酸化膜を除去するために、低融点ガ
ラスにより熱封止されたパ・７ケージを強酸中に浸漬す
る方法も試みられてはいるが、強酸によって特に封止部
の低融点ガラスが侵蝕され、耐久性、信頼性、外観な・
どを大きく損う難点がある。
また、リードピン１４をろう付けした端子部１７全体に
ニッケルめっき層１５を被着せず、はんだ合金層を直接
端子部１７に被着させることも試みられているが、メタ
ライズ層ｌｏ上に被着したニッケルめっき層１２のニッ
ケルがろう付は蒔に銀ろうコー６中および銀ろう１６表
面に拡散し、前記同様にニッケルの酸化物が形成される
ため、ろう付は部分にはんだ合金を良好に被着させるこ
とができない難点がある。これらの難点は、ピングリン
トアレイタイプをはじめセラミンクベースに端子をろう
付けする構造のものには同様に認められる。
また半導体装置用パンケージとしては、第２図に示すリ
ードレスタイプの低融点ガラス封止型チップキャリアが
ある。このチップキャリア１８は周壁に凹溝２０が形成
されるとともに、裏面にこの凹溝に接続されたはんだ付
は用パターン（図示せず）が形成されて端子部となるが
、この凹溝２０内にはんだ合金が肉盛りされてプリント
基板等と接合される。上記チップキャリア１８を形成す
るには、多数個取りとすべく、所要大きさのセラミック
板体に線状の割り溝が格子状に刻設され、さらに割り溝
に沿って割った際に上記凹溝となる円孔が割り溝上に穿
設されたチップキャリア基板のまま、その素子付部や円
孔内壁面等に形成されたメタライズ層上に、ま、ずニッ
ケルめっきが、次いで金めつきが被着される。しかるの
ぢに割り溝に沿ってチョコ割り状に割られてチップキャ
リア単体とされ、それぞれ素子固定、ワイヤボンディン
グされたのちセラミックキャンプが低融点ガラスによっ
て４５０°Ｃ〜ｊ８０’ｃの高温条件下で熱封止される
。
このようにチップキャリアＬ８においてはチップギャリ
ア基板のまま別設マスキングを施すことなくめつき処理
がなされるから、円孔内壁にまで金めつきが被着される
こととなるが、細くて深い円孔内のめっきのつき回りは
悪く、そのめっき厚は素子付部等に比べて極めて簿いも
のとなるＬこのためセラミックキャンプを熱封止する際
の４５０°Ｃ，〜４８０℃の高温条ｅ１：下において、
下地のニッケルめっきが金めつき中に拡散しさらに金め
つき表面に露出し、前述同様に強固なニッケルの酸化物
が形成されるため、端子部にはんだ合金を良好に被着さ
せることができないためはんだ付は性が極めて悪い。
このように低融点ガラスを用いてセラミックキャップを
熱封止するタイプのパッケージであって、コスト低減化
のため素子（＝Ｊ部等にのみ金めつきを被着し端子部に
ニッケルめっきを被着するもの、あるいは上述のチップ
キャリアのごとくニッケルめっき」二に金めつきを被着
するものであってもその金めつきのめつき厚が薄いもの
にあっては、セラミックキャップの熱封止時の過酷な温
度条件によってニッケルめっき上あるいは拡散、露出し
たニッケルに極めて強固な酸化物が形成され、この酸化
物の除去が難しく、かつ酸化物に対するはんだ濡れ性が
極めて悪いことからはんだ付は性が阻害されるという難
点があり、この種のパッケージはほとんど商品化されて
いないというのが実情である。
本発明は上記難点に鑑みてなされ、その目的とするとこ
ろは、はんだ付は性が極めて良好で耐久性に優れ、商品
的装置が高く、また歩留りよく製造で、きる半導体装置
用セラミンクパッケージを提供するにあり、その特徴と
するところは、低融点ガラスを用いてキャンプが熱封止
され、端子部にははんだ合金層が被着される半導体装置
用低融点ガラス封止型セラミックパッケージにおいて、
前記はんだ合金層の必要個所に直騰もしくは間接的な下
地としてコバルト層を被着したところにある。
本発明は端子部にはんだ合金層を被着する場合の下地と
して従来のニッケルめっきに替えてコバルトめっきを被
着するものである。コバルトは銀ろう中又は金めつき中
に拡散しにくいうえセラミックキャンプを熱封止する際
の高温条件下で形成される酸化物もはんだ付けの際の７
ラツクス処理によって容易に除去されるものであり、コ
バルトがＧ１んだ合金の下地として極めて有効なること
が判明したものである。
第３図にピングリッドアレイタイプの半導体装置用パン
ケージに実施した例を示す。図において２２はセラミッ
クベース、２４は端子部に対応して設けたタングステン
メタライズ層である。素子付部等のタングステンメタラ
イズ層」二ととモ（こ該タングステンメタライズ層２４
」二にコバルトめっき層２６を’ｍ沼する。コバルトの
めっき厚は特に限定されるものではないが０．５μｍ〜
３．Ｑμｍ程度で充分である。
次に銀ろう２８を用いてリードピン３ｏをろうｆ＝Ｊけ
により固定し、端子部３３．素子付部等にコバルトめつ
き３］を１〜５μｍ程度被着し、次いで端子部を除いた
素子゛封部等に必要な金めつきを被着する。後は通常の
ごとく半導体素子を固定し、ワイヤボンディングを施し
、低融点ガラスを用いてセラミックキャンプを熱封止す
る。次いで端子部３３表面上にフランクス処理を施して
のち、錫および鉛を主成分とするはんだ合金３２をディ
ンピング等によって被着するものである。なお、リード
ピン３０をろう付けした後に再度コバルトめつき３１を
被着しなくても端子部のはんだ付は性は良好である。
前記したチップキャリアの場合も、タングステンメタラ
イズ層上にまずコバルトめっきを、次いで金めつきを施
し、素子付け、ワイヤボンディング、セラミックキャン
プの熱封止の後、端子部にフランクス処理を施し、次い
ではんだ合金を肉盛りすることによってプリント基板等
に接合される。
以下にセラミソ２キヤンプを低融点ガラスヲ用いて熱封
止する温度条件゛を想定した加速試験を行った際のはん
だ濡れ性の結果を示す。
実施例 ２０ビンチツプキヤリアタイプパツケージコバルトめっ
き約３．０μｍ、下地金めつき約２．０μｍ（めっき厚
ははんだ付は用パターン部）比較例 ２０ピンチツプキヤリアクイプノぐツケージニソケルめ
っき約３．０μｍ、下地金めつき約２．０μｍ（めっき
１１ははんだ付は用パターン部）（１）加熱時間とはん
だ濡れ性の関係 加熱（４５０″Ｃホットプレート上、空気中）０分、３
分、６分；１２分、１８分、２４分フランクス処理　Ｍ
ＩＬ−Ｆ−工４２５６Ｃ（タイプＡ）６〜１０秒間浸漬 十 はんたティンピング　ｓｎ／ｐｂ＝６７＋　　２３０”
Ｃ５℃各辺各々５秒間浸漬 」二記条件下のはんだ陪れ性を表１．および第４のもの
の凹溝数比 （２）加熱温度とはんだ濡れ性 加熱条件、空気中１０分間ホ′ントブレート上。
４００℃、４５０℃、５００°Ｃ フランク・ス処理、はんだディ゛ノビンク゛条色−〇は
（１）と同じ 上記条件下のはんだ濡れ性を表２．および第５図に示す
。
表　　２ 各サンプル４個、全凹溝数８０個に対する各濡れ％未満
のものの凹溝数比 一般に半導体装置用パッケージに要求されるはんだ閥れ
性は濡れ面積が９５％未満の端子部が１つでもあっては
ならないとされている。セラミンクキャンプが低融点ガ
ラスで熱封止される、４５０°Ｃ〜４８０℃、５〜１０
分間の実際の封止条件にほぼ該当する（１）における４
５０°ＣＸ６分、（２）の４５０’ＣＸ　Ｉ　０分でみ
ると、本願発明のコバルトを下地とする実施例のものは
全凹溝が９５％以上の濡れ面積となり極めて良好なはん
だ儒れ性を示し、良品率１００％であるのに対し、比較
例のニッケルを］地とするものは９５％未満の濡れ面晴
の凹溝の個数が（１）においては１１％発生し、（２）
においては４６％も発生し、いずれも良品が得られなか
った。
以上のように本発明に係る半導体装置用セラミックパッ
ケージは、はんだ伺は性が極めて良好で、耐久性、信頼
性に優れ、商品的測置も高く、かつ歩留りよく製潰しう
るという著効を奏する。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。
【図面の簡単な説明】
第］１／は従来のピングリッドアレイタイプの半導体装
１（を用パフケージの断面説明図、第２図はチップキャ
リアタイプの半導体装置用パンケーシノ説明図である。 第３図は本発明に係る半導体装置用パンケージの一例を
示す断面説明図、第４図および第５図は加速試験におけ
る濡れ凹溝数／全凹溝数を示すグラフである。 １０、、、メタライズ層、］］２．コ５．．．−ッケめ
つきＪｉ、１４．、、　　リードビン。 １６、、、銀ろう、ｌワ４１．端子部。 １８、、、チップキャリア、２０．、、凹溝。 ２２３．　セラミックベース、２４．、、タングステン
メタライズ層、２６．、、］バパルめつき層、２８．、
、銀ろう、３０１１１．リードビン。 ３１、、：　コバルトめっき、３２．、、はんだ合金、
３３．、、端子部。 特許出願人 新光電気工業株式会社 代表者光延丈喜夫 図面 ４００　　　４５０　　　　５００ 加熱温度じＣ） 図面 第５歯 （ｃ） （％）１ 加熱温度（°Ｃ） 手続補正書 昭和５８年１０月１８Ｉ」 峙許庁長官若杉和失敗 ■、事件の表示 Ｂ１１ｕ［］５　８ｆｆ４許＋！［３１２７２号２、発
明の名称 斗嬰財本装置用イ々肚点ガラス封止型セラミックパッケ
ージ３、補正をする者 事件との関係　特許出願人 ４、イ大−１）（ 自発 ８、補正の内容 １）明細書第１０頁第２０行目に「コバルトめっき約３
．０μｍ、下地金めっき約２．０μｍ」とあるのを「下
地コバルトめっき約３．０μｍ、金めつき約２．０μｍ
」と補正する。 ２）明細書第１１頁第３行目に「ニッケルめっき約３．
０μｍ、下地金めっき約２．０μｍ」とあるのを「下地
−・ケルめ７き約３．０μ・、金め二き約２．０μｍ」
と補正する。

Claims (1)

    【特許請求の範囲】
  1. １、低融点ガラスを用いてキャップが熱封止され、端子
    部にははんだ合金層が被着される半導体装置用低融点ガ
    ラス封止型セラミンクパンケージにおいて、前記、はん
    だ合金層の必要個所に直接的もしくは間接的な下地とし
    てコバルト層を被着して成る半導体装置用低融点ガラス
    封止型セラミンクパッケージ
JP58031272A 1983-02-25 1983-02-25 半導体装置用セラミックパッケージ Granted JPS59155950A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58031272A JPS59155950A (ja) 1983-02-25 1983-02-25 半導体装置用セラミックパッケージ
GB08404449A GB2137809B (en) 1983-02-25 1984-02-20 A ceramic package for semiconductor devices
US06/864,733 US4675243A (en) 1983-02-25 1986-05-12 Ceramic package for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58031272A JPS59155950A (ja) 1983-02-25 1983-02-25 半導体装置用セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPS59155950A true JPS59155950A (ja) 1984-09-05
JPH0249021B2 JPH0249021B2 (ja) 1990-10-26

Family

ID=12326694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58031272A Granted JPS59155950A (ja) 1983-02-25 1983-02-25 半導体装置用セラミックパッケージ

Country Status (3)

Country Link
US (1) US4675243A (ja)
JP (1) JPS59155950A (ja)
GB (1) GB2137809B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181659A (ja) * 1984-09-28 1986-04-25 Nec Corp ピン付き基板
JPS6196754A (ja) * 1984-10-17 1986-05-15 Nec Corp ピン付き基板
JPS6356996A (ja) * 1986-08-27 1988-03-11 京セラ株式会社 金の導電層を有する電子部品
JPS63272061A (ja) * 1987-04-30 1988-11-09 Kyocera Corp プラグイン型半導体素子収納用パツケ−ジの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1003524B (zh) * 1985-10-14 1989-03-08 株式会社日立制作所 无电浸镀金溶液
US4855808A (en) * 1987-03-25 1989-08-08 Tower Steven A Hermetic glass chip carrier
US4985310A (en) * 1988-04-08 1991-01-15 International Business Machines Corp. Multilayered metallurgical structure for an electronic component
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5132185A (en) * 1991-06-21 1992-07-21 General Electric Company Ceramic articles having heat-sealable metallic coatings
US5194295A (en) * 1991-06-21 1993-03-16 General Electric Company Ceramic articles having heat-sealable metallic coatings and method of preparation
US5345038A (en) * 1991-07-29 1994-09-06 Kyocera America, Inc. Multi-layer ceramic packages
US5869134A (en) * 1996-06-21 1999-02-09 International Business Machines Corporation CVD of metals capable of receiving nickel or alloys thereof using iodide
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6660946B2 (en) * 2000-04-10 2003-12-09 Ngk Spark Plug Co., Ltd. Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin
US6429388B1 (en) 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US10361178B2 (en) * 2015-09-29 2019-07-23 Infineon Technologies Austria Ag Interconnection structure, LED module and method
JP6835238B2 (ja) * 2017-09-29 2021-02-24 日立金属株式会社 半導体装置およびその製造方法
CN115295421B (zh) * 2022-07-26 2023-09-08 南京睿芯峰电子科技有限公司 兼容性陶瓷封装外壳及其封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49119171A (ja) * 1973-03-20 1974-11-14

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350180A (en) * 1967-10-31 Magnetic device with alternating lami- na of magnetic material and non-mag- netic metal on a substrate
GB605337A (en) * 1945-06-04 1948-07-21 Inland Steel Co Improvements in or relating to enamelled articles
US3079676A (en) * 1959-03-25 1963-03-05 Raytheon Co Composite article with tungsten and copper parts
US3184658A (en) * 1962-05-22 1965-05-18 Texas Instruments Inc Semiconductor device and header combination
US3460968A (en) * 1964-11-04 1969-08-12 Ibm Wear resistant magnetic recording member
GB1108778A (en) * 1965-09-13 1968-04-03 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
US3537892A (en) * 1966-11-29 1970-11-03 Ibm Metallizing composition conductor and method
YU34342B (en) * 1969-08-11 1979-04-30 Inst Za Elektroniko In Vakuums Socket for electronic components and micro-circuits
US4050956A (en) * 1970-02-20 1977-09-27 Commonwealth Scientific And Industrial Research Organization Chemical bonding of metals to ceramic materials
US4065588A (en) * 1975-11-20 1977-12-27 Rca Corporation Method of making gold-cobalt contact for silicon devices
CH606944A5 (ja) * 1976-08-20 1978-11-30 Albert Fischer
JPS6013078B2 (ja) * 1978-09-05 1985-04-04 日本特殊陶業株式会社 金メツキされた電子部品及びその製法
US4282043A (en) * 1980-02-25 1981-08-04 International Business Machines Corporation Process for reducing the interdiffusion of conductors and/or semiconductors in contact with each other

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49119171A (ja) * 1973-03-20 1974-11-14

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181659A (ja) * 1984-09-28 1986-04-25 Nec Corp ピン付き基板
JPS6196754A (ja) * 1984-10-17 1986-05-15 Nec Corp ピン付き基板
JPS6356996A (ja) * 1986-08-27 1988-03-11 京セラ株式会社 金の導電層を有する電子部品
JPS63272061A (ja) * 1987-04-30 1988-11-09 Kyocera Corp プラグイン型半導体素子収納用パツケ−ジの製造方法

Also Published As

Publication number Publication date
JPH0249021B2 (ja) 1990-10-26
GB8404449D0 (en) 1984-03-28
GB2137809A (en) 1984-10-10
GB2137809B (en) 1986-12-03
US4675243A (en) 1987-06-23

Similar Documents

Publication Publication Date Title
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP3062086B2 (ja) Ｉｃパッケージ
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US4640436A (en) Hermetic sealing cover and a method of producing the same
US10985096B2 (en) Electrical device terminal finishing
JP3369665B2 (ja) 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JPH01257356A (ja) 半導体用リードフレーム
US4765528A (en) Plating process for an electronic part
JPH0146228B2 (ja)
US5529682A (en) Method for making semiconductor devices having electroplated leads
JPH028459B2 (ja)
JPS63137574A (ja) メタライズ金属層の表面被覆構造
JP2537630B2 (ja) 半導体装置の製造方法
JPH03237735A (ja) Ｔａｂテープ
JPS6383291A (ja) 金の導電層を有する電子部品
JPH09293817A (ja) 電子部品
EP0219812A2 (en) Packaged semiconductor device having solderable external leads and process for its production
JPS6196098A (ja) 金メツキされた電子部品
JPS6092636A (ja) 半導体装置の製造方法
JPS60143636A (ja) 電子部品
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法
JPH06291239A (ja) 半導体装置の製造方法
JPS6032774Y2 (ja) 半導体装置用ステム