JPH06291239A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06291239A JPH06291239A JP5079320A JP7932093A JPH06291239A JP H06291239 A JPH06291239 A JP H06291239A JP 5079320 A JP5079320 A JP 5079320A JP 7932093 A JP7932093 A JP 7932093A JP H06291239 A JPH06291239 A JP H06291239A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- brazing
- metal film
- melting point
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し，パッケージ工
程と組立工程を通じて同一ろう材の使用を可能にして,
工程の簡易化を図ることを目的とする。 【構成】 １）パッケージ基板 1に設けられたピン受け
パッド 3の表面に金属膜7を被着し，リードピン 2を該
ピン受けパッド 3に該金属膜を一成分とするろう材 8を
用いて該金属膜と該ろう材とを合金化し且つ高融点化し
て接合する工程と，次いで，該パッケージ基板を用いて
半導体装置の組立工程におけるろう付けを行う際に該ろ
う材を用いる, ２）前記金属膜 7が金(Au)膜であり，前記ろう材 8が金
(Au)−錫(Sn)共晶合金であるように構成する。
程と組立工程を通じて同一ろう材の使用を可能にして,
工程の簡易化を図ることを目的とする。 【構成】 １）パッケージ基板 1に設けられたピン受け
パッド 3の表面に金属膜7を被着し，リードピン 2を該
ピン受けパッド 3に該金属膜を一成分とするろう材 8を
用いて該金属膜と該ろう材とを合金化し且つ高融点化し
て接合する工程と，次いで，該パッケージ基板を用いて
半導体装置の組立工程におけるろう付けを行う際に該ろ
う材を用いる, ２）前記金属膜 7が金(Au)膜であり，前記ろう材 8が金
(Au)−錫(Sn)共晶合金であるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特にパッケージ製造工程および組立工程における
ろう付け方法に関する。
係り, 特にパッケージ製造工程および組立工程における
ろう付け方法に関する。
【０００２】本発明はパッケージのピンの接合と組立工
程（例えばチップボンディングあるいは封止）の接合と
同じ金属接合材（ろう材）を用いて，工程の簡易化を図
ることができる。
程（例えばチップボンディングあるいは封止）の接合と
同じ金属接合材（ろう材）を用いて，工程の簡易化を図
ることができる。
【０００３】
【従来の技術】図２(A),(B) は従来例によるろう付け方
法を説明する断面図である。以下, 本発明ではパッケー
ジのピンのろう付けと封止工程のろう付けについて説明
する。
法を説明する断面図である。以下, 本発明ではパッケー
ジのピンのろう付けと封止工程のろう付けについて説明
する。
【０００４】図２(A) において, パッケージ基板 1にリ
ードピン 2を接合する場合, パッケージ基板 1にピン受
けパッド 3を設け, これにリードピン 2を金属ろう材を
用いてろう付けする。
ードピン 2を接合する場合, パッケージ基板 1にピン受
けパッド 3を設け, これにリードピン 2を金属ろう材を
用いてろう付けする。
【０００５】この場合, すでにパッケージ基板 1内に配
線が形成されているときは，ピンの外形カット等の工程
を経てパッケージとして完成する。また，パッケージ基
板 1内に配線が形成されていないときは, 配線形成等の
工程を経てパッケージとして完成する。
線が形成されているときは，ピンの外形カット等の工程
を経てパッケージとして完成する。また，パッケージ基
板 1内に配線が形成されていないときは, 配線形成等の
工程を経てパッケージとして完成する。
【０００６】図２(B) において, 完成されたパッケージ
に半導体チップ 4をボンディングし, キャップ 5とパッ
ケージ基板 1とをろう付けにより気密封止を行い, 試験
工程等を経て完成された半導体装置は実装基板 6に実装
される。
に半導体チップ 4をボンディングし, キャップ 5とパッ
ケージ基板 1とをろう付けにより気密封止を行い, 試験
工程等を経て完成された半導体装置は実装基板 6に実装
される。
【０００７】図２(B) のそれぞれの工程に用いられるろ
う材は図２(A) のパッケージ製造で用いられたろう材の
融点およびパッケージ基板上の配線層と絶縁層の耐熱温
度より融点が低いろう材を使用している。
う材は図２(A) のパッケージ製造で用いられたろう材の
融点およびパッケージ基板上の配線層と絶縁層の耐熱温
度より融点が低いろう材を使用している。
【０００８】その理由は, 配線層と絶縁層の耐熱温度よ
り融点が高いろう材を用いるとこれらの層が破壊されて
しまい, またパッケージ製造で用いられたろう材より高
い融点のろう材を用いるとピンの脱落や封止部のリーク
が発生するためである。
り融点が高いろう材を用いるとこれらの層が破壊されて
しまい, またパッケージ製造で用いられたろう材より高
い融点のろう材を用いるとピンの脱落や封止部のリーク
が発生するためである。
【０００９】次に，パッケージ工程のろう材と, 組立工
程に用いられている低融点のろう材の一例を示す。 パッケージ工程： リードピンの接合 共晶Ag/Cu(融点 780℃) 封止 共晶Au/Sn(融点 280℃) ボンディング 共晶でないAu/Snまたは, P
b/Sn(融点約 180℃) 組立工程： In/Sn 等
程に用いられている低融点のろう材の一例を示す。 パッケージ工程： リードピンの接合 共晶Ag/Cu(融点 780℃) 封止 共晶Au/Sn(融点 280℃) ボンディング 共晶でないAu/Snまたは, P
b/Sn(融点約 180℃) 組立工程： In/Sn 等
【００１０】
【発明が解決しようとする課題】従来例では, パッケー
ジ工程と組立工程に別々のろう材を使用するが，この場
合, 組立工程ではできるだけ低融点のろう材が望ましく
通常低融点のろう材が用いられている。したがってパッ
ケージ工程でのろう材は高融点のろう材を使用しなけれ
ばならず, 複数種のろう材を用いることにより工程管理
が複雑になり, 誤用するおそれがあった。
ジ工程と組立工程に別々のろう材を使用するが，この場
合, 組立工程ではできるだけ低融点のろう材が望ましく
通常低融点のろう材が用いられている。したがってパッ
ケージ工程でのろう材は高融点のろう材を使用しなけれ
ばならず, 複数種のろう材を用いることにより工程管理
が複雑になり, 誤用するおそれがあった。
【００１１】一般的に, 低融点のろう材は高融点のろう
材より信頼性が低く, 従って, 低融点のろう材で信頼性
を満足する工程は限られており，また, 同一のろう材を
各工程内で複数回利用できることが望ましい。
材より信頼性が低く, 従って, 低融点のろう材で信頼性
を満足する工程は限られており，また, 同一のろう材を
各工程内で複数回利用できることが望ましい。
【００１２】本発明はパッケージ工程と組立工程を通じ
て同一ろう材の使用を可能にして,工程の簡易化を図る
ことを目的とする。
て同一ろう材の使用を可能にして,工程の簡易化を図る
ことを目的とする。
【００１３】
【課題を解決するための手段】上記課題の解決は， １）パッケージ基板 1に設けられたピン受けパッド 3の
表面に金属膜 7を被着し，リードピン 2を該ピン受けパ
ッド 3に該金属膜を一成分とするろう材 8を用いて該金
属膜と該ろう材とを合金化し且つ高融点化して接合する
工程と，次いで，該パッケージ基板を用いて半導体装置
の組立工程におけるろう付けを行う際に該ろう材を用い
る半導体装置の製造方法，あるいは ２）前記金属膜 7が金(Au)膜であり，前記ろう材 8が金
(Au)−錫(Sn)共晶合金であるような前記１）記載の半導
体装置の製造方法により達成される。
表面に金属膜 7を被着し，リードピン 2を該ピン受けパ
ッド 3に該金属膜を一成分とするろう材 8を用いて該金
属膜と該ろう材とを合金化し且つ高融点化して接合する
工程と，次いで，該パッケージ基板を用いて半導体装置
の組立工程におけるろう付けを行う際に該ろう材を用い
る半導体装置の製造方法，あるいは ２）前記金属膜 7が金(Au)膜であり，前記ろう材 8が金
(Au)−錫(Sn)共晶合金であるような前記１）記載の半導
体装置の製造方法により達成される。
【００１４】
【作用】本発明はパッケージ製造工程に使用した金属接
合材と同等, または高融点の金属接合材でも後工程で使
用できるようにするため，パッケージの接合面であるパ
ッドにメッキやスパッタ等により金属膜を被着した後に
金属接合材でピンを接合すると, 該金属膜と金属接合材
が合金化して融点が高くなることを利用したものであ
る。ただし該金属膜は種類によっては反対に融点が低く
なることがあるので, 例えば金属接合材として共晶合金
を用い, 該金属膜として共晶合金の成分金属を用い, 共
晶合金へのその成分金属の添加量は相図にしたがって所
望の融点が実現できるように決めればよい。
合材と同等, または高融点の金属接合材でも後工程で使
用できるようにするため，パッケージの接合面であるパ
ッドにメッキやスパッタ等により金属膜を被着した後に
金属接合材でピンを接合すると, 該金属膜と金属接合材
が合金化して融点が高くなることを利用したものであ
る。ただし該金属膜は種類によっては反対に融点が低く
なることがあるので, 例えば金属接合材として共晶合金
を用い, 該金属膜として共晶合金の成分金属を用い, 共
晶合金へのその成分金属の添加量は相図にしたがって所
望の融点が実現できるように決めればよい。
【００１５】
【実施例】図１(A) 〜(C) は本発明の実施例の説明図で
ある。この例では，リードピンを接合するのに共晶金錫
ろう材を使用したパッケージを，同じ共晶金錫ろう材で
気密封止する場合について説明する。
ある。この例では，リードピンを接合するのに共晶金錫
ろう材を使用したパッケージを，同じ共晶金錫ろう材で
気密封止する場合について説明する。
【００１６】図１(A) において，パッケージ基板 1に設
けられたピン受けパッド (直径1.80mmφ) 3 にメッキに
より厚さ 4μｍの金(Au)膜 7を被着する。図１(B) にお
いて，リードピン (直径0.45mmφ) 2をAu-Sn 共晶金属
ろう材 8によりピン受けパッド 3に接合する。
けられたピン受けパッド (直径1.80mmφ) 3 にメッキに
より厚さ 4μｍの金(Au)膜 7を被着する。図１(B) にお
いて，リードピン (直径0.45mmφ) 2をAu-Sn 共晶金属
ろう材 8によりピン受けパッド 3に接合する。
【００１７】この際, Au膜 7とAu-Sn 共晶金属ろう材 8
とが融合し合金化して, Au-Sn の組成比率が変わり融点
は共晶点より高温となる。この場合, すでにパッケージ
基板 1内に配線が形成されているときは，ピンの外形カ
ット等の工程を経てパッケージとして完成する。また，
パッケージ基板 1内に配線が形成されていないときは,
配線形成等の工程を経てパッケージとして完成する。
とが融合し合金化して, Au-Sn の組成比率が変わり融点
は共晶点より高温となる。この場合, すでにパッケージ
基板 1内に配線が形成されているときは，ピンの外形カ
ット等の工程を経てパッケージとして完成する。また，
パッケージ基板 1内に配線が形成されていないときは,
配線形成等の工程を経てパッケージとして完成する。
【００１８】図１(C) において，パッケージ 1に半導体
チップ 4をろう付けにより付け, キャップ 5とパッケー
ジ基板 1とをAu-Sn 共晶金属ろう材を用いたろう付けに
より気密封止を行い, その後試験工程等を経て半導体装
置として完成する。
チップ 4をろう付けにより付け, キャップ 5とパッケー
ジ基板 1とをAu-Sn 共晶金属ろう材を用いたろう付けに
より気密封止を行い, その後試験工程等を経て半導体装
置として完成する。
【００１９】気密封止のろう付け温度はリードピンのろ
う付け温度とほぼ同じでよい。気密封止のろう付けの
際, リードピンのろう付けに使用したAu-Sn 共晶金属ろ
う材は成分が変わって融点が上昇しているので, 封止工
程時の熱で融解することなく影響を受けない。
う付け温度とほぼ同じでよい。気密封止のろう付けの
際, リードピンのろう付けに使用したAu-Sn 共晶金属ろ
う材は成分が変わって融点が上昇しているので, 封止工
程時の熱で融解することなく影響を受けない。
【００２０】ここに，Au-Sn 共晶温度は 280℃であり，
実施例で成分が変わった後のろう材の融点は約 400℃で
あった。
実施例で成分が変わった後のろう材の融点は約 400℃で
あった。
【００２１】
【発明の効果】本発明によれば，パッケージ工程と組立
工程を通じて同一ろう材の使用を可能にして, 工程の簡
易化とろう材の誤用の防止に寄与することができた。
工程を通じて同一ろう材の使用を可能にして, 工程の簡
易化とろう材の誤用の防止に寄与することができた。
【図１】 本発明の実施例の説明図
【図２】 従来例によるろう付け方法を説明する断面図
1 パッケージ基板 2 リードピン 3 ピン受けパッド 4 半導体チップ 5 キャップ 6 実装基板 7 金(Au)膜 8 Au-Sn 共晶金属ろう材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松木 浩久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 パッケージ基板(1) に設けられたピン受
けパッド(3）の表面に金属膜(7) を被着し，リードピン
(2) を該ピン受けパッド(3）に該金属膜を一成分とする
ろう材(8) を用いて該金属膜と該ろう材とを合金化し且
つ高融点化して接合する工程と，次いで，該パッケージ
基板を用いて半導体装置の組立工程におけるろう付けを
行う際に該ろう材を用いることを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記金属膜(7) が金(Au)膜であり，前記
ろう材(8) が金(Au)−錫(Sn)共晶合金であることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5079320A JPH06291239A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5079320A JPH06291239A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291239A true JPH06291239A (ja) | 1994-10-18 |
Family
ID=13686587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5079320A Withdrawn JPH06291239A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291239A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759258B2 (en) | 1997-05-09 | 2004-07-06 | Renesas Technology Corp. | Connection device and test system |
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
-
1993
- 1993-04-06 JP JP5079320A patent/JPH06291239A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759258B2 (en) | 1997-05-09 | 2004-07-06 | Renesas Technology Corp. | Connection device and test system |
| US7285430B2 (en) | 1997-05-09 | 2007-10-23 | Hitachi, Ltd. | Connection device and test system |
| US7541202B2 (en) | 1997-05-09 | 2009-06-02 | Renesas Technology Corp. | Connection device and test system |
| US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10840108B2 (en) | Transient liquid phase material bonding and sealing structures and methods of forming same | |
| US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
| EP0253691B1 (en) | Silicon die bonding process | |
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| JPH0758722B2 (ja) | 半導体装置のチップボンディング方法 | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| US4634638A (en) | High melting point copper-gold-tin brazing alloy for chip carriers | |
| WO2017100256A1 (en) | Transient liquid phase material bonding and sealing structures and methods of forming same | |
| WO2005117112A1 (ja) | 半導体装置用リードフレーム | |
| JP2008543049A (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| US4513905A (en) | Integrated circuit metallization technique | |
| US20030099767A1 (en) | Bumping process for chip scale packaging | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH06291239A (ja) | 半導体装置の製造方法 | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| JPH0146228B2 (ja) | ||
| JPH0228351A (ja) | 半導体装置 | |
| EP0186585A2 (en) | Die bonding process | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPS6256597A (ja) | 電子部品のメツキ方法 | |
| JPH0845938A (ja) | 半導体装置及びその製造方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JP4328462B2 (ja) | はんだコートリッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |