JP3062086B2 - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JP3062086B2
JP3062086B2 JP8163271A JP16327196A JP3062086B2 JP 3062086 B2 JP3062086 B2 JP 3062086B2 JP 8163271 A JP8163271 A JP 8163271A JP 16327196 A JP16327196 A JP 16327196A JP 3062086 B2 JP3062086 B2 JP 3062086B2
Authority
JP
Japan
Prior art keywords
layer
thickness
palladium
nickel
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8163271A
Other languages
English (en)
Other versions
JPH0917932A (ja
Inventor
アンソニー アビス ジョセフ
ヴェルジコ カディジャ アイガー
ジョン クドラック ジュニア エドワード
ジョン マイサノ ジュニア ジョセフ
Original Assignee
エイ・ティ・アンド・ティ・アイピーエム・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・ティ・アンド・ティ・アイピーエム・コーポレーション filed Critical エイ・ティ・アンド・ティ・アイピーエム・コーポレーション
Publication of JPH0917932A publication Critical patent/JPH0917932A/ja
Application granted granted Critical
Publication of JP3062086B2 publication Critical patent/JP3062086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、はんだ付けが可能
な超薄厚貴金属保護コーティングに関し、特に集積回路
素子をパッケージする際に用いられる貴金属保護コーテ
ィングに関する。
【０００２】
【従来の技術】集積回路ＩＣは、保護用包囲体内に集積
回路（ＩＣ）ユニットとリードフレームを内蔵し、コン
シューマー用電子装置，家庭内機器，コンピュータ，自
動車，通信，ロボット装置，軍需用品のような様々な部
品に用いられている。このＩＣユニットは、集積回路チ
ップとハイブリットの集積回路モジュールとを有し、こ
の集積回路モジュールは、プラスチック製あるいはセラ
ミック製の支持ベース上にＩＣチップと他の電子部品と
を内蔵している。
【０００３】ＩＣユニットをＩＣ装置の外部回路に電気
的に接続する手段は、リードフレームである。このリー
ドフレームは、高い導電率を有する材料例えば銅あるい
は銅合金からＩＣユニットが搭載される中央領域を規定
する複数のリード（即ちリードフィンガー）に金属板を
スタンピングあるいはエッチングして形成する。通常こ
のリードフレームは搭載用パドルとこのパドルの隣接し
た位置から外側に延びるリードフレームとを有する。パ
ドルが存在しないような場合には、リードフレームの端
部がＩＣユニットの周辺とオーバラップするように形成
されるか、あるいはＩＣユニットに当接してあるいは離
間して配置されるよう形成される。
【０００４】リードフレームがパッケージ内のＩＣ素子
に接触させる様々な接合技術が存在する。このような技
術は、例えばワイアボンディング，はんだ付け，ダイア
タッチ，カプセル化等が含まれる。最も制御し易い方法
は、ワイアボンディングとはんだ付けである。これら全
ての技術において接続するためにはリードフレームの表
面に一定の品質が必要となる。このことはリードフレー
ムの表面は、酸化物が存在せず、金製あるいはアルミ製
のワイヤあるいは銀を含有したエポキシあるいははんだ
のような他の構成要素と相互作用するよう機能しなけれ
ばならないことを意味する。さらにまた再現性よくこれ
らの技術を用いるためには、リード表面の表面仕上げが
重要な役割を果たす。
【０００５】裸状態のリードフレームは、通常その表面
上にニッケルの層をメッキしている。このようなニッケ
ルメッキは、リードフレームの表面に銅の拡散が起こる
のを阻止するよう機能し、かつその表面上に銅酸化物が
形成されるのを阻止するためである。１０．２μｍ以下
の厚さのニッケル層は、小さな孔を有し、そこを介して
銅がリードフレームの表面に拡散することになる。しか
し、１０．２μｍ以上の厚さを有するニッケル層は、リ
ードフレームが曲げられたときにクラッグを生ずる傾向
がある。
【０００６】このような１０．２μｍ厚以下のニッケル
層を介して銅が拡散するのを阻止するためには、ニッケ
ル層の上部表面にパラジュームあるいはパラジューム／
ニッケル合金の薄い層を堆積することである。これに関
しては、（ヨーロッパ特許出願第０２５０１４６号、１
９８７年１２月２３日発行）を参照のこと。しかし、銅
腐食による複製物例えば酸化物あるいは銅の他の反応生
成物等は、相変わらずリードフレーム表面上に現れ、リ
ードフレームの表面を変色させてワイアボンディングあ
るいははんだ付けの性能を劣化させる。これらの欠点を
解決するために、銅ベースを複数の層例えば銅ベースの
上から順に１２７ｎｍ厚のニッケル層と７６ｎｍ厚のパ
ラジューム／ニッケル合金層とニッケル層とパラジュー
ム層とをメッキすることにより行われている。このニッ
ケルストライク層とパラジューム／ニッケル合金層と
は、リードフレームの表面に対し、銅イオンが移動する
のを阻止する層として機能し、それにより例えば１０．
２μｍ厚以下のニッケル層の使用が可能となった。これ
に関しては、（ヨーロッパ特許出願第０３３５６０８
号、１９８９年１０月４日発行）を参照のこと。しか
し、これらの層の組み合わせは素子をカプセル化する際
に必要な製造ステップの影響には耐えられるものではな
い。
【０００７】例えば、リードフレームの表面上に酸化ニ
ッケルのようなニッケル生成物が存在することは、はん
だを行うという観点から銅あるいは銅製生物が存在する
よりもはるかに重大な問題を含んでいる。リードフレー
ムの表面上に５原子％以下のニッケルが存在するだけで
表面のはんだ容易性に悪影響を及ぼす。ニッケルおよび
ニッケル生成物は、高温条件および酸化条件を含むよう
な様々な処理ステップの影響により、その上の層の金属
成分に拡散あるいは反応する。例えば酸化ニッケルのよ
うなニッケル生成物は、はんだ付けプロセスおよび接合
プロセスに悪影響を及ぼす。さらにまたこのニッケル生
成物は、従来の酸によるクリーニングでは除去しづら
い。
【０００８】米国特許第５，３６０，９９１号（１９９
４年１１月１日発行）は、ベース金属とこのベース金属
上のニッケル層とこのニッケル層上に金属層を含む保護
合成層とを有するリードフレームを開示している。これ
らの保護合成層は、ニッケル層から順番にパラジューム
（または軟金）ストライク層とパラジューム−ニッケル
合金層とパラジューム層と金層とを含んでいる。これら
種々の層は、その厚さは銅とニッケルおよびそのそれぞ
れの腐食生成物がリードフレームの表面まで移動するの
を阻止するのに充分な程度の厚さである。そしてこれら
の銅およびニッケルの移動は、２５０℃以上の熱処理に
さらされた後の状態で発生するものである。通常この合
成層の全厚は、２５４−７６２０ｎｍの範囲内にあり、
金層は２５．４−２５４０ｎｍの厚さの範囲内にある。
【０００９】
【発明が解決しようとする課題】したがって本発明の目
的は、リードフレーム上のはんだ性能を確保しながら、
貴金属の量を減少するあるいは金を使用しないリードフ
レームの処理を提供することである。
【００１０】
【課題を解決するための手段】本発明は、リードフレー
ムのニッケル表面上に貴金属層からなる超薄厚の合成層
を提供することである。そしてこの合成層の厚さは、６
３．５−２７９．４ｎｍで、ニッケル層から順に１２．
７−８８．９ｎｍ厚のパラジューム（あるいは軟あるい
は金）のストライク層と１２．７−１２７ｎｍ厚のパラ
ジューム−ニッケル合金層からなり、このパラジューム
−ニッケル合金層は１０−９０重量％の層と同じく１
２．７−１２７ｎｍ厚のパラジューム層と２５．４ｎｍ
厚の金層とからなる。この金層はパラジュームのはんだ
濡れ性の速度に対し、より早いはんだ濡れ性を達成する
場合に用いられる。上記の超薄厚のコーティングは、オ
ープンリール式の金属堆積プロセスで層を堆積すること
により得られる。
【００１１】
【発明の実施の形態】図１においてリードフレーム１０
はＩＣユニット１１と共に用いられる。このリードフレ
ーム１０は、ＩＣユニット１１が接着されるパドル１２
とリード１３とを有する。この段階でリード１３に相互
接続するダムバー１４は、パッケージ媒体がこの領域上
に点線１５で示されるように形成された後除去される。
【００１２】本発明の以下の説明においては、パッケー
ジ媒体がモールドプラスチックパッケージ例えばエポキ
シであるようなＩＣパッケージを例に説明する。セラミ
ックパッケージあるいはセラミックと金属の合成パッケ
ージで包囲したＩＣユニットにも適応できるものであ
る。さらにまた絶縁性ベース上に金属パターンが形成さ
れたプリント回路基板にも適応できるものである。
【００１３】図２において、パッケージ１６はＩＣユニ
ット１１とパドル１２とリード１３とを有する。パドル
１２にはんだ（接着剤）１７によりボンディングされた
ＩＣユニット１１は、ワイヤ１８を介してリード１３に
接続されている。ＩＣユニット１１とパドル１２とワイ
ヤ１８とはパドル１２に隣接するリードの一部はパッケ
ージ媒体１９で包囲される。リード１３は、ベース金属
２０とこの２０上のニッケル層２１とこの２１上の保護
合成層２２とを有する。
【００１４】このベース金属２０は通常銅または銅合金
である。銅合金例えばＣＤＡ No.１０２（９９．９５％
の銅と残りがＡｇ），ＣＤＡ No.１０３（９９．５％の
Ｃｕと０．００１−０．００５％のＰとＡｕ），ＣＤＡ
No.１５１（９９．９％のＣｕと０．１％のＺｎ），Ｃ
ＤＡ No.１５５（９７．８％のＣｕと０．０３４％のＡ
ｇと０．０５８％のＰと０．１１％のＭｇ），ＣＤＡ N
o.１９４（９７．５％のＣｕと２．３５％のＦｅと０．
００３％のＰと０．１２％のＺｎ），ＫＬＦ１２５（９
４．５５％のＣｕと３．２％のＮｉと１．２５％のＳｎ
と０．７％のＳｉ）は、リードフレームに用いられる代
表的な材料である。他の材料例えば鉄−ニッケル合金も
ベース材料として使用できる。
【００１５】銅，ニッケル，その副生成物がリードフレ
ームのリード表面に拡散する問題は、ニッケル層２１の
上部表面に保護合成層２２を堆積することにより解決さ
れる。この保護合成層２２は、複数の構造体からなりリ
ードの外部表面上に銅と銅生成物，ニッケルとニッケル
生成物の拡散を阻止あるいは減少させるものである。図
３には、リード１３の部分拡大図が示してある。保護合
成層２２は、ニッケル層２１から外側へ順にパラジュー
ム（軟金）ストライク層２３とパラジューム−ニッケル
合金層２４とパラジューム層２５を有する。オプション
として保護合成層２２は、金層２６を有してもよい。保
護合成層２２の全厚は、６３．５−２７９．４ｎｍで、
好ましくは６３．５から２５４ｎｍである。そしてこの
保護合成層２２は、５１０から５１００ｎｍ厚のニッケ
ル層がニッケル層２１上に形成される。
【００１６】パラジューム（軟金）ストライク層２３
は、ニッケル層２１とパラジューム−ニッケル合金層２
４との間のボンディング（接着）層として機能し、その
厚さは１２．７−８８．９ｎｍで、好ましくは１２．７
−７６．２ｎｍで、さらに好ましくは２５−７６ｎｍで
ある。１２．７ｎｍ以下の厚さの層２３では、接合目的
としては不十分であるが、８８．９ｎｍ以上の厚さの層
２３では特別な利点は存在しない。ＰｄまたはＡｕのス
トライク層（２３）は、少孔質層で接合特性に加えて少
孔質の後続の層の成長を促進し、これにより銅またはニ
ッケルが上部層に拡散するのを減少させる。好ましくは
このパラジューム（軟金）ストライク層２３は、パラジ
ュームストライク溶液から堆積されるのがよい。（米国
特許第４，１７８，４７５号を参照のこと）。軟金を堆
積する代表的な成分とそのメッキ条件は、Frank H.Reed
and William Goldie 著の "Gold Plating Technolog
y", Electrochemical Publications Limited, 8 Barns
Street, Ayr, Scotland, 第３版 1987, pages 26 and 4
6 を参照のこと。
【００１７】パラジューム−ニッケル合金層２４の堆積
厚さは、１２．７−１２７ｎｍで、好ましくは１２．７
−１０１．６ｎｍで、さらに好ましくは２５−１００ｎ
ｍである。このパラジューム−ニッケル合金層２４は、
パラジューム（軟金）ストライク層２３の上に成長し、
少孔質層である。この層の主目的は銅，鉄，ニッケルお
よびその生成物（酸化物）がリードフレームの表面に拡
散するのを阻止し、特にはんだされるべき表面に拡散す
るのを阻止する。１２．７ｎｍ厚以下の層２４は、銅と
ニッケルがそこを通して拡散するバリアとして機能する
には不十分であり、１２７ｎｍ以上の厚さの層２４は特
にそれ以上の利点は存在しない。パラジューム−ニッケ
ル（Ｐｄ−Ｎｉ）合金は、ニッケルが１０−９０重量％
で、さらに好ましくは１０−３０重量％である。この合
金は、パラジューム電気メッキ用溶液から堆積されるの
が好ましい。これに関しては、米国特許第４，９１１，
７９８号と第４，９１１，７９９号を参照のこと。
【００１８】パラジューム層２５の堆積厚さは、１２．
７−１２７ｎｍで、好ましくは１２．７−１０１．６ｎ
ｍで、さらに好ましくは２５−１００ｎｍである。この
層の主目的は、下の層の多孔質の影響を除去し、少なく
ともパラジューム−ニッケル合金層２４からはんだされ
るべき表面へのニッケルの拡散を低減ある阻止すること
である。１２．７ｎｍ以下の層では、パラジューム−ニ
ッケル合金層２４からニッケルが拡散するのを阻止する
には不十分であり、一方１２７ｎｍ厚以上の層では特に
何等余分な利点は存在しない。この層の厚さは、パラジ
ューム−ニッケル合金層２４内に含まれるＮｉ含有量と
その厚さに依存する。パラジューム−ニッケル合金層２
４内のＮｉ含有量が高くなるとパラジューム層２５の厚
さはより厚くなければならず、それによりニッケルがパ
ラジューム層２５内に拡散するのを阻止あるいは低減し
なければならない。パラジューム層２５は、米国特許第
４，９１１，７９９号に開示されたパラジューム電気メ
ッキ溶液から堆積されるのが好ましい。
【００１９】金層２６の堆積厚さは、最大２５ｎｍであ
る。この金層２６は、その表面をはんだで早く濡らす場
合に用いられるものである。実験例１，２，３に示され
た場合において、パラジューム層２５，パラジューム−
ニッケル合金層２４，パラジューム（軟金）ストライク
層２３の薄い層で、この高価な金層２６を用いることな
く充分な保護が可能である。実験例４，５の場合におい
ては、１２．７−５０．８ｎｍの範囲のパラジューム
（軟金）ストライク層２３の層とパラジューム−ニッケ
ル合金層２４とパラジューム層２５と２５．４ｎｍの金
層２６とが３３０℃以下で用いられる場合充分な保護を
提供できる。金層２６は、金メッキ用の従来の溶液から
堆積できる。好ましくはこの金層２６は、高効率のはん
だ溶液から軟金として堆積するのがよい。軟金の成分と
その堆積条件は、Frank H.Reed andWilliam Goldie 著
の "Gold Plating Technology", Electrochemical Publ
ications Limited, 8 Barns Street, Ayr, Scotland,
第３版 1987, pages 26 and 46 に開示されている。
【００２０】保護合成層２２を３３０℃以下で処理し、
金の使用を回避するのが好ましい場合には、パラジュー
ム（軟金）ストライク層２３の堆積厚さは少なくとも２
５．４ｎｍで、パラジューム−ニッケル合金層２４は少
なくとも５０．８ｎｍで、パラジューム層２５は少なく
とも２５．４ｎｍである。金を用いて高速の濡れ性を達
成するのが好ましい場合には上記の３つの層は、少なく
とも１２．７ｎｍ厚でその後２５．４ｎｍ厚の金層を形
成するのがよい。
【００２１】超薄厚のコーティングを達成するために様
々な層をオープンリール方式の金属堆積プロセスで堆積
することができる。この堆積プロセスは、オープンリー
ル操作でベース金属上にニッケル層を堆積する。この金
属堆積要件を満たすことができない場合にはより厚い金
属堆積を必要とするような不十分な保護となる。オープ
ンリール方式の金属堆積メッキは、従来公知のもので詳
述しない。
【００２２】金属堆積の完了後リードフレームは、ＩＣ
ユニットを堆積するプロセスで処理される。ＩＣユニッ
ト１１は、公知の方法例えばはんだ付けあるいは接着剤
によりリードフレーム１０のパドル１２上に搭載され
る。ＩＣユニット１１とリード１３との間の電気的接続
は、ワイヤ１８により行われる。このリードの表面はワ
イアボンディングが可能なものでなければならない。は
んだ付け可能な表面は、銅および／またはニッケルの好
ましくない堆積物が存在せずそれへのワイヤのボンディ
ングに適したものである。銅またはニッケルの好ましく
ない生成物がある表面は、ワイアボンディングすること
ができず、あるいは品質の劣化したワイアボンドしかで
きず、確実な電気接続を達成できず、あるいは達成でき
ても使用中に切断されることがある。ボンディングを行
う場所のリードの外側表面がニッケル酸化物の薄い層を
有している場合には特に充分な接着ができない。銅生成
物例えば銅酸化物，銅硫化物は、ＩＣユニットの搭載，
ワイアボンディング，はんだ付けの前に表面を洗浄する
ことにより除去できる。しかし、ニッケルの副生産物
（例、酸化ニッケル）は、極めて接着性が高く従来の洗
浄溶液では除去するのが困難である。
【００２３】ＩＣの搭載とワイアボンディングステップ
の終了後各組立体はモールド装置内に配置され、プラス
チックカプセル化材料が各ＩＣユニットの周囲に各ＩＣ
ユニットとリードの隣接部分の周囲に注入されＩＣユニ
ットパッケージを形成する。この組立体をモールド装置
から取り除いた後このモールド化されたＩＣパッケージ
は、リードの端部をリードフレームから分離し、リード
間のダム部分を除去することによりリードフレームから
分離できる。その後このリードを所望の形状例えばガル
ウィング，Ｊあるいは当接形状に折り曲げる。モールド
用化合物から露出したリードの部分は、有機溶剤とプラ
ズマにより洗浄され、搭載用ボード上のパッドにはんだ
付けされる。一実施例によれば、洗浄されたリードは搭
載用ボード上のはんだバンプあるいははんだペーストに
接触して配置され、再溶解（refluxing）により搭載用
ボード上のパッドにはんだ付けされる。他の実施例にお
いては、この洗浄されたリードは、はんだの溶融バス内
に浸され、その後搭載用ボード上の端末端部に接触して
配置される。
【００２４】ＩＣユニットと搭載用ボードとの間に信頼
性のある接続を得るためには、リードは、はんだ可能な
表面を有さなければならない。このことは、搭載用ボー
ド上のパッドに接着されるべきリードの一部が、充分に
連続的なはんだコーティングを受け入れ可能なものでな
ければならない。はんだされるべき領域の９５％以上を
カバーするはんだコーティング層を有する表面は、はん
だ可能なものとされる。また表面は、平方センチメート
ル当たり少数の孔、例えば２８−３０個の孔、さらに好
ましくは２５個以下の孔でなければならない。
【００２５】カプセル化された半導体素子を形成するプ
ロセスにおいて、リードフレームは様々な処理ステップ
が施され、その結果酸化相互拡散，汚染，蒸気による汚
染，クラックの発生，汚染された表面の損傷等を被るこ
とになる。これらの処理ステップは、プラスチックフレ
ームを形成する熱可塑性材料の注入モールド（１５０℃
で３０分間），回路接着，熱拡散接着（１５０℃で３０
分間），リードの整形，酸素プラズマ洗浄あるいはレー
ザＨ2Ｏ2洗浄を行い、有機不純物の除去、ダイボンドエ
ポキシ硬化（１６５℃で１時間）を含む素子接着，カバ
ー接着（１６５℃で１時間），バーンイン（１２５℃で
２４時間）を行い構造物のストレスの開放と完成テスト
が行われる。これらの処理プロセスは、公知のためここ
ではこれ以上詳細には説明しない。プラスチックモール
ドパッケージの形成とはんだステップとは、２５０℃も
の高い温度で行われる。
【００２６】リードフレームの表面が信頼性のある接続
に適しているか否かを決定するために、リードフレーム
をワイアボンディングテストとはんだ容易性テストを含
む信頼性テストを行う。このテストは、カプセル化材料
で包被した前後で行うことができる。ワイアボンディン
グテストを実行して、この種の接合の再現性と信頼性を
確認できる。例えば、ＡＴ＆Ｔ社製の標準Ａ−８７ＡＬ
１９１７は、故障モードと受け入れ可能な規準とを確定
できる。企業は、熱劣化テストあるいはプラズマ洗浄テ
ストのような前処理を含むワイアボンディングのテスト
を通常行う。はんだ可能性テストの１つは、軍隊仕様８
８３Ｃの２００３方式で受け入れ可能な品質規準として
用いることができる。この標準は、９５℃で９５％の相
対湿度で４時間，８時間あるいは１６時間の蒸気劣化試
験を行う。この試験は、少なくとも６カ月の在庫寿命を
シミュレートしてしている。その後このサンプルは、非
活性化ロジンフラックスを用いて金属リードを露出し、
２５０℃で５秒間溶液に浸す。その後このサンプルは、
１０倍の倍率でもってはんだ被覆率を評価する。はんだ
性に関し受け入れ可能なコーティングとしては、高品質
で平滑なはんだが少なくとも９５％カバーしており、平
方センチメートル当たり２８−３０個の孔、好ましくは
２５個以下の孔しかない程度のものをいう。はんだ仕上
げ用に開発されたものであるが、蒸気劣化テスト方法
は、非はんだの表面処理基板にも適応できる。このテス
トは、テストされるべき表面がはんだのコーティングを
受け入れるか否かで行われる。多孔質テストはＳＯ2 蒸
気を用いて行われ、これはＡＳＴＮＢ７９９−８８，１
９８８年１１月，ｐ４６３−４６５に開示されている。
【００２７】はんだ付けは、はんだ表面の劣化を引き起
こす熱変動，酸素および有機物にさらされるような電子
パッケージにおける、最も影響を受け易いステップの１
つである。このような電子パッケージを行った結果、は
んだ性がなくなり製品が欠陥となることがある。超薄厚
の保護コーティングを有する多層仕上げをテストして、
この多層仕上げが高温やプラズマ処理のような他の環境
変化に耐えられるか否か、そしてその結果はんだできる
か否かをテストする。６３．５−２７９．４ｎｍの全厚
の範囲を有する本発明の合成層は、優れたワイアボンデ
ィング特性を示す。ＳＭＴボードを溶融し、そして酸素
プラズマ処理の後でも優れた特性を示す。
【００２８】多くの応用例では、被覆したリードフレー
ムを熱にさらすことがあるので、熱劣化条件下で複数の
層の間の金属の拡散は、下の金属が貴金属層に拡散する
場合、例えばニッケルが金内に拡散する場合に表面品質
が劣化する。そのため蒸気劣化に加えて、メッキした表
面を熱劣化試験を行うのが好ましい。標準の熱劣化要件
は、現在の所規定されていない。本発明により異なる熱
条件のもとでのはんだ性を得るために、本発明のコーテ
ィングの適切性を判断するために、このコーティングを
２００℃で１時間，２時間，５時間、２５０℃で５分，
１０分，１５分そして３００℃で１分と２分の熱試験を
行った。
【００２９】この熱試験は、全厚さが６３．５−２７
９．４ｎｍの範囲内の合成層でもってコーティングされ
たニッケル層を有する銅パネル上で行われた。このニッ
ケル層と保護合成層２２の厚さは、表１に示した通りで
ある。保護合成層２２は、ニッケル層から順にＰｄスト
ライク層とＰｄ−Ｎｉ（８０／２０）合金層とＰｄ層と
オプションとして金層とを含む。これらのサンプルは、
オープンリール方式のメッキラインで製造された。この
サンプルは、メッキした時点で９８％以上のはんだカバ
レッジを有する。このサンプルは、２００℃で１，２，
５時間、２５０℃で５，１０，１５分、３３０℃で１分
間の熱処理後も９８％以上のはんだカバレッジ率を保持
した。このはんだカバレッジ率は、サンプルが蒸気劣化
（９５℃で９５％湿度）で８時間さらしたときも依然と
して９８％以上を保持した。しかし、３３０℃で２分間
熱劣化に曝すとはんだカバレッジ率は、９０％以下とな
った。
【００３０】表１には様々な種類の超薄厚の保護コーテ
ィング層を示している。表２にはこれらの表面仕上げを
有する特性の例が示されている。表２において、Ｐは、
合格を表し、９５％以上のはんだカバレッジ率を示し、
Ｍは、限界を表し、Ｐの一部は合格の一部が再現性がな
いことを意味する。Ｆは、不合格で９５％未満のはんだ
カバレッジ率を示す。 表 １ 多層仕上げのテスト表 サンプル Ni(μm) Pdストライク(μm) PdNi(μm) Pd(μm) Au(μm) 1 36-43 2-3 3-4 3-4 0 2 33-44 2-3 3-4 2-3 0 3 29-41 1-2 2-3 1-2 0 4 20-28 0.5-1 0.5-1 0.5-1 1 5 28-34 1-2 1-2 1-2 1
【００３１】 表 ２ 多層仕上げのはんだ性 熱劣化試験の影響 温度 ２００℃ ２５０℃ ３３０℃ 時間（分） ６０ １２０ ３００ ５ １０ １５ １ ２ 資料番号 １ Ｐ Ｐ Ｐ Ｐ Ｐ Ｐ Ｆ ２ Ｐ Ｐ Ｐ Ｐ Ｐ Ｐ Ｆ ３ Ｐ Ｐ Ｆ Ｐ Ｐ Ｐ Ｆ ４ Ｐ Ｐ Ｐ Ｐ Ｍ ５ Ｐ Ｐ Ｐ Ｐ Ｍ
【００３２】
【発明の効果】以上説明したように本発明の多層仕上げ
は、基板の広範囲にわたる熱洗浄処理要件を満たすよう
に、製品のワイアボンディングテストとはんだ性テスト
をパスできることを示している。資料１，２，３，４，
５は２５０℃で５時間まで優れたはんだ性を示し、資料
１，２，３，４，５はまた同時に３３０℃で１分間の加
熱試験後も受け入れ可能なはんだ性を示している。資料
４，５は多層パラジューム仕上げの上に極めて薄い金を
コーティングしている。このように金コーティングを施
したことによる利点は、劣化試験後も１秒以下のはんだ
濡れ速度を維持できるのでそれに係る費用をはるかに超
えた利点がある。これらの仕上げは、極めて経済的で高
速のワイアボンディングに対する基板温度要件に合致で
きる。
【図面の簡単な説明】
【図１】ＩＣユニットがその上に搭載された状態の従来
技術に係るリードフレームの上面図
【図２】図１の線２−２に沿って切断したカプセル化さ
れたＩＣ素子の断面図
【図３】本発明によりメッキされた合成層を示すリード
フレームの軸方向断面図
【符号の説明】
１０ リードフレーム １１ ＩＣユニット １２ パドル １３ リード １４ ダムバー １５ 点線 １６ パッケージ １７ はんだ（接着剤） １８ ワイヤ １９ パッケージ媒体 ２０ ベース金属 ２１ ニッケル層 ２２ 保護合成層 ２３ パラジューム（軟金）ストライク層 ２４ パラジューム−ニッケル合金層 ２５ パラジューム層 ２６ 金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アイガー ヴェルジコ カディジャ アメリカ合衆国，07450 ニュージャー ジー，リッジウッド，シェアウッド ロ ード 118 (72)発明者 エドワード ジョン クドラック ジュ ニア アメリカ合衆国，07014 ニュージャー ジー，クリフトン，コリン アヴェニュ ー 85 (72)発明者 ジョセフ ジョン マイサノ ジュニア アメリカ合衆国，07866 ニュージャー ジー，ロックアウェイ，ウッドストーン ロード 88 (56)参考文献 特開 平４−337657（ＪＰ，Ａ) 特開 平５−109958（ＪＰ，Ａ) 特許2746840（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 C23C 28/02

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 保護パッケージ内にシールされたＩＣユ
    ニットとリードとを有するＩＣパッケージにおいて、 前記リードは、ベース金属層（２０）と、前記ベース金
    属（２０）上のニッケル層（２１）と、前記ニッケル層
    （２１）上の合成金属層（２２）とからなり、 前記合成金属層（２２）は、その全厚が６３．５−２７
    ９．４ｎｍであり、前記合成金属層は、ニッケル層（２
    １）から順番に１２．７−８８．９ｎｍ厚のパラジュー
    ムあるいは軟金ストライク層（２３）と、 １２．７−１２７ｎｍ厚のニッケルが１０−９０重量％
    を占めるパラジューム−ニッケル合金層（２４）と、 １２．７−１２７ｎｍ厚のパラジューム層（２５）と、 オプションとして最大２５．４ｎｍ厚の金層（２６）と
    を有することを特徴とするＩＣパッケージ。
  2. 【請求項２】 前記パラジュームまたは軟金ストライク
    層（２３）は、１２．７−７６．２ｎｍの厚さを有し、 前記パラジューム−ニッケル合金層（２４）は、１２．
    ７−１０１．６ｎｍの厚さを有し、 前記パラジューム層（２５）は、１２．７−１０１．６
    ｎｍ厚を有し、 前記オプションとしての最外側の金層（２６）は、２
    ５．４ｎｍの厚さを有することを特徴とする請求項１の
    パッケージ。
  3. 【請求項３】 前記パラジュームまたは軟金製ストライ
    ク層（２３）は、２５．４−７６．２ｎｍの厚さで、 前記パラジューム−ニッケル合金層（２４）は、５０．
    ８−１０１．６ｎｍ厚を有し、 前記パラジューム層（２５）は、２５．４−１０１．６
    ｎｍの厚さであることを特徴とする請求項１のパッケー
    ジ。
  4. 【請求項４】 前記パラジュームまたは軟金製ストライ
    ク層（２３）は、１２．７−５０．８ｎｍの厚さで、 前記パラジューム−ニッケル合金層（２４）は、１２．
    ７−５０．８ｎｍ厚を有し、 前記パラジューム層（２５）は、１２．７−５０．８ｎ
    ｍの厚さであることを特徴とする請求項１のパッケー
    ジ。
  5. 【請求項５】 前記ベース金属は、銅を含み、 前記パラジューム−ニッケル合金層（２４）は、２０重
    量％のニッケルを含むことを特徴とする請求項１のパッ
    ケージ。
  6. 【請求項６】 前記オプションとしての最外側の金層
    （２６）は、軟金ストライク層であることを特徴とする
    請求項１のパッケージ。
  7. 【請求項７】 前記金属層は、オープンリール式のメッ
    キ堆積プロセスで堆積されることを特徴とする請求項１
    のパッケージ。
  8. 【請求項８】 複数のリードを有し、そのリードを集積
    回路ユニットに電気的に接続するリードフレームにおい
    て、 前記リードは、ベース金属（２０）と、前記ベース金属
    （２０）上のニッケル層（２１）と、前記ニッケル層
    （２１）上の合成金属層（２２）とからなり、 前記合成金属層（２２）は、その全厚が６３．５−２７
    ９．４ｎｍであり、 前記合成金属層（２２）は、ニッケル層から順番に１
    ２．７−８８．９ｎｍ厚のパラジュームあるいは軟金ス
    トライク層と、 １２．７−１２７ｎｍ厚のニッケルが１０−９０重量％
    を占めるパラジューム−ニッケル合金層と、 １２．７−１２７ｎｍ厚のパラジューム層と、 オプションとして最大２５．４ｎｍ厚の金層とを有する
    ことを特徴とするリードフレーム。
  9. 【請求項９】 前記パラジュームまたは軟金ストライク
    層は、１２．７−７６．２ｎｍの厚さを有し、 前記パラジューム−ニッケル合金層は、１２．７−１０
    １．６ｎｍの厚さを有し、 前記パラジューム層は、１２．７−１０１．６ｎｍ厚を
    有し、 前記オプションとしての最外側の金層は２５．４ｎｍの
    厚さであることを特徴とする請求項８のリードフレー
    ム。
  10. 【請求項１０】 前記パラジュームまたは軟金製ストラ
    イク層は、２５．４−７６．２ｎｍの厚さで、 前記パラジューム−ニッケル合金層は、５０．８−１０
    １．６ｎｍ厚を有し、 前記パラジューム層は２５．４−１０１．６ｎｍの厚さ
    であることを特徴とする請求項８のリードフレーム。
  11. 【請求項１１】 前記パラジュームまたは軟金製ストラ
    イク層は、１２．７−５０．８ｎｍの厚さで、 前記パラジューム−ニッケル合金層は、１２．７−５
    ０．８ｎｍ厚を有し、 前記パラジューム層は、１２．７−５０．８ｎｍの厚さ
    であることを特徴とする請求項８のリードフレーム。
  12. 【請求項１２】 前記ベース金属は、銅を含み、 前記パラジューム−ニッケル合金層は、２０重量％のニ
    ッケルを含むことを特徴とする請求項８のリードフレー
    ム。
  13. 【請求項１３】 前記オプションとしての最外側の金層
    は、軟金ストライク層であることを特徴とする請求項８
    のリードフレーム。
  14. 【請求項１４】 前記金属層は、オープンリール式のメ
    ッキ堆積プロセスで堆積されることを特徴とする請求項
    ８のリードフレーム。
  15. 【請求項１５】 ベース金属とこのベース金属上に形成
    されたニッケル層と前記ニッケル層上に形成された合成
    層とを有する電子部品において、 前記電子部品はベース金属と、前記ベース金属上のニッ
    ケル層と、前記ニッケル層上の合成金属層とからなり、 前記合成金属層は、その全厚が６３．５−２７９．４ｎ
    ｍであり、前記合成金属層は、ニッケル層から順番に１
    ２．７−８８．９ｎｍ厚のパラジュームあるいは軟金ス
    トライク層と、 １２．７−１２７ｎｍ厚のニッケルが１０−９０重量％
    を占めるパラジューム−ニッケル合金層と１２．７−１
    ２７ｎｍ厚のパラジューム層と、 オプションとして最大２５．４ｎｍ厚の金層とを有する
    ことを特徴とする電子部品。
  16. 【請求項１６】 前記パラジュームまたは軟金ストライ
    ク層は、１２．７−７６．２ｎｍの厚さを有し、 前記パラジューム−ニッケル合金層は、１２．７−１０
    １．６ｎｍの厚さを有し、 前記パラジューム層は、１２．７−１０１．６ｎｍ厚を
    有し、 前記オプションとしての最外側の金層は、２５．４ｎｍ
    の厚さであることを特徴とする請求項１５の電子部品。
  17. 【請求項１７】 前記パラジュームまたは軟金製ストラ
    イク層は２５．４−７６．２ｎｍの厚さで、 前記パラジューム−ニッケル合金層は５０．８−１０
    １．６ｎｍ厚を有し、 前記パラジューム層は２５．４−１０１．６ｎｍの厚さ
    であることを特徴とする請求項１５の電子部品。
  18. 【請求項１８】 前記パラジュームまたは軟金製ストラ
    イク層は１２．７−５０．８ｎｍの厚さで、 前記パラジューム−ニッケル合金層は１２．７−５０．
    ８ｎｍ厚を有し、 前記パラジューム層は１２．
    ７−５０．８ｎｍの厚さであることを特徴とする請求項
    １５の電子部品。
  19. 【請求項１９】 前記ベース金属は、銅を含み、 前記Ｐｄ−Ｎｉ合金層は２０重量％のニッケルを含むこ
    とを特徴とする請求項１５の電子部品。
  20. 【請求項２０】 前記最外側の金層は、軟金ストライク
    層であることを特徴とする請求項１５の電子部品。
  21. 【請求項２１】 前記金属層は、オープンリール式のメ
    ッキ堆積プロセスで堆積されることを特徴とする請求項
    １５の電子部品。
JP8163271A 1995-06-26 1996-06-24 Ｉｃパッケージ Expired - Fee Related JP3062086B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/494,476 US5675177A (en) 1995-06-26 1995-06-26 Ultra-thin noble metal coatings for electronic packaging
US494476 2000-01-31

Publications (2)

Publication Number Publication Date
JPH0917932A JPH0917932A (ja) 1997-01-17
JP3062086B2 true JP3062086B2 (ja) 2000-07-10

Family

ID=23964648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8163271A Expired - Fee Related JP3062086B2 (ja) 1995-06-26 1996-06-24 Ｉｃパッケージ

Country Status (6)

Country Link
US (1) US5675177A (ja)
EP (1) EP0751564A3 (ja)
JP (1) JP3062086B2 (ja)
CN (1) CN1146075A (ja)
MY (1) MY132281A (ja)
SG (1) SG44960A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259894B2 (ja) * 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6521358B1 (en) * 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method
US6180999B1 (en) * 1997-08-29 2001-01-30 Texas Instruments Incorporated Lead-free and cyanide-free plating finish for semiconductor lead frames
KR100479915B1 (ko) * 1997-09-29 2005-06-16 삼성테크윈 주식회사 반도체의리드프레임
US6139977A (en) * 1998-06-10 2000-10-31 Lucent Technologies Inc. Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
DE19827521C1 (de) * 1998-06-22 1999-07-29 Heraeus Gmbh W C Verfahren zur Herstellung einer gebondeten, aluminiumhaltiges Material enthaltenden Vorrichtung
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6545342B1 (en) * 1999-05-03 2003-04-08 Texas Instruments Incorporated Pre-finished leadframe for semiconductor devices and method of fabrication
US6335107B1 (en) 1999-09-23 2002-01-01 Lucent Technologies Inc. Metal article coated with multilayer surface finish for porosity reduction
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
US20030137032A1 (en) * 2000-05-01 2003-07-24 Abbott Donald C. Pre-finished leadframe for semiconductor devices and method fo fabrication
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
US6452258B1 (en) 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging
US6984358B2 (en) * 2002-09-13 2006-01-10 Lockheed Martin Corporation Diffusion bonding process of two-phase metal alloys
US7032193B1 (en) * 2002-09-30 2006-04-18 Advanced Micro Devices, Inc. Differentially mis-aligned contacts in flash arrays to calibrate failure modes
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
WO2005074026A2 (en) * 2004-01-21 2005-08-11 Enthone Inc. Tin-based coating of electronic component
US20050249968A1 (en) * 2004-05-04 2005-11-10 Enthone Inc. Whisker inhibition in tin surfaces of electronic components
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
JP2005314749A (ja) * 2004-04-28 2005-11-10 Shinei Hitec:Kk 電子部品及びその表面処理方法
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
KR100702956B1 (ko) * 2005-04-26 2007-04-03 삼성테크윈 주식회사 반도체 팩키지용 리드프레임 및 그 제조 방법
WO2006126968A1 (en) * 2005-05-21 2006-11-30 The Hong Kong University Of Science And Technology A transflective liquid crystal device and method of manufacturing the same
US7615255B2 (en) * 2005-09-07 2009-11-10 Rohm And Haas Electronic Materials Llc Metal duplex method
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2010045140A (ja) 2008-08-11 2010-02-25 Nec Electronics Corp リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
US8652649B2 (en) 2009-07-10 2014-02-18 Xtalic Corporation Coated articles and methods
WO2012178052A1 (en) * 2011-06-23 2012-12-27 Xtalic Corporation Printed circuit boards and related articles including electrodeposited coatings

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB250146A (en) * 1926-01-06 1926-04-08 Joseph Coggans An improved ceiling plate for electric lamp fittings
GB335608A (en) * 1929-06-27 1930-09-29 Wood Newspaper Mach Corp Improvements in and relating to web folding and associating machines
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
US4911798A (en) * 1988-12-20 1990-03-27 At&T Bell Laboratories Palladium alloy plating process
EP0384586A3 (en) * 1989-02-22 1991-03-06 Texas Instruments Incorporated High reliability plastic package for integrated circuits
US4911799A (en) * 1989-08-29 1990-03-27 At&T Bell Laboratories Electrodeposition of palladium films
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5178745A (en) * 1991-05-03 1993-01-12 At&T Bell Laboratories Acidic palladium strike bath
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame

Also Published As

Publication number Publication date
JPH0917932A (ja) 1997-01-17
EP0751564A2 (en) 1997-01-02
SG44960A1 (en) 1997-12-19
MY132281A (en) 2007-09-28
EP0751564A3 (en) 1998-08-12
US5675177A (en) 1997-10-07
CN1146075A (zh) 1997-03-26

Similar Documents

Publication Publication Date Title
JP3062086B2 (ja) Ｉｃパッケージ
US5360991A (en) Integrated circuit devices with solderable lead frame
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
KR20070057682A (ko) 주석 도금 또는 이로부터 형성된 금속간층을 포함하는리드프레임
JPH0249021B2 (ja)
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
KR100275381B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임도금방법
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
KR101038491B1 (ko) 리드프레임 및 그 제조 방법
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
KR20050083325A (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPS60218863A (ja) 半導体リ−ドフレ−ム
JPH10289973A (ja) リードフレームの表面処理方法
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPH04215463A (ja) ガラス封止パッケージ端子へのメッキ方法
EP0730296A2 (en) Leadframe for plastic-encapsulated semiconductor device, semiconductor device using the same, and manufacturing method for the leadframe

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees