JPS632358A - リ−ドフレ−ムとそのめっき方法 - Google Patents

リ−ドフレ−ムとそのめっき方法

Info

Publication number
JPS632358A
JPS632358A JP62148887A JP14888787A JPS632358A JP S632358 A JPS632358 A JP S632358A JP 62148887 A JP62148887 A JP 62148887A JP 14888787 A JP14888787 A JP 14888787A JP S632358 A JPS632358 A JP S632358A
Authority
JP
Japan
Prior art keywords
palladium
lead frame
plating
lead
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62148887A
Other languages
English (en)
Inventor
ネイル　マックレラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS632358A publication Critical patent/JPS632358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １皇」Ｊソリ１立１ 本発明は集積回路装置に対する改良されたリードフレー
ムと、改良されたリードフレームをｙＪ造する方法に関
する。
従来の技術及び問題点 集積回路装置を作る時、典型的には、リードフレームの
リードの端を銀めっきして、リードの端に対する金線の
ボンディングを容易にする。金線はリードフレームの個
々のリードを集積回路に電気接続する為のものである。
銀が硫黄に対する親和力が強いこと、並びに空気中に硫
黄不純物が存在する時、硫化銀が形成されることはよく
知られている。リードの端の銀の表面にこの様な硫化物
が存在すると、リードと金線の間の機械的な結合が弱く
なる。現在、ボンディング温度は大抵の硫化物不純物を
駆逐する位に高いが、ボンディング温度を低くずれば、
半導体集積回路を１０ｖＡするおそれがそれだけ少なく
なるから、この業界の現在の傾向は、ナーモソニック・
ボンディングの様な方法を用いることにより、ボンディ
ング過程の温度を一層低くする方向に向っている。この
為、硫化物の問題が悪化する位に、温度が低くなる可能
性がある。
同様に、半導体材料を支持するリードフレーム部材す銀
めっきされて、半導体を支持体に接着結合し易くすると
共に、支持体との電気接続をよくしている。支持体はリ
ードフレームの中心にあって、リードの端によって取囲
まれており、この為、支持体及びリードの端は、中心部
分だけがめつきされる様に、リードフレームの外側部分
をマスクすることによって、銀めっきされている。この
過程は普通銀スポットめっきと呼ばれている。このマス
ク作用は製造過程の余分の工程であって、最終製品のコ
ストを高くする。
更にコストを増やすのが、銀スポットめっき浴中に存在
する大量のシアン化物を安全に取扱い且つ処分するのに
要する相当の費用である。
リードフレームの銀スポットめっきをし、プラスチック
の様な媒質の中にパッケージした後、この結果得られた
集積回路を溶融したはんだの中に浸して、外部リードを
被覆する。これは、後でボードに組立てる為のリードの
はんだ特性を高めると共に、リードの酸化又は表面変色
を防止する為に行なわれる。
はｌυだに浸漬することにより、集積回路は多数の望ま
しくない危険がある。はんだ浸漬過程は、装置の外部リ
ードを最初に腐食性ハロゲン化物融剤で処理してから、
装置を浸漬することを心髄とする。こういう融剤が外部
リード上に存在することにより、装置、特にプラスチッ
クのパッケージ材料を用いて組立てられた装置の信頼性
及び保管寿命を低下させる場合が多い。こういうことが
起るのは、湿気のある環境や条件の助けにより、融剤の
残渣がリードに沿ってプラスチックのパッケージに入り
、内側の半導体材料と接触する時であり、これによって
集積回路の腐食を沼く。プラスチックは、セラミックの
様な材料と較べて、比較的低廉である点で、望ましいパ
ッケージ材料であるが、今述べた様な種類の融剤による
汚染を一層受は易い。これは、プラスチック材料とリー
ドの間に形成される結合又は封じが不良である為である
。その結果、適した環境条件になると、即ち湿気があっ
て使わないＪｆ１間が長くなると、腐食性融剤がリード
に沿ってプラスチック・パッケージに入り込むことがあ
る。他方、集積回路が電力をオンにした状態にある時、
その為に発生する熱がプラスチック・パッケージの内部
から湿気を駆逐する傾向を持ち、融剤がパッケージの中
に入り込むことを抑制する。
はんだ浸漬の望ましくない別の結果は、；ａＳのはんだ
と接触する時の集積回路装置に加えられる熱衝撃である
。半導体材料が熱の影響を受けて損（口を生ずることは
周知である。熱衝撃による集積回路装置の種々の部品の
ｉｔが、生産運転で得られる良品の百分串を下げる一因
である。
今日の多くの手順は、はんだ浸漬の前に、集積回路装置
の電気特性の試験を要求している。その結果、多くの良
好な装置が、酸化された、被覆されていない外部リード
と試験装置との電気接触の不良のために、試験の時点で
排除される。他の点では望ましい銅の様なリードフレー
ム材料は、急速な酸化を起し易く、それを用いて製造さ
れた装置は正確に試験するのが困難である。
間　点を解決する為の手段及び作用 以上に述べたことから、本発明は、銀スポットめっき又
ははんだ浸漬を必要としないパラジウムめっきリードフ
レームを提供する。パラジウムめっき過程は、最初にリ
ードフレームの表面をニッケルの様な別の金属でめっき
して、パラジウムの接着が一層よくなる様にすることを
必要とする。
これをリードフレームの表面の活性化と呼ぶ。活性化材
料としてニッケルを使う場合、他の金属を使った場合よ
りｂ、必要なパラジウム層が一層薄くてよい。リードフ
レームをあふれめっきして、その全ての面が、半導体集
積回路のワイヤ・ボンディング又は取付ｔ）の前に、パ
ラジウム層によって覆われる様にする。
本発明では、リードの各々の端に、このリードに対して
サーモソニック方法によって金線を結合するのに優れた
パラジウムの面を設ける。この線の結合部の引張り試験
をこの発明に従って行なう時、パラジウムめっきしたリ
ードの縁にサーモソニック方法によって結合された金線
が、銀めっぎされたリードの縁に金線を従来の様に結合
した場合より〜ｂＳ機械的に一層強力な結合が得られる
ことが定石的に証明された。この為、リードの端に対す
る銀めっきは必要でもないし、望ましくもない。本発明
によって得られる結合部が改善されることに強く寄与す
る２つの要因は、その１番目が、パラジウムが金及びニ
ッケルの両方に対して可溶性であって、何れの金属とも
金属開化合物を形成しないことである。２番目に、パラ
ジウムははパラジウム酸中の貴金属であり、ｉ、ｏｏｏ
℃より低い温度では、空気中で表面変色又は酸化せず、
この為、結合に適したよいｒＪ筋な面が不定期間の間保
持されることである。
更に本発明では、半導体支持部材のバラジウめっきを行
なう。上に述べた理由により、バラジウめっきされた支
持部材は、集積伺路をリードフレームに結合する為の接
着剤を適用する、酸化物及び表面変色のない表面を持ら
、この為限めっきを必要としない。
これまでの説明から、本発明のパラジウムめっきリード
フレームは、パラジウムめっき工程の後、不定期間の間
保管することが出来ることが理解されよう。普通の保管
状態のもとでは酸化物又は表面変色が生じない。これは
、銀スポットめっきの後、銀の酸化物及び硫化物が形成
する前に、ボンディング工程及び接着剤の適用を直ぐに
行なわなければならない従来の装置に較べた改良である
。
本発明の固有の利点は、本発明が銀めっきを必要としな
い為に、銀めっき浴中に存在するシアン化物の取扱い及
び処分にｇｔｌ連する危険及びコストをなくしたことで
ある。
本発明は、パッケージ媒質の外部にあるリードの部分も
含めて、リードフレーム全体のパラジウムめっきを行な
う。外部リードに対するパラジウムめっきは、前に説明
した様に、酸１ヒ及び表面変色に対する抵抗力が極めて
強い。従って、外部リードを保護する為、又はリードと
他の部品との有効な電気的な接触が出来る様にする為に
、はんだ浸漬を必要としない。その為、外部リードに対
する電気接続が不良の為に、電気的な特性の試験の際に
良好な部品が排除されると云う問題が著しく低下する。
更に、パラジウムめっきした外部リードのはんだ特性を
高める為にはんだ浸漬を必要としない。
メニスコグラフ試験装置を用いることにより、この発明
が提供するパラジウムめっきしたリードフレームは、温
度ナイクル及び６０￥間の蒸気エージングの後でも、優
れたはんだ特性を持ち且つ維持していることが判った。
メニスコグラフにより、物体に対するはんだの接着の速
度及び力が測定される。温度サイクルは物体を温度の極
限に露出する試験であり、蒸気エージングは、特定され
た１１１間の間、物体を蒸気に露出する試験である。
外部リードにパラジウムめっきを使うことに有利に作用
する別の要因は、錫／鉛はんだに対する溶解率がパラジ
ウムは非常に低いことである。その結果、外部リードを
他の部品のはんだ付けする過程により、パラジウムの表
面が劣化する惧れは殆んどない。
前に述べた様に、本発明の外部リードははんだ浸漬を必
要としないから、本発明は融剤に関連した腐食及び熱衝
撃の問題がなくなる。はんだ浸漬をなくしたことは、パ
ッケージに入り込む融剤がリードにないのであるから、
プラスチックでパッケージした集積回路を一層信頼性の
あるものにする方向に向って、長足の道歩である。
更に、負金属としての性質の為、パラジウムのリードフ
レームは、従来のリードフレームよりも、プラスチック
のパッケージ材料に対する接着が更に強くなる筈である
。こういう結果により、リードの周りのプラスチック・
パッケージとリードの間の封じが改善され、こうして湿
気がリードに沿ってパッケージに入らない様にする集積
回路装置の能力が改善される。本発明によって得られる
改良は、プラスチックでパッケージした集積回路を現在
よりもずっと耐久力のものにする効果があり、この為、
プラスチックの一居安いコストで、更に高価なセラミッ
ク装買に近い長い寿命が得られる。
本発明の別の利点は、パラジウムの延性が大きいことに
よって得られる。この延性により、製造過程の間、リー
ドフレームを最終的な形に曲げる時、リードフレームの
パラジウムの表面がひず割れに抵抗することが出来る。
本発明の１実施例のリードフレームでは、リードフレー
ムの表面にパラジウムを略々−様な厚さにデポジットし
て、良好なパッケージの応力特性を持たせる。即ち、パ
ッケージｌ！！質に不均一な応力を招く程の凹凸がめっ
きによって生じないにれは、局部的な区域に金属をデポ
ジットする従来の銀スポットめっき方法に較べて利点で
ある。
本発明の別の実施例のリードフレームは、純粋なパラジ
ウムではなく、パラジウム８０％、ニッケル２０％の合
金をめっきする。１つの利点は、純粋なパラジウムより
も、合金と結合する水素が少なくなり、こうしてめっき
のリードフレームに対する接着が一層よくなることであ
る、本発明の上記並びにその他の利点及び目的は、以下
図面について説明する所を読めば、更によく理解されよ
う。
実　　施　　例 第１図及び第２について説明すると、リードフレーム２
又は接続ストリップ４によって互いに接続された複数個
のこの様なリードフレームは、最初にニッケル８を用い
、その後パラジウム６を用いて、あふれめっきに対して
用意される。ニッケルを使って、めっきされるパラジウ
ム層に対するベース金属を作る。パラジウム層６及びニ
ッケル層８は何れも、厚さが略−様な層としてデポジッ
トされる。この為、めっき過程によって、リードフレー
ムの厚さに不連続が生じない。
本発明の別の実施例は、パラジウム層６を、パラジウム
８０％及びニッケル２０％で構成されるパラジウム−ニ
ッケル合金のめっき層６に置換える。
パラジウムめっきが、リードフレームから過剰の金属を
切取る普通の工程の前に、リードフレームの全ての面を
覆う。次に第１図について説明する。従来の装置で標準
的に行なわれる様に、パッケージｔＩＡ質２０を適用し
た後、ダムバー゛２８を切取る。複数個のリードフレー
ムからなるストリップの内の隣合うリードフレームも切
取って、それらを互いに分離する。然し、切取り過程が
完了した後、リードフレームの残りの部材はその略全で
の表面が依然としてパラジウム層で覆われている。
露出したベース金属２８の区域は、主に、ダムバー２８
を切取った各々の外部リード２６上の小さな区域３２と
、リードフレームのストリップから分ｌｌ１１′１ｊる
為に切断した外部リードの先端３４である。
ストリップ４によって接続された複数個のリードフレー
ム２をめっきすることが最も経列的であって、それが好
ましい方法であるが、本発明が、どの様な形で接続され
ているにせよ、１個又は複数個のリードフレームのパラ
ジウムめっぎを対染とすることを承知されたい。パラジ
ウムのあふれめっきが好ましい方法であるが、本発明で
は、パラジウムのスポットめっき又はその他の任意のめ
っき方法も考えられることを承知されたい。
あふれめっきは業界でよく知られた言葉であり、ｌａに
よって物体全体をめっきすることを云う。
スポットめっきも業界で使われている言葉であり、物体
の内、めっきする必要のない部分をマスクすること等に
より、区切られた区域又はスポットで物体をめっきする
ことを云う。
第１図に示す様に、リードフレーム２はリード１８及び
半導体支持部材１ｏの様な幾つかの部材で構成されてい
る。隣合ったリードがダムバー２８によって機械的に接
続される。パッケージ媒質２０が外部リード２６以外の
全てを取巻く所定位置にある時、ダムバーを取去る。
次に第２図について説明すると、パラジウムめっきした
半導体支持部材１ｏが、半導体支持部材の上面１６に接
着剤１４によって取付けられた半導体集積回路１２と共
に示されている。接着剤１４は導電性であって、集積回
路１２の基部と支持部材１０のパラジウムめっきした上
面１６の間の良好な電気接続部を形成することが好まし
い。
第２図の説明を続けると、リード１８はパッケージ媒質
２０によって機械的に支持される。このパッケージ媒質
はプラスチック又はヒラミックの様な材料であってよい
。パッケージ媒質が、リード１８、半導体支持部材１０
及び集積回路１２を取囲み、保護し、機械的に支持する
。リードの内、半導体支持部材１０に−・番近い部分が
リードの端２２と呼ばれ、典型的には金で作られた線２
４を介して集積回路１２に電気接続される。金線が、サ
ーモソニック方法又はその他の適当な方法により、リー
ドの端２２のパラジウムめっきした上面に直接的に結合
される。サーモソニック・ボンディングは周知の方法で
あり、実質的にしなやかな棒を介して結合しようとする
金属の組合せに送出される熱及び音響エネルギの組合せ
で構成される。
第２図に見られる様に、パラジウムめっきした外部リー
ド２６が、パッケージ媒質２Ｑから突出ていて、はんだ
付けにより、又はクリップ又はソケットを用いて機械的
に、他の電気又は電子部品に電気接続される用意が出来
ている。典型的には、集積回路装置３０の外部リードが
、抵抗、キャパシタ、別の集積回路装置の様な部品や、
或いは試験の為の計器及びオシロスコープの様な装置に
接続される。
図示の何れの実施例のベース金属も、大まかに云えば、
ニッケル４２％、鉄５８％及び少量の何秒類かの伯の元
素で構成された合金４２、リードフレームに使われる幾
つかの銅合金の内の任意の１つ、４００ステンレス鋼、
及び銅／ステンレス鋼／銅被覆金属の様な周知の合金か
ら選ぶことが出来る。こういう合金はこの分野で周知で
あり、リードフレームの構造に普通に使われている。
本発明をある程度具体的に説明したが、当業者には、本
発明の範囲内で、図示の実施例に変更を加えることが出
来ることは明らかであろう。本発明の範囲は特許請求の
範囲の記載によって定められることを承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１）　　外部部品に電気的に接続される様になってい
て、パラジウム又はパラジウム−ニッケル合金のめっき
層が一番外側のめっき層となる様なパラジウム又はパラ
ジウム−ニッケル合金めつぎリード手段と、半導体集積
回路に電気的に接触づる半導体支持手段とを有し、前記
パラジウム又はパラジウム−ニッケル合金めっきリード
手段が、外部電気部品に電気的に接続されるパラジウム
又はパラジウム−ニッケル合金めっき外部リード手段を
含んでいるリードフレーム。
（２）　　第（１）項に記載したリードフレームに於て
、パラジウム又はパラジウム−ニッケル合金でめっきさ
れたリード手段が、半導体集積回路に電気的に接続され
る、パラジウム又はパラジウム−ニッケル合金でめっき
されたリードの端子膜を含むリードフレーム。
（３）　　第（２）項に記載したリードフレームに於て
、前記半導体支持手段がパラジウム又はパラジウム−ニ
ッケル合金でめっきされており、前記パラジウム又はパ
ラジウム−ニッケル合金めっき層が一番外側のめっき關
であるリードフレーム。
（４）　　第（３）項に記載したリードフレームに於て
、前記パラジウム又はパラジウム−ニッケル合金めっき
リード手段が、複数個のパラジウム又はパラジウム−ニ
ッケル合金でめっきされたリードの端子膜を半導体集積
回路上の？！２数個の点に電気接続する複数個のパラジ
ウム又はパラジウム−ニッケル合金でめっきされたリー
ド手段であるリードフレーム。
（５）　　第（４）項のリードフレームと、半導体集積
回路手段と、複数個のパラジウム又はパラジウム−ニッ
ケル合金でめっきされたリードの端子膜を前記半導体集
積回路手段上の複数個の点に電気接続する複数個の線手
段とを有する集積回路装置。
（６）　　第（５）項に記載した集積回路装置に於て、
前記複数個の線手段が前記複数個のパラジウム又はパラ
ジウム−ニッケル合金でめっきされたリードの端子膜に
結合されているＩ積回路装置。
（１）　　第（５）項に記載した集積回路装置に於て、
前記半導体集積回路手段を前記半導体支持手段に電気的
及び機械的に接続する導電性接着剤手段を有する集積回
路装置。
（８）　　第（７）項に記載した集積回路装置に於て、
前記リードフレーム及び半導体集積回路手段を支持する
と共に保護するパッケージ媒質を有する集積回路装置。
（９）　　第（８）項に記載した集積回路装置に於て、
前記複数個の線手段が複数個の合線手段である集積回路
装置。
（１０）　　第（９）項に記載した集積回路装置に於て
、パッケージ媒質がプラスチックである集積回路装置。
（１１）第（４）項に記載したリードフレームに於て、
前記パラジウム又はパラジウム−ニッケル合金でめっき
されたリード手段及びパラジウム又はパラジウム−ニッ
ケル合金でめっきされた半導体支持手段が、前記リード
手段及び半導体支持手段をパラジウム又はパラジウム−
ニッケル合金によるめっきに対して用意するニッケルめ
っき層手段を含むリードフレーム。
（１２）　　リードフレームをめつきする方法に於て、
リードフレームをパラジウム又はパラジウム−ニッケル
合金の一番外側のめつき層であふれめっきしてリードフ
レームの外面を形成し、前記リードフレームが複数個の
リード及び半導体支持手段を含んでいる方法。
（１３）　　第（１２）項に記載した方法に於て、最初
にリードフレームをニッケルを用いてあふれめっきする
ことにより、前記リードフレームをパラジウム又はパラ
ジウム−ニッケル合金によるめっき工程に対して用意す
る工程を含む方法。
（１４）第（１２）項に記載した方法に於て、前記パラ
ジウム又はパラジウム−ニッケル合金でめっきする工程
が、パッケージの応力特性を良好にする為に、厚さが略
−様なめつき層を作る様に実施される方法。
（１５）　　第（１３）項に記載した方法に於て、ニッ
ケルをめっきする工程及びパラジウム又はパラジウム−
ニッケル合金をめつぎする工程が、パッケージの良好な
応力特性が得られる様に、略−様な厚さを持つめっき層
を作る様に実施される方法。
【図面の簡単な説明】
第１図は集積回路を取付番ノだリードフレームの平面図
で、リードフレームは複数個のリードフレームからなる
ストリップの一部分であり、３つのリードしか示してな
い。第２図は本発明の集積回路装置の端面断面図である
。 主な符号の説明 １０：半導体支持部材 １２：半導体集積回路 １４：Ｆｆｉ肴剤 １８：リード ２６：外部リード

Claims (2)

    【特許請求の範囲】
  1. （１）外部部品に電気的に接続される様になつていて、
    パラジウム又はパラジウム−ニッケル合金のめっき層が
    一番外側のめっき層となる様なパラジウム又はパラジウ
    ム−ニッケル合金めっきリード手段と、半導体集積回路
    に電気的に接触する半導体支持手段とを有し、前記パラ
    ジウム又はパラジウム−ニッケル合金めっきリード手段
    が、外部電気部品に電気的に接続されるパラジウム又は
    パラジウム−ニッケル合金めっき外部リード手段を含ん
    でいるリードフレーム。
  2. （２）リードフレームをめっきする方法に於て、リード
    フレームをパラジウム又はパラジウム−ニッケル合金の
    一番外側のめっき層であふれめっきしてリードフレーム
    の外面を形成し、前記リードフレームが複数個のリード
    及び半導体支持手段を含んでいる方法。
JP62148887A 1986-06-16 1987-06-15 リ−ドフレ−ムとそのめっき方法 Pending JPS632358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87491686A 1986-06-16 1986-06-16
US874916 1992-04-28

Publications (1)

Publication Number Publication Date
JPS632358A true JPS632358A (ja) 1988-01-07

Family

ID=25364857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62148887A Pending JPS632358A (ja) 1986-06-16 1987-06-15 リ−ドフレ−ムとそのめっき方法

Country Status (4)

Country Link
EP (1) EP0250146A1 (ja)
JP (1) JPS632358A (ja)
KR (1) KR880001053A (ja)
PT (1) PT85080A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463465A (ja) * 1990-07-03 1992-02-28 Mitsubishi Electric Corp 半導体パッケージのリードカット方法
JPH04211153A (ja) * 1990-02-26 1992-08-03 Hitachi Ltd 半導体パッケージ及びそれに用いるリードフレーム
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
US5121187A (en) * 1988-10-17 1992-06-09 Semiconductor Energy Laboratory Co., Ltd. Electric device having a leadframe covered with an antioxidation film
EP0384586A3 (en) * 1989-02-22 1991-03-06 Texas Instruments Incorporated High reliability plastic package for integrated circuits
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
DE4311872C2 (de) * 1993-04-10 1998-07-02 Heraeus Gmbh W C Leiterrahmen für integrierte Schaltungen
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5436082A (en) * 1993-12-27 1995-07-25 National Semiconductor Corporation Protective coating combination for lead frames
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method
DE19828190A1 (de) * 1998-06-24 1999-09-23 Siemens Ag Anschlußanordnung
US7026710B2 (en) * 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
US6838757B2 (en) * 2000-07-07 2005-01-04 Texas Instruments Incorporated Preplating of semiconductor small outline no-lead leadframes
KR100379128B1 (ko) 2000-08-23 2003-04-08 주식회사 아큐텍반도체기술 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
ATE399328T1 (de) 2001-09-24 2008-07-15 Rika Denshi America Inc Elektrische testsonden und verfahren zu ihrer herstellung
JP4499752B2 (ja) * 2006-03-03 2010-07-07 日本エレクトロプレイテイング・エンジニヤース株式会社 電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1147522A (en) * 1965-07-31 1969-04-02 Nippon Electric Co A composite metal material to be sealed or brazed
JPS59117144A (ja) * 1982-12-23 1984-07-06 Toshiba Corp リ−ドフレ−ムおよびその製造方法
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
EP0127857B1 (en) * 1983-05-28 1987-07-29 Masami Kobayashi Solderable stainless steel article and method for making same
JPS607161A (ja) * 1984-03-12 1985-01-14 Masami Kobayashi ニツケル・鉄合金のｉｃ用リ−ドフレ−ムに半田性およびボンデイング性を付与する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211153A (ja) * 1990-02-26 1992-08-03 Hitachi Ltd 半導体パッケージ及びそれに用いるリードフレーム
JPH0463465A (ja) * 1990-07-03 1992-02-28 Mitsubishi Electric Corp 半導体パッケージのリードカット方法
JP2522094B2 (ja) * 1990-07-03 1996-08-07 三菱電機株式会社 半導体パッケ―ジのリ―ドカット方法
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads

Also Published As

Publication number Publication date
KR880001053A (ko) 1988-03-26
EP0250146A1 (en) 1987-12-23
PT85080A (pt) 1988-07-01

Similar Documents

Publication Publication Date Title
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP3062086B2 (ja) Ｉｃパッケージ
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US4640436A (en) Hermetic sealing cover and a method of producing the same
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US6127205A (en) Process for manufacturing a molded electronic component having pre-plated lead terminals
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPS59168659A (ja) 集積回路用リ−ドフレ−ム
EP0384586A2 (en) High reliability plastic package for integrated circuits
EP0538019A2 (en) Lead frame for a semiconductor device
JPH11330340A (ja) 半導体装置およびその実装構造体
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JPS5916353A (ja) リ−ドフレ−ム
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JPS639957A (ja) 半導体リ−ドフレ−ム
JP2654872B2 (ja) 半導体装置
JPS60218863A (ja) 半導体リ−ドフレ−ム
JPH09293817A (ja) 電子部品
JPS6092636A (ja) 半導体装置の製造方法
JPS6383291A (ja) 金の導電層を有する電子部品
JPS6240753A (ja) 半導体リ−ドフレ−ム