JP2522094B2 - 半導体パッケ―ジのリ―ドカット方法 - Google Patents

半導体パッケ―ジのリ―ドカット方法

Info

Publication number
JP2522094B2
JP2522094B2 JP2178011A JP17801190A JP2522094B2 JP 2522094 B2 JP2522094 B2 JP 2522094B2 JP 2178011 A JP2178011 A JP 2178011A JP 17801190 A JP17801190 A JP 17801190A JP 2522094 B2 JP2522094 B2 JP 2522094B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
type
lead cutting
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2178011A
Other languages
English (en)
Other versions
JPH0463465A (ja
Inventor
英晴 豊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2178011A priority Critical patent/JP2522094B2/ja
Publication of JPH0463465A publication Critical patent/JPH0463465A/ja
Application granted granted Critical
Publication of JP2522094B2 publication Critical patent/JP2522094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体パッケージのリードカット方法に
関するものである。
〔従来の技術〕
近年の薄型パッケージには、第３図に示すようなノー
マルタイプと、第４図に示すようなリバースタイプ（リ
ード逆曲げ型）とがある。第３図，第４図のリードカッ
トは、第５図，第６図のように行われていた。
すなわち、第５図（ａ）〜（ｃ）はノーマルタイプの
従来のリードカット方法を示すものである。この図にお
いて、１は半導体パッケージから外部に突設されたリー
ドであり、２はこのリード１に外装されたメッキ、３は
このリードカット後のメッキダレである。また、４は前
記リード１のカット方向を示している。
第５図のリードカットは、まず、第５図（ａ）の状態
にあるリード１をカット方向４よりリードカットする
と、第５図（ｂ）のようになり、リード１を曲げ化工す
ると、第５図（ｃ）のように成形される。
また、第６図は、第４図のリバースタイプのリードカ
ット方法を示すもので、第６図（ａ），（ｂ）のよう
に、第５図（ａ），（ｂ）と同様にリードカットした
後、リード１を逆方向に曲げたものである。すなわち、
第６図（ｃ）に示すように、第５図（ｃ）と逆方向とな
る。従って、第５図（ｃ）および第６図（ｃ）の状態で
基板に半田付けを行うとそれぞれ第７図および第８図の
ようになる。
つまり、第５図のノーマルタイプのリード１の場合に
は、第７図に示すように、基板面５側のリードカット面
にはメッキダレ３が付着していないので、半田は付か
ず、メッキ２のある片側にのみ半田６が接着している。
また、第６図のリバースタイプの場合では、メッキダ
レ３が第８図に示すように、基板面５側にあるため、リ
ード１の先端部分でも半田７が付着することになる。
〔発明が解決しようとする課題〕
従来のリードカットは以上のような方法で行われてい
るので、リード１の先端部分にはリード１の曲げ方向に
よっては、半田が付着せず、接合強度が低下する等の問
題点があった。
この発明は、上記のような問題点を解消するためにな
されたもので、全面半田付けが可能な半導体パッケージ
のリードカット方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体パッケージのリードカット方法
は、各タイプの半導体パッケージがプリント基板に実装
されたとき、各タイプの半導体パッケージのリードのカ
ット面のプリント基板との接着面側にメッキダレが形成
される方向からリードカットを行うものである。
〔作用〕
この発明におけるリードカット方法は、ノーマルタイ
プのリードカット方向と、リバースタイプのリードカッ
ト方向を逆にすることにより、リードカット面のメッキ
ダレは、基板面側に形成され、全面に半田が付着する。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第１図（ａ）〜（ｃ）はノーマルタイプのリードカッ
ト方法を示し、第２図（ａ）〜（ｃ）はリバースタイプ
のリードカット方法を示す図である。
第１図と第２図のリードカット方法の違いは、それぞ
れリード１のリードカット方向を逆にすることによっ
て、リード曲げ後のメッキ２のメッキダレ３の方向をノ
ーマルタイプとリバースタイプともに同一になるように
リードカットし、しかもメッキ２が半田接着面側（プリ
ント基板側）に残るようにリードカットを行うものであ
る。
〔発明の効果〕
以上説明したように、この発明は、各タイプの半導体
パッケージがプリント基板に実装されたとき、各タイプ
の半導体パッケージのリードのカット面のプリント基板
との装着面側にメッキダレが形成される方向からリード
カットを行うので、リードカット後の曲げ加工の曲げ方
向にかかわらず、基板面側にメッキダレが形成され、全
面に半田が付着し、高信頼性の半導体パッケージが得ら
れる。
【図面の簡単な説明】
第１図，第２図はこの発明の一実施例によるリードカッ
ト方法を示す図、第３図はノーマルタイプのパッケージ
の上面図、第４図はリバースタイプのパッケージの上面
図、第５図，第６図は従来のリードカット方法を示す
図、第７図，第８図は従来のリードカット後の半田付け
状態を示す図である。 図において、１はリード、２はメッキ、３はメッキダ
レ、４はリードカット方向、５は基板面、6,7は半田で
ある。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ノーマルタイプおよびリバースタイプの半
    導体パッケージのリードを、そのリードカット面にメッ
    キダレが形成されるようにリードカットする方法におい
    て、前記各タイプの半導体パッケージがプリント基板に
    実装されたとき、前記各タイプの半導体パッケージのリ
    ードカット面の前記プリント基板との接着面側にメッキ
    ダレが形成される方向からリードカットを行うことを特
    徴とする半導体パッケージのリードカット方法。
JP2178011A 1990-07-03 1990-07-03 半導体パッケ―ジのリ―ドカット方法 Expired - Lifetime JP2522094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2178011A JP2522094B2 (ja) 1990-07-03 1990-07-03 半導体パッケ―ジのリ―ドカット方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178011A JP2522094B2 (ja) 1990-07-03 1990-07-03 半導体パッケ―ジのリ―ドカット方法

Publications (2)

Publication Number Publication Date
JPH0463465A JPH0463465A (ja) 1992-02-28
JP2522094B2 true JP2522094B2 (ja) 1996-08-07

Family

ID=16041001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178011A Expired - Lifetime JP2522094B2 (ja) 1990-07-03 1990-07-03 半導体パッケ―ジのリ―ドカット方法

Country Status (1)

Country Link
JP (1) JP2522094B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632358A (ja) * 1986-06-16 1988-01-07 テキサス　インスツルメンツ　インコ−ポレイテツド リ−ドフレ−ムとそのめっき方法
JPS639957A (ja) * 1986-07-01 1988-01-16 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JPS6318853A (ja) * 1986-07-11 1988-01-26 Hitachi Ltd 内容可変ト−キ送出方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428852A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632358A (ja) * 1986-06-16 1988-01-07 テキサス　インスツルメンツ　インコ−ポレイテツド リ−ドフレ−ムとそのめっき方法
JPS639957A (ja) * 1986-07-01 1988-01-16 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JPS6318853A (ja) * 1986-07-11 1988-01-26 Hitachi Ltd 内容可変ト−キ送出方式

Also Published As

Publication number Publication date
JPH0463465A (ja) 1992-02-28

Similar Documents

Publication Publication Date Title
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JP2522094B2 (ja) 半導体パッケ―ジのリ―ドカット方法
JPS62232948A (ja) リ−ドフレ−ム
US6181003B1 (en) Semiconductor device packaged in plastic package
JPH04120765A (ja) 半導体装置とその製造方法
JP3010738U (ja) 折り曲げ可能なｔａｂ用テープ
JPH01146376A (ja) チップｌｅｄ
JP2788011B2 (ja) 半導体集積回路装置
JPH0747913Y2 (ja) フレキシブルプリント配線板の取付構造
JP2004519860A (ja) 低ループ高の接着配線接続部を備えるチップモジュール
JPS5915507Y2 (ja) 半導体取着構造
JPH0143872Y2 (ja)
JPS6334281Y2 (ja)
JPH01135050A (ja) 半導体装置
JPH0536893A (ja) 混成集積回路
JPH0331076Y2 (ja)
JPS60200586A (ja) フレキシブル電気回路基板
JPS60119769U (ja) フレキシブル回路基板
JP2516704B2 (ja) 複合リ―ドフレ―ム
JPH02153543A (ja) フレキシブルプリント基板
JPH0238462Y2 (ja)
JPS61287197A (ja) 電子部品の製造方法
JPS6292354A (ja) ハイブリツドｉｃ
JPS62183536A (ja) 混成集積回路の製造方法
JPH04133455A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15