JPS6334281Y2 - - Google Patents
Info
- Publication number
- JPS6334281Y2 JPS6334281Y2 JP1981001247U JP124781U JPS6334281Y2 JP S6334281 Y2 JPS6334281 Y2 JP S6334281Y2 JP 1981001247 U JP1981001247 U JP 1981001247U JP 124781 U JP124781 U JP 124781U JP S6334281 Y2 JPS6334281 Y2 JP S6334281Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- bonding
- conductor
- flexible wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 239000004840 adhesive resin Substances 0.000 claims description 2
- 229920006223 adhesive resin Polymers 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置に関し、その目的とすると
ころは配線板等への取付け接続工数の低減および
信頼性を改善するようにしたものである。
ころは配線板等への取付け接続工数の低減および
信頼性を改善するようにしたものである。
従来、半導体装置は第１図、第２図に示すよう
に金属リードフレーム１ａ，１ｂ，１ｃに接続用
貴金属層２ａ，２ｂ，２ｃを設け、貴金属層２ｂ
にチツプマウント用導電材料３を加熱圧着させた
後、その上に半導体チツプ７をマウントし、ボン
デイングワイヤー４ａ，４ｂ（金線アルミ線等）
を金属リードフレーム１ａ，１ｃ上の貴金属層２
ａ，２ｂおよび半導体チツプ７のアルミ配線部５
ａ，５ｂに熱圧着等の方法で接続し、その後リー
ドフレーム１ａ，１ｂ，１ｃの外部接続用端子部
を除いてモールド樹脂６によりこれらを包装して
構成されていた。
に金属リードフレーム１ａ，１ｂ，１ｃに接続用
貴金属層２ａ，２ｂ，２ｃを設け、貴金属層２ｂ
にチツプマウント用導電材料３を加熱圧着させた
後、その上に半導体チツプ７をマウントし、ボン
デイングワイヤー４ａ，４ｂ（金線アルミ線等）
を金属リードフレーム１ａ，１ｃ上の貴金属層２
ａ，２ｂおよび半導体チツプ７のアルミ配線部５
ａ，５ｂに熱圧着等の方法で接続し、その後リー
ドフレーム１ａ，１ｂ，１ｃの外部接続用端子部
を除いてモールド樹脂６によりこれらを包装して
構成されていた。
しかしながら、この従来の構成では半導体装置
を電気回路に使用するためには回路用配線板上に
金属リードフレーム１ａ，１ｂ，１ｃを半田付け
等によつて取り付けるための回路用配線板に孔や
半田付けのための加工工程が必要であり、さらに
包装用のモールド樹脂６で半導体チツプ７の表面
が覆われているためそのモールド樹脂６の選定の
良否により、チツプ７の表面が汚染され、アルミ
配線部５ａ，５ｂに腐蝕が発生しやすく、これは
モールド樹脂６と半導体チツプ７の境界部に水分
が集中することにより、さらに促進されることに
なり、また、モールド樹脂６の熱膨張時にボンデ
イングワイヤー４ａ，４ｂに応力が加わり、チツ
プ７の表面およびリードフレーム１ａ，１ｃの部
分でボンデイング外れが生じやすいものであつ
た。
を電気回路に使用するためには回路用配線板上に
金属リードフレーム１ａ，１ｂ，１ｃを半田付け
等によつて取り付けるための回路用配線板に孔や
半田付けのための加工工程が必要であり、さらに
包装用のモールド樹脂６で半導体チツプ７の表面
が覆われているためそのモールド樹脂６の選定の
良否により、チツプ７の表面が汚染され、アルミ
配線部５ａ，５ｂに腐蝕が発生しやすく、これは
モールド樹脂６と半導体チツプ７の境界部に水分
が集中することにより、さらに促進されることに
なり、また、モールド樹脂６の熱膨張時にボンデ
イングワイヤー４ａ，４ｂに応力が加わり、チツ
プ７の表面およびリードフレーム１ａ，１ｃの部
分でボンデイング外れが生じやすいものであつ
た。
本考案はこのような従来の欠点を解消したもの
であり、以下その一実施例について第３図、第４
図を用いて説明する。
であり、以下その一実施例について第３図、第４
図を用いて説明する。
フレキシブル配線板２１の表面にチツプマウン
ト用およびワイヤーボンデイング用の導電体層２
２ａ，２２ｂ，２２ｃをエツチング法等により形
成し、これらの表面にボンデイング用およびチツ
プマウント用の貴金属メツキ層２３ａ，２３ｂ，
２３ｃを形成する。またこのフレキシブル配線板
２１の裏面には補強用金属箔２９をあらかじめ設
けておく。前記フレキシブル配線板２１の表面に
つぎに封止包装用の樹脂ケース２４を接着するた
めの半硬化状態の樹脂層２５を印刷法等により形
成する。
ト用およびワイヤーボンデイング用の導電体層２
２ａ，２２ｂ，２２ｃをエツチング法等により形
成し、これらの表面にボンデイング用およびチツ
プマウント用の貴金属メツキ層２３ａ，２３ｂ，
２３ｃを形成する。またこのフレキシブル配線板
２１の裏面には補強用金属箔２９をあらかじめ設
けておく。前記フレキシブル配線板２１の表面に
つぎに封止包装用の樹脂ケース２４を接着するた
めの半硬化状態の樹脂層２５を印刷法等により形
成する。
一方、半導体チツプ２６をチツプマウント用導
電材料２７をはさんでフレキシブル配線板２１上
の導電体層２２ｂに熱圧着等により接着し、さら
にボンデイングワイヤー２８ａ，２８ｂを導電体
層２２ａ，２２ｃと半導体チツプ２６の配線部３
０ａ，３０ｂに接続し、封止包装用の樹脂ケース
２４を樹脂層２５によつてフレキシブル配線板２
１に圧着加熱して封止包装したものである。以上
のような構成によれば、まず半導体装置の回路へ
の接続はフレキシブル配線板２１を回路の配線板
の一部分として作成しておけば接続が不用であ
り、また封止包装用の樹脂ケース２４およびその
接着用樹脂２５の選定は樹脂が半導体チツプ２６
の表面に直接接触しないため、そのチツプ２６の
表面が汚染されにくく、さらに中空であるため、
水分がチツプ２６の表面に集中しにくいことから
選定が比較的容易であり、信頼性（耐湿性）も高
水準となるものである。さらにボンデイングワイ
ヤー２８ａ，２８ｂの接続部の強度もそのボンデ
イングワイヤー２８ａ，２８ｂに直接樹脂が接触
しないので応力が加わらず、信頼性の高いものと
なる。一方、フレキシブル配線板の裏面に補強用
金属箔２９を設けているため、そのフレキシブル
配線板２１から応力が加わることもないものであ
る。
電材料２７をはさんでフレキシブル配線板２１上
の導電体層２２ｂに熱圧着等により接着し、さら
にボンデイングワイヤー２８ａ，２８ｂを導電体
層２２ａ，２２ｃと半導体チツプ２６の配線部３
０ａ，３０ｂに接続し、封止包装用の樹脂ケース
２４を樹脂層２５によつてフレキシブル配線板２
１に圧着加熱して封止包装したものである。以上
のような構成によれば、まず半導体装置の回路へ
の接続はフレキシブル配線板２１を回路の配線板
の一部分として作成しておけば接続が不用であ
り、また封止包装用の樹脂ケース２４およびその
接着用樹脂２５の選定は樹脂が半導体チツプ２６
の表面に直接接触しないため、そのチツプ２６の
表面が汚染されにくく、さらに中空であるため、
水分がチツプ２６の表面に集中しにくいことから
選定が比較的容易であり、信頼性（耐湿性）も高
水準となるものである。さらにボンデイングワイ
ヤー２８ａ，２８ｂの接続部の強度もそのボンデ
イングワイヤー２８ａ，２８ｂに直接樹脂が接触
しないので応力が加わらず、信頼性の高いものと
なる。一方、フレキシブル配線板の裏面に補強用
金属箔２９を設けているため、そのフレキシブル
配線板２１から応力が加わることもないものであ
る。
以上の説明より明らかなように本考案によれ
ば、半導体装置の接続工数の低減および信頼性の
向上を十分かつ容易に実現することができるもの
である。
ば、半導体装置の接続工数の低減および信頼性の
向上を十分かつ容易に実現することができるもの
である。
第１図は従来例を示す側断面図、第２図は同上
面透視図、第３図は本考案の一実施例を示す側断
面図、第４図はその上面透視図である。 ２１……フレキシブル配線板、２２ａ，２２
ｂ，２２ｃ……導電体層、２４……樹脂ケース、
２５……樹脂層、２６……半導体チツプ、２８
ａ，２８ｂ……ボンデイングワイヤー、２９……
補強用金属箔。
面透視図、第３図は本考案の一実施例を示す側断
面図、第４図はその上面透視図である。 ２１……フレキシブル配線板、２２ａ，２２
ｂ，２２ｃ……導電体層、２４……樹脂ケース、
２５……樹脂層、２６……半導体チツプ、２８
ａ，２８ｂ……ボンデイングワイヤー、２９……
補強用金属箔。
Claims (1)
- 表面上に半導体チツプマウント用およびワイヤ
ーボンデイング用の導電体が形成されかつ裏面に
補強用金属箔が形成されたフレキシブル配線板
と、前記半導体チツプマウント用の導電体上にマ
ウントされた半導体チツプと、前記半導体チツプ
と前記ワイヤーボンデイング用の導電体を接続し
て配置されたボンデイングワイヤーと、前記半導
体チツプマウント用およびワイヤーボンデイング
用の導電体、半導体チツプおよびボンデイングワ
イヤーを覆い囲む形状の中空を有しかつ接着用樹
脂を介して前記フレキシブル配線板の表面上に取
付けられた樹脂ケースとを備えてなる半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981001247U JPS6334281Y2 (ja) | 1981-01-07 | 1981-01-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981001247U JPS6334281Y2 (ja) | 1981-01-07 | 1981-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57115253U JPS57115253U (ja) | 1982-07-16 |
| JPS6334281Y2 true JPS6334281Y2 (ja) | 1988-09-12 |
Family
ID=29799735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981001247U Expired JPS6334281Y2 (ja) | 1981-01-07 | 1981-01-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6334281Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5106528B2 (ja) * | 2007-05-29 | 2012-12-26 | 京セラ株式会社 | 電子部品収納用パッケージ、及び電子装置 |
-
1981
- 1981-01-07 JP JP1981001247U patent/JPS6334281Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57115253U (ja) | 1982-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| US20010002320A1 (en) | Extended lead package | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPS6334281Y2 (ja) | ||
| US6181003B1 (en) | Semiconductor device packaged in plastic package | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JPS6320135Y2 (ja) | ||
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JP2662991B2 (ja) | 混成集積回路パッケージ | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JPH079378Y2 (ja) | 半導体装置 | |
| JP2752286B2 (ja) | 混成集積回路装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH0143872Y2 (ja) | ||
| JP2784209B2 (ja) | 半導体装置 | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6334284Y2 (ja) | ||
| JP2883065B2 (ja) | 半導体装置 | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
| JP2513416B2 (ja) | 半導体装置 |