JP2752286B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2752286B2
JP2752286B2 JP4040647A JP4064792A JP2752286B2 JP 2752286 B2 JP2752286 B2 JP 2752286B2 JP 4040647 A JP4040647 A JP 4040647A JP 4064792 A JP4064792 A JP 4064792A JP 2752286 B2 JP2752286 B2 JP 2752286B2
Authority
JP
Japan
Prior art keywords
integrated circuit
external lead
circuit element
metal substrate
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4040647A
Other languages
English (en)
Other versions
JPH06177270A (ja
Inventor
優助 五十嵐
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP4040647A priority Critical patent/JP2752286B2/ja
Publication of JPH06177270A publication Critical patent/JPH06177270A/ja
Application granted granted Critical
Publication of JP2752286B2 publication Critical patent/JP2752286B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Casings For Electric Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、詳細には、シリコンゲル充填型の混成集積回路装置
のケース材構造に関する。
【０００２】
【従来の技術】図７乃至図８を参照して従来の混成集積
回路装置を説明する。なお、図７は要部を切断して示す
従来例の斜視図であり、図８は図７のＢ−Ｂ線断面図で
ある。従来の混成集積回路装置は、図７および図８に示
すように、略箱形状のケース材(60)、外部リード(80)、
集積回路素子(82)等を固着、搭載する第１の絶縁金属基
板(70)、主として、絶縁性向上のために使用される第２
の絶縁金属基板(90)から構成される。
【０００３】ケース材(60)は第１の絶縁金属基板(70)の
周辺部に当接する壁(62)を備える。外部リードが導出さ
れる方向に形成される壁(62)の１つには、図８に示すよ
うに、シリコンゲル導入孔(64)が形成される。また、通
常、ケース材(60)の長手方向端部に段部が形成され、こ
の段部に、混成集積回路装置を図示しない放熱板に結合
するネジのための孔(66)が形成される。このケース材(6
0)は、例えばファイバグラス・レインホースＰＥＴ（Ｆ
ＲＰＥＴ）を射出成形して得られる。
【０００４】第１および第２の絶縁金属基板(70)(90)に
は放熱特性および加工性を考慮して略２ｍｍ厚のアルミ
ニウムが使用され、絶縁性の向上のためにその表面が陽
極酸化処理される。第１の絶縁金属基板(70)は矩形であ
り、混成集積回路装置が略完成した時点で、数単位乃至
十数単位の混成集積回路装置基板から単位混成集積回路
装置のサイズに分割プレスされる。また、第２の絶縁金
属基板(90)はケース材(60)と略同一の平面形状であり、
これを第１の絶縁金属基板(70)に接着する接着層(92)が
図示しない放熱板と第１の絶縁金属基板(70)間の絶縁に
寄与する。
【０００５】外部リード用パッド(74)、ダイボンドパッ
ド(76)、ワイアボンディングパッド(78)および導電路
（図示しない）は、ポリイミド樹脂等の接着性を有する
熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラッド材
を温度１５０℃〜１７０℃、１平方センチメートル当り
５０〜１００Ｋｇの圧力で第１の絶縁金属基板(70)にホ
ットプレスした後、その銅箔をホトエッチングする等し
て所定パターンに形成される。なお、前記熱硬化性絶縁
樹脂はこのホットプレス工程で完全硬化して略３５μｍ
厚の絶縁層(72)となる。
【０００６】集積回路素子(82)等の半導体素子およびそ
の他の回路素子にはチップ部品が使用され、集積回路素
子(82)は銀ペースト等により第１の絶縁金属基板(70)の
ダイボンドパッド(76)に固着され、チップコンデンサあ
るいはチップ抵抗、外部リード(80)等の異型部品は所定
のパッドに半田固着される。これら回路素子および部品
は所定のパッド(74)(76)(78)上にスクリーン印刷したソ
ルダーペーストに一時的に付着させた後、リフローして
完全固着される。この第１の絶縁金属基板(70)の周辺部
は、エポキシ含浸ポリエステル不繊布を接着シートとし
て、ケース材(60)の壁(62)に加熱圧着（１２５℃、８時
間）され、搭載回路素子が封止される。
【０００７】図８を参照すると、耐候性等の向上のため
に充填されるシリコンゲル(94)は図示しないポンプ等に
より、ゾル状態で壁(62)の充填孔(64)を介して回路素子
搭載部に注入され、注入後に熱処理してゲル化される。
そして、この後に、外部リード(80)が固着された領域に
エポキシ樹脂等の熱硬化性樹脂(96)が充填され、これを
硬化（１２５℃、２〜８時間）して、外部リード(80)の
固着部が補強される。
【０００８】
【発明が解決しようとする課題】本発明は特に信頼性が
要求され、特殊なヒートサイクル試験が行われるシリコ
ンゲル充填型の混成集積回路装置に発生することがある
外部リード(80)のためのパッド(74)の剥離の原因の解明
の過程で成されたものである。即ち、発明者の研究によ
り、樹脂製のケース材(60)で封止した混成集積回路装置
をヒートサイクル試験すると、図８の矢印で示すよう
に、ケース材(60)の端部が上方に湾曲することが知られ
た。また、熱硬化性樹脂(96)と第１の絶縁金属基板(70)
との固着が完全である場合にはこの湾曲は僅少であるこ
とも知られた。
【０００９】そして、外部リード(80)固着領域に充填さ
れるエポキシ樹脂等の熱硬化性樹脂(96)とケース材(60)
との接着強度が極めて高いに対し、シリコンゲル(94)と
他の材料の接着強度が低いため、外部リード(80)固着部
にシリコンゲル(94)が付着する場合には、ケース材(60)
の湾曲に応じて、熱硬化性樹脂(96)および外部リード(8
0)が第１の絶縁金属基板(70)から持ち上げられ、やが
て、パッド(74)の剥離に至ることが解明された。
【００１０】なお、外部リード(80)固着部にシリコンゲ
ル(94)が付着する理由は、従来の混成集積回路装置で
は、ゾル状態のシリコンを外部リード(80)の固着部から
注入するため、注入パイプの外壁を濡らすシリコンゾル
が外部リード(80)固着部に付着するためである。また、
注入するシリコンゾルの流動性が高いため、図８に示す
ように、外部リード(80)のための電極パターンを浸透し
て、外部リード(80)固着部をシリコンゾルで濡らすため
であり、さらにまた、シリコンゾルを高圧注入する場合
に飛散するシリコンゾルが外部リード(80)固着部に付着
するためである。
【００１１】また、従来構造の混成集積回路装置では一
対の外部リードが相対する面から導出されるため、外部
リード固着部の補強のための熱硬化性樹脂の充填、硬化
を同時に行うことが不可能であり製造工程が煩雑である
問題を有する。従って、本発明の第１の目的は過酷なヒ
ートサイクルが加えられる場合にも、パッドの剥離を生
じない高信頼のシリコンゲル充填型の混成集積回路装置
を提供することにあり、第２の目的は外部リード固着部
の補強のための熱硬化性樹脂の充填、硬化を同時に行う
ことが可能な混成集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】請求項１の発明は、ケー
ス材に集積回路素子搭載領域と外部リード固着領域を分
割する壁を形成した点を主要な特徴とする。請求項２の
発明は、ケース材に集積回路素子搭載領域と外部リード
固着領域を分割する壁を形成し、シリコンゲルと熱硬化
性樹脂の充填のための開口部を単一方向に形成した点を
主要な特徴とする。
【００１３】請求項３の発明は、ケース材に集積回路素
子搭載領域と外部リード固着領域を分割する壁を形成す
ると共に、全ての外部リードを同一平面から導出した点
を主要な特徴とする。請求項４の発明は、ケース材に集
積回路素子搭載領域と外部リード固着領域を分割する壁
を形成すると共に、集積回路素子搭載領域上部にタイバ
ーを形成した点を主要な特徴とする。
【００１４】請求項５の発明は、シリコンゲルと熱硬化
性樹脂の充填のための開口部を単一方向に形成したケー
ス材の外部リード固着領域およびシリコンゲル上部に熱
硬化性樹脂を同時充填した点を主要な特徴とする。
【００１５】
【作用】ケース材に集積回路素子搭載領域と外部リード
固着領域を分割する壁を形成した請求項１の構成は、シ
リコンゾル注入パイプの外部リード固着領域への接近を
回避し、シリコンゾル注入パイプ外壁のシリコンゾルが
外部リード固着領域に付着する問題、飛散シリコンゾル
が外部リード固着領域に付着する問題を解決する。
【００１６】ケース材に集積回路素子搭載領域と外部リ
ード固着領域を分割する壁を形成し、シリコンゲルと熱
硬化性樹脂の充填のための開口部を単一方向に形成する
請求項２の構成により、シリコンゾルの飛散等による外
部リード固着部の汚染の問題が解決されると共に、シリ
コンゾル注入と熱硬化性樹脂の充填を単一治具上で行う
ことが可能になる。
【００１７】ケース材に集積回路素子搭載領域と外部リ
ード固着領域を分割する壁を形成すると共に、全ての外
部リードを同一平面から導出する請求項３の構成によ
り、シリコンゾルの飛散等による外部リード固着部の汚
染の問題が解決されると共に、熱硬化性樹脂充填が一回
で完了する。ケース材に集積回路素子搭載領域と外部リ
ード固着領域を分割する壁を形成すると共に、集積回路
素子搭載領域上部にタイバーを形成する請求項４の構成
は、シリコンゾルの飛散等による外部リード固着部の汚
染の問題を解決すると共に、熱硬化性樹脂とケース材と
の固着強度を増加させる。
【００１８】シリコンゲルと熱硬化性樹脂の充填のため
の開口部を単一方向に形成したケース材の外部リード固
着領域およびシリコンゲル上部に熱硬化性樹脂を同時充
填する請求項５の構成により、シリコンゾルの飛散等に
よる外部リード固着部の汚染の問題が解決されると共
に、熱硬化性樹脂充填が一回で完了する。
【００１９】
【実施例】図１乃至図６を参照して本発明の一実施例を
説明する。なお、図１は実施例の斜視図であり、図２は
図１のＡ−Ａ線断面図である。また、図３乃至図６は実
施例の製造工程を説明する斜視図である。図１および図
２を参照すると、デュアルインライン・パッケージの混
成集積回路装置を例示する実施例は、枠(12)内に一対の
壁(14)を備え、この壁(14)により絶縁金属基板(30)上の
領域を集積回路素子搭載領域(16)と外部リード固着領域
(18)とに分割するケース材(10)、集積回路素子(46)等の
半導体素子、外部リード(44)等を固着、搭載する第１の
絶縁金属基板(30)、主として絶縁性向上のために使用さ
れる第２の絶縁金属基板(50)、集積回路素子搭載領域(1
6)に充填されるシリコンゲル(56)、このシリコンゲル(5
6)上部および外部リード固着領域(18)に充填される熱硬
化性樹脂(58)からなる。
【００２０】耐候性等の向上のために充填されるシリコ
ンゲル(56)は図示しないポンプ等により、ゾル状態で一
対の壁(14)で形成された集積回路素子搭載領域(16)の所
定の深さまで注入され、注入後に熱処理してゲル化され
る。本実施例によれば、その際、集積回路素子搭載領域
(16)の面積が大きい理由、および集積回路素子搭載領域
(16)と外部リード固着領域(18)間に分離のための壁(14)
が形成されている理由のため、シリコンゾル注入パイプ
の外部リード固着領域(18)への接近が回避され、シリコ
ンゾル注入パイプ外壁のシリコンゾルが外部リード固着
領域(18)に付着する問題、飛散シリコンゾルが外部リー
ド固着領域(18)に付着する問題が生じない。また、図２
に示すように、ケース材(10)の枠(12)および壁(14)の上
部を厚肉にした実施例は熱硬化性樹脂(58)とケース材(1
0)の結合が良好である利点を有する。そして、熱硬化性
樹脂(58)を前記シリコンゲル(56)上部および一対の外部
リード固着領域(18)に充填し、熱処理して図１の構造が
完成する。
【００２１】シリコンゲルと熱硬化性樹脂の充填のため
の開口部を単一方向に形成する実施例によれば、シリコ
ンゾル注入と熱硬化性樹脂(58)の充填を同一姿勢のま
ま、即ち、単一治具上で行うことが可能になり、製造工
程が簡素化される。また、本発明によれば、第１の絶縁
金属基板(30)とケース材(10)との固着を熱硬化性樹脂(5
8)により行うため、従来例のようなエポキシ含浸ポリエ
ステル不繊布等の接着シートが不要となる。
【００２２】また、図２に示すように、ケース材(10)の
枠(12)および壁(14)の上部を厚肉にした実施例は熱硬化
性樹脂(58)とケース材(10)の結合が良好である利点を有
する。また、一対の壁(14)の上部を厚肉に形成した実施
例は、シリコンゲル(56)の外部リード固着領域(18)への
浸透、飛散をさらに抑制して、外部リード用パッド(38)
の剥離を防止する利点を有する。
【００２３】さらにまた、外部リード(44)を第１の絶縁
金属基板(30)上に、直立させた実施例は混成集積回路装
置の実装面積が低下する利点を有する。図３乃至図６を
参照して実施例をさらに詳細に説明する。図３はケース
材(10)の斜視図であり、図示されているように、ケース材
(10)は混成集積回路装置を放熱板に結合するネジのため
の孔(22)を備え、例えばファイバグラス・レインホース
ＰＥＴ（ＦＲＰＥＴ）を略枠状に射出成形して得られ。
【００２４】図4は本実施例に適合する第１の絶縁金属
基板(30)の斜視図である。第１の絶縁金属基板(30)には
放熱特性および加工性を考慮して略２ｍｍ厚のアルミニ
ウムが使用され、絶縁性の向上のためにその表面が陽極
酸化処理される。この絶縁金属基板(30)は混成集積回路
装置が略完成した時点で、数単位乃至十数単位の混成集
積回路基板から単位混成集積回路装置のサイズに分割プ
レスされる。
【００２５】外部リード用パッド(38)、ワイアボンディ
ングパッド(40)、ダイボンドパッド(42)および導電路
（図示しない）は、ポリイミド樹脂等の接着性を有する
熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラッド材
を温度１５０℃〜１７０℃、１平方センチメートル当り
５０〜１００Ｋｇの圧力で第１の絶縁金属基板(30)にホ
ットプレスした後、その銅箔をホトエッチングする等し
て所定パターンに形成される。なお、前記熱硬化性絶縁
樹脂はこのホットプレス工程で完全硬化して略３５μｍ
厚の絶縁層となる（図2の符号(32)参照）。
【００２６】集積回路素子(46)等の半導体素子およびそ
の他の回路素子にはチップ部品が使用され、集積回路素
子(46)は銀ペースト等によりダイボンドパッド(42)に固
着され、チップコンデンサ、あるいはチップ抵抗、外部
リード(44)等の異型部品は所定のパッドに半田固着され
る。これら回路素子は所定のパッド(38)(40)(42)上にス
クリーン印刷したソルダーペーストに一時的に付着させ
た後、リフローして完全固着される。
【００２７】図5を参照すると、前記したケース材(10)
と第１の絶縁金属基板(30)とを図示するように重ね、第
１の絶縁金属基板(30)の周辺部とケース材(10)の枠(12)
が、シリコン樹脂（図2の符号(57)参照)により仮接着さ
れる。図6は主として絶縁性向上のために使用される第２
の絶縁金属基板(50)の斜視図である。第２の絶縁金属基
板(50)は第１の絶縁金属基板(30)と同一の素材であり、
ケース材(10)の放熱板に結合するネジのための孔(22)に
対応する位置に孔(54)が形成される。この第２の絶縁金
属基板(50)はシリコン樹脂（図2の符号(52)参照）によ
ってケース材(10)の枠(12)に結合される。そして、この
接着に使用されたシリコン樹脂が第１の絶縁金属基板(3
0)と図示しない放熱板間の絶縁能を向上させる。
【００２８】本発明によれば、第１の絶縁金属基板(30)
とケース材(10)との固着を熱硬化性樹脂(58)により行う
ため、従来例のようなエポキシ含浸ポリエステル不繊布
等の接着シートが不要となる。再び図3を参照して変形
例を説明する。本変形例は同図の集積回路素子搭載領域
(16)内に破線で示すように、タイバー(24)を設けた点を
特徴とし、これにより、変形例は熱硬化性樹脂(58)とケ
ース材(10)との結合がより強固になり、信頼性が向上す
る。
【００２９】以上、本発明を一実施例に基づいて説明し
たが、上記説明した各構成は随意に組み合わせて実施す
ることができる。
【００３０】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、ケース材に集積回路素子搭載領域と外部リード
固着領域を分割する壁を形成したため、シリコンゾル注
入パイプの外部リード固着領域へ接近するおそれが少な
く、シリコンゾル注入パイプ外壁のシリコンゾルが外部
リード固着領域に付着する問題、飛散シリコンゾルが外
部リード固着領域に付着する問題が生じない。この結
果、過酷なヒートサイクルが加えられる場合にも、パッ
ドの剥離を生じない高信頼のシリコンゲル充填型の混成
集積回路装置を提供することができる。
【００３１】また、シリコンゲルと熱硬化性樹脂の充填
のための開口部を単一方向に形成したため、シリコンゾ
ル注入と熱硬化性樹脂の充填を単一治具上で行うことが
可能になり、製造工程が簡素化される。また、全ての外
部リードを同一平面から導出するため、熱硬化性樹脂充
填が一回で完了する。
【００３２】さらにまた、充填熱硬化性樹脂によりケー
ス材と絶縁金属基板とを結合するため、接着シートが不
要となる利点を有する。
【図面の簡単な説明】
【図１】実施例のケース材の斜視図。
【図２】実施例の第１の絶縁金属基板の斜視図。
【図３】製造段階の実施例の斜視図。
【図４】実施例の第２の絶縁金属基板の斜視図。
【図５】実施例の斜視図。
【図６】図５のＡ−Ａ線断面図。
【図７】従来例の斜視図
【図８】図７のＢ−Ｂ線断面図。
【符号の説明】
１０ ケース材 １６ 集積回路素子搭載領域 １８ 外部リード固着領域 ３０ 第１の絶縁金属基板 ３２ 絶縁層 ３８ 外部リード用パッド ４０ ワイアボンディングパッド ４２ ダイボンドパッド ４４ 外部リード ４６ 集積回路素子 ５０ 第２の絶縁金属基板 ５２ 絶縁層 ５６ シリコンゲル ５８ 熱硬化性樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/02 H01L 23/08 H01L 23/24

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た集積回路基板と、 集積回路素子搭載領域と外部リード固着領域とを分割す
    る壁を少なくとも備える略枠形状の樹脂製ケース材と、 集積回路素子搭載空間に充填されるシリコンゲルと、 外部リード導出辺の空間に充填される熱硬化性樹脂から
    構成される混成集積回路装置。
  2. 【請求項２】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た集積回路基板と、 集積回路素子搭載領域と外部リード固着領域とを分割す
    る壁を少なくとも備える略枠形状の樹脂製ケース材と、 集積回路素子搭載空間に充填されるシリコンゲルと、 外部リード導出辺の空間に充填される熱硬化性樹脂から
    構成され、 前記ケース材のシリコンゲルと熱硬化性樹脂の充填のた
    めの開口部を単一方向に形成したことを特徴とする混成
    集積回路装置。
  3. 【請求項３】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た集積回路基板と、 集積回路素子搭載領域と外部リード固着領域とを分割す
    る壁を少なくとも備える略枠形状の樹脂製ケース材と、 集積回路素子搭載空間に充填されるシリコンゲルと、 外部リード導出辺の空間に充填される熱硬化性樹脂から
    構成され、 全ての外部リードを同一平面から導出したことを特徴と
    する混成集積回路装置。
  4. 【請求項４】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た集積回路基板と、 集積回路素子搭載領域と外部リード固着領域とを分割す
    る壁および集積回路素子搭載領域上部にタイバーを備え
    る略枠形状の樹脂製ケース材と、 集積回路素子搭載空間に充填されるシリコンゲルと、 外部リード導出辺の空間に充填される熱硬化性樹脂から
    構成される混成集積回路装置。
  5. 【請求項５】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た集積回路基板と、 集積回路素子搭載領域と外部リード固着領域とを分割す
    る壁を少なくとも備え、シリコンゲルと熱硬化性樹脂の
    充填のための開口部を単一方向に形成した略枠形状の樹
    脂製ケース材と、 集積回路素子搭載空間に充填されるシリコンゲルと、 外部リード導出辺の空間および前記シリコンゲル上部に
    充填した熱硬化性樹脂から構成される混成集積回路装
    置。
JP4040647A 1992-01-31 1992-01-31 混成集積回路装置 Expired - Lifetime JP2752286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4040647A JP2752286B2 (ja) 1992-01-31 1992-01-31 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040647A JP2752286B2 (ja) 1992-01-31 1992-01-31 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH06177270A JPH06177270A (ja) 1994-06-24
JP2752286B2 true JP2752286B2 (ja) 1998-05-18

Family

ID=12586351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040647A Expired - Lifetime JP2752286B2 (ja) 1992-01-31 1992-01-31 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2752286B2 (ja)

Also Published As

Publication number Publication date
JPH06177270A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
EP0645805B1 (en) Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5726079A (en) Thermally enhanced flip chip package and method of forming
JP3238004B2 (ja) 半導体装置の製造方法
JPH10125826A (ja) 半導体装置及びその製法
JP2698278B2 (ja) 混成集積回路装置
JP2752286B2 (ja) 混成集積回路装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JPH06334070A (ja) 混成集積回路装置
JP2798861B2 (ja) 混成集積回路装置
JPH06163746A (ja) 混成集積回路装置
JPH0228261B2 (ja)
JP3096510B2 (ja) 混成集積回路装置
JP2854192B2 (ja) 混成集積回路装置
JPS62123727A (ja) 半導体装置
JP2859036B2 (ja) 混成集積回路装置
JPS63284831A (ja) 混成集積回路の製造方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2637684B2 (ja) 半導体装置の封止方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2721790B2 (ja) 半導体装置の封止方法
JPS6334281Y2 (ja)
JPH06268094A (ja) 混成集積回路
USRE39426E1 (en) Thermally enhanced flip chip package and method of forming
JPH0613499A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 14

EXPY Cancellation because of completion of term