JP3096510B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP3096510B2
JP3096510B2 JP03358058A JP35805891A JP3096510B2 JP 3096510 B2 JP3096510 B2 JP 3096510B2 JP 03358058 A JP03358058 A JP 03358058A JP 35805891 A JP35805891 A JP 35805891A JP 3096510 B2 JP3096510 B2 JP 3096510B2
Authority
JP
Japan
Prior art keywords
integrated circuit
external lead
area
wall
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03358058A
Other languages
English (en)
Other versions
JPH07142629A (ja
Inventor
秀史 西塔
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP03358058A priority Critical patent/JP3096510B2/ja
Publication of JPH07142629A publication Critical patent/JPH07142629A/ja
Application granted granted Critical
Publication of JP3096510B2 publication Critical patent/JP3096510B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路装置造に関
し、詳細には、シリコンゲル充填型の混成集積回路装置
のケース材構造に関する。
【０００２】
【従来の技術】図５乃至図７を参照して従来の混成集積
回路装置を説明する。従来の混成集積回路装置は図５お
よび図６に示す絶縁金属基板(50)、この絶縁金属基板(5
0)上に、絶縁層(54)を介して形成した外部リード用パッ
ド(56)、ダイボンドパッド(58)、ワイアイボンディング
パッド(60)、導電路（図示しない）、所定のダイボンド
パッド(68)上に固着、搭載した集積回路素子(62)等の半
導体素子、チップコンデンサ、あるいはチップ抵抗（図
示しない）、並びに外部リード(66)および搭載素子を気
密封止するケース材(70)等から構成される。
【０００３】絶縁金属基板(50)には放熱特性および加工
性を考慮して略２ｍｍ厚のアルミニウム(52)が使用さ
れ、絶縁性の向上のためにその表面が陽極酸化処理され
る。この絶縁金属基板(50)は混成集積回路装置が略完成
した時点で、数単位乃至十数単位の混成集積回路装置基
板から単位混成集積回路装置のサイズに分割プレスされ
る。
【０００４】各種パッド(56)(58)および導電路は、ポリ
イミド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３
５μｍ厚の銅箔とのクラッド材を温度１５０℃〜１７０
℃、１平方センチメートル当り５０〜１００Ｋｇの圧力
で絶縁金属基板(50)にホットプレスした後、その銅箔を
ホトエッチングする等して所定パターンに形成される。
なお、回路素子がワイアボンディングされるパッド(60)
にはニッケルメッキが施される。また、前記熱硬化性絶
縁樹脂はこのホットプレス工程で完全硬化して略３５μ
ｍ厚の絶縁層(54)となる。
【０００５】集積回路素子(62)等の半導体素子およびそ
の他の回路素子にはチップ部品が使用され、集積回路素
子(62)は銀ペースト等により所定のパッド(58)に固着さ
れ、チップコンデンサ、あるいはチップ抵抗、外部リー
ド(66)等の異型部品は半田固着される。これら回路素子
は所定のパッド(56)(58)上にスクリーン印刷したソルダ
ーペーストに一時的に付着させた後、リフローして完全
固着される。
【０００６】ケース材(70)は集積回路素子搭載領域と外
部リード固着領域との境界部にシリコンゲルおよび熱硬
化性樹脂充填孔(74)を形成した壁(72)を備え、エポキシ
含浸ポリエステル不繊布を接着シートとして、加熱圧着
して（１２５℃、８時間）絶縁金属基板(50)の終辺部で
固着され、その搭載回路素子を封止する。このケース材
(70)は、例えばファイバグラス・レインホースＰＥＴ
（ＦＲＰＥＴ）を射出成形して得られる。
【０００７】図７はシリコンゲル(80)および熱硬化性樹
脂(82)の充填法を説明する図であって、ケース材(70)の
上方からの透視図で描かれている。耐候性等の向上のた
めに充填されるシリコンゲル(80)は図示しないポンプ等
により、ゾル状態で壁(72)の充填孔(74)を介して回路素
子搭載部に注入され、注入後に熱処理してゲル化され
る。そして、この後に、外部リード(66)が固着された領
域にエポキシ樹脂等の熱硬化性樹脂(82)が充填され、こ
れを硬化（１２５℃、２〜８時間）して、外部リード(6
6)の固着部の機械的強度が向上される。
【０００８】
【発明が解決しようとする課題】本発明は特に信頼性が
要求され、特殊なヒートサイクル試験が行われるシリコ
ンゲル充填型の混成集積回路装置に発生することがある
外部リード(66)のためのパッド(56)の剥離の原因の解明
の過程で成されたものである。即ち、発明者の研究によ
り、樹脂製のケース材(70)で封止した混成集積回路装置
をヒートサイクル試験すると、図８の矢印で示すよう
に、ケース材(70)の端部が上方に湾曲することが知られ
た。また、熱硬化性樹脂(82)と絶縁金属基板(50)との固
着が完全である場合にはこの湾曲は僅少であることも知
られた。
【０００９】そして、外部リード(66)固着領域に充填さ
れるエポキシ樹脂等の熱硬化性樹脂(82)とケース材(70)
との接着強度が極めて高いに対し、シリコンゲル(80)と
他の材料の接着強度が低いため、外部リード(66)固着部
にシリコンゲル(80)が付着する場合には、ケース材(70)
の湾曲に応じて、熱硬化性樹脂(82)および外部リード(6
6)が絶縁金属基板(50)から持ち上げられ、やがて、パッ
ド(56)の剥離に至ることが解明された。
【００１０】なお、外部リード(66)固着部にシリコンゲ
ル(80)が付着する理由は、従来の混成集積回路装置で
は、ゾル状態のシリコンを外部リード(66)の固着部から
注入するため、注入パイプ(90)の外壁を濡らすシリコン
ゾルが外部リード(66)固着部に付着するためである。ま
た、注入するシリコンゾルの流動性が高いため、図７に
示すように、外部リード(66)のための電極パターンを浸
透して、外部リード(66)固着部をシリコンゾルで濡らす
ためであり、さらにまた、シリコンゾルを高圧注入する
場合に飛散するシリコンゾルが外部リード(66)固着部に
付着するためである。
【００１１】従って、本発明の目的は過酷なヒートサイ
クルが加えられる場合にも、パッドの剥離を生じない高
信頼のシリコンゲル充填型の混成集積回路装置を提供す
ることにある。
【００１２】
【課題を解決するための手段】請求項１の発明は、ケー
ス材に集積回路素子搭載領域と外部リード固着領域を分
割する壁を形成し、この壁の外部リードが固着されない
領域にシリコンゾル注入孔を形成し、外部リードが固着
される領域に熱硬化性樹脂注入孔を個別形成した点を主
要な特徴とする。
【００１３】請求項２の発明は、ケース材に集積回路素
子搭載領域、外部リード固着領域および外部リードが固
着されない領域を分割する壁を形成し、この壁の集積回
路素子搭載領域と外部リードが固着されない領域を分割
する領域にシリコンゾル注入孔を形成し、集積回路素子
搭載領域と外部リードが固着される領域とを分割する領
域に熱硬化性樹脂注入孔を個別形成した点を主要な特徴
とする。
【００１４】請求項３の発明は、ケース材に集積回路素
子搭載領域、外部リード固着領域および外部リードが固
着されない領域を分割する壁を形成し、この壁の集積回
路素子搭載領域と外部リードが固着されない領域とを分
割する領域の一部にシリコンゾル注入孔を形成し、集積
回路素子搭載領域と外部リード固着領域とを分割する領
域の一部に熱硬化性樹脂注入孔を個別形成した点を主要
な特徴とする。
【００１５】請求項４の発明は、ケース材に集積回路素
子搭載領域、外部リード固着領域および外部リードが固
着されない領域を分割する壁を形成し、この壁の集積回
路素子搭載領域と外部リードが固着されない領域とを分
割する領域の一部に孔周辺が厚肉のシリコンゾル注入孔
を形成し、集積回路素子搭載領域と外部リード固着領域
とを分割する領域の一部に孔周辺が厚肉の熱硬化性樹脂
注入孔を個別形成した点を主要な特徴とする。
【００１６】
【作用】外部リードが固着されない領域にシリコンゾル
注入孔を形成する請求項１の構成は、シリコンゾル注入
パイプの外部リード固着領域への接近を回避し、シリコ
ンゾル注入パイプ外壁のシリコンゾルが外部リード固着
領域に付着する問題、飛散シリコンゾルが外部リード固
着領域に付着する問題を解決する。
【００１７】ケース材に集積回路素子搭載領域、外部リ
ード固着領域および外部リードが固着されない領域とを
分割する壁を形成する請求項２の構成により、シリコン
ゾルの飛散等による外部リード固着部の汚染が完全に防
止される。ケース材に形成した壁の一部にシリコンゾル
注入孔および熱硬化性樹脂注入孔を形成する請求項３の
構成は、シリコンゾルが浸透する壁面距離を増加させ、
外部リード固着部へのシリコンゾルの浸透を防止する。
【００１８】シリコンゾル注入孔および熱硬化性樹脂注
入孔の孔周辺を厚肉とする請求項４の構成は、シリコン
ゾルが浸透する壁面距離を増加させ、外部リード固着部
へのシリコンゾルの浸透を防止する。
【００１９】
【実施例】図１乃至図４を参照して本発明の一実施例を
説明する。本発明の混成集積回路装置は図１および図２
に示す絶縁金属基板(10)、この絶縁金属基板(10)上に、
絶縁層(14)を介して形成した外部リード用パッド(16)、
ダイボンドパッド(18)、ワイアボンディングパッド(2
0)、導電路（図示しない）、ダイボンドパッド(18)上に
固着した集積回路素子(22)等の半導体素子、チップコン
デンサ、あるいはチップ抵抗（図示しない）、並びに外
部リード(26)および搭載素子を気密封止するケース材(3
0)等から構成される。
【００２０】絶縁金属基板(10)には放熱特性および加工
性を考慮して略２ｍｍ厚のアルミニウム(12)が使用さ
れ、絶縁性の向上のためにその表面が陽極酸化処理され
る。この絶縁金属基板(10)は混成集積回路装置が略完成
した時点で、数単位乃至十数単位の混成集積回路装置基
板から単位混成集積回路装置のサイズに分割プレスされ
る。
【００２１】各種パッド(16)(18)および導電路は、ポリ
イミド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３
５μｍ厚の銅箔とのクラッド材を温度１５０℃〜１７０
℃、１平方センチメートル当り５０〜１００Ｋｇの圧力
で絶縁金属基板(10)にホットプレスした後、その銅箔を
ホトエッチングする等して所定パターンに形成される。
なお、回路素子の電極とワイアボンディングされるパッ
ド(20)にはニッケルメッキが施される。また、前記熱硬
化性絶縁樹脂はこのホットプレス工程で完全硬化して略
３５μｍ厚の絶縁層(14)となる。
【００２２】集積回路素子(22)等の半導体素子およびそ
の他の回路素子にはチップ部品が使用され、集積回路素
子(22)は銀ペースト等により所定のパッド(18)に固着さ
れ、チップコンデンサ、あるいはチップ抵抗、外部リー
ド(26)等の異型部品は半田固着される。これら回路素子
は所定のパッド(16)(18)上にスクリーン印刷したソルダ
ーペーストに一時的に付着させた後、リフローして完全
固着される。
【００２３】ケース材(30)はファイバグラス・レインホ
ースＰＥＴ（ＦＲＰＥＴ）を略箱形状に射出成形して得
られ、図２に示すように、集積回路素子搭載領域、外部
リード固着領域および外部リードが固着されない領域を
分割する壁(32)を備える。この壁(32)の集積回路素子搭
載領域と外部リードが固着されない領域を分割する領域
の一部にはシリコンゾル注入孔(34)が形成され、集積回
路素子搭載領域と外部リード固着領域とを分割する領域
の一部には熱硬化性樹脂注入孔(35)が形成され、さら
に、外部リード固着領域と外部リードが固着されない領
域とを分割する領域には切欠(36)が形成される。また、
シリコンゾル注入孔(34)および熱硬化性樹脂注入孔(35)
の孔周辺は厚肉に形成される。
【００２４】図１に示す絶縁金属基板(10)と図２に示す
ケース材(30)はエポキシ含浸ポリエステル不繊布を接着
シートとして、加熱圧着して（１２５℃、８時間）絶縁
金属基板(10)の終辺部で固着され、その搭載回路素子を
封止する。図３はシリコンゲルおよび熱硬化性樹脂の充
填法を説明する図であって、ケース材(30)の上方からの
透視図で描かれている。また、図４はシリコンゲルおよ
び熱硬化性樹脂充填後の混成集積回路装置の断面図であ
る。
【００２５】図３を参照すると、耐候性等の向上のため
に充填されるシリコンゲル(40)は図示しないポンプ等に
より、ゾル状態で壁(32)の注入孔(34)を介して回路素子
搭載部に注入され、注入後に熱処理してゲル化される。
そして、この後に、外部リード(26)が固着された領域に
エポキシ樹脂等の熱硬化性樹脂(42)が注入され、これを
硬化（１２５℃、２〜８時間）して、外部リード(26)の
固着部の機械的強度が向上される。
【００２６】外部リードが固着されない領域にシリコン
ゾル注入孔を形成する本実施例によれば、シリコンゾル
注入パイプの外部リード固着領域への接近を回避し、シ
リコンゾル注入パイプ外壁のシリコンゾルが外部リード
固着領域に付着する問題、飛散シリコンゾルが外部リー
ド固着領域に付着する問題が生じない。また、外部リー
ド固着領域と外部リードが固着されない領域とを分割す
る壁を形成する本実施例によれば、シリコンゾル注入パ
イプの外部リード固着領域への接近およびシリコンゾル
飛散の問題がさらに解決される。
【００２７】さらにまた、外部リードが固着されない領
域と外部リード固着領域とを分割する壁に切欠を形成す
る本実施例によれば、一個所への熱硬化性樹脂の注入に
より熱硬化性樹脂の充填が完了する。さらにまた、ケー
ス材に形成した壁の一部にシリコンゾル注入孔および熱
硬化性樹脂注入孔を形成する本実施例によれば、シリコ
ンゾルが浸透する壁面距離を増加させ、外部リード固着
部へのシリコンゾルの浸透を防止する効果が得られる。
さらにまた、シリコンゾル注入孔および熱硬化性樹脂注
入孔の孔周辺を厚肉とする本実施例によれば、シリコン
ゾルが浸透する壁面距離を増加させ、外部リード固着部
へのシリコンゾルの浸透が防止される。
【００２８】以上、本発明を一実施例に基づいて説明し
たが、上記した実施例の構成の内、外部リード固着領域
と外部リードが固着されない領域とを分割する壁を形成
する構成、外部リードが固着されない領域と外部リード
固着領域とを分割する壁に切欠を形成する構成、ケース
材に形成した壁の一部にシリコンゾル注入孔および熱硬
化性樹脂注入孔を形成する構成、さらにまた、シリコン
ゾル注入孔および熱硬化性樹脂注入孔の孔周辺を厚肉と
する構成は随意に組み合わせて実施することができる。
【００２９】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、外部リードが固着されない領域にシリコンゾル
注入孔を形成したため、シリコンゾル注入パイプの外部
リード固着領域への接近を回避し、シリコンゾル注入パ
イプ外壁のシリコンゾルが外部リード固着領域に付着す
る問題、飛散シリコンゾルが外部リード固着領域に付着
する問題が生じない。
【００３０】また、外部リード固着領域と外部リードが
固着されない領域とを分割する壁を形成する実施例によ
れば、シリコンゾル注入パイプの外部リード固着領域へ
の接近およびシリコンゾル飛散の問題がさらに解決され
る。さらにまた、外部リードが固着されない領域と外部
リード固着領域とを分割する壁に切欠を形成する実施例
によれば、一個所への熱硬化性樹脂の注入により熱硬化
性樹脂の充填が完了する。
【００３１】さらにまた、ケース材に形成した壁の一部
にシリコンゾル注入孔および熱硬化性樹脂注入孔を形成
する実施例によれば、シリコンゾルが浸透する壁面距離
を増加させ、外部リード固着部へのシリコンゾルの浸透
を防止する効果が得られる。さらにまた、シリコンゾル
注入孔および熱硬化性樹脂注入孔の孔周辺を厚肉とする
本実施例によれば、シリコンゾルが浸透する壁面距離を
増加させ、外部リード固着部へのシリコンゾルの浸透が
防止される。
【図面の簡単な説明】
【図１】実施例の集積回路基板の斜視図。
【図２】実施例のケース材の斜視図。
【図３】樹脂注入法を説明する実施例の平面図。
【図４】実施例の断面図。
【図５】従来例の集積回路基板の斜視図。
【図６】従来例のケース材の斜視図。
【図７】樹脂注入法を説明する従来例の平面図。
【図８】従来例の断面図。
【符号の説明】
１０ 絶縁金属基板 １２ アルミニウム １４ 絶縁樹脂層 １６ 外部リード用パッド １８ ダイボンドパッド ２０ ワイアボンディングパッド ２２ 集積回路素子 ２４ ボンディングワイア ２６ 外部リード ３０ ケース材 ３２ 壁 ３４ 孔 ３５ 孔 ３６ 切欠 ４０ シリコンゲル ４２ 熱硬化性樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−298051（ＪＰ，Ａ) 実開 昭63−165859（ＪＰ，Ｕ) 実開 平３−122546（ＪＰ，Ｕ) 実開 平２−8048（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28,23/24

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た１枚あるいは２枚の集積回路基板と、該集積回路基板上で前記集積回路素子を搭載した領域と
    前記外部リードを固着した領域とを分割する壁と、 該壁の前記外部リードが固着されない領域に形成したシ
    リコンゾル注入孔と、 前記壁の前記外部リードが固着された領域に形成した熱
    硬化性樹脂注入孔と、 前記壁を備える略箱形状の樹脂製ケース材と、 前記 集積回路素子搭載空間に充填したシリコンゲルと、前記 外部リード導出辺の空間に充填した熱硬化性樹脂か
    ら構成される混成集積回路装置。
  2. 【請求項２】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た１枚あるいは２枚の集積回路基板と、該集積回路基板上で前記集積回路素子を搭載した領域と
    前記外部リードを固着した領域および前記外部リードが
    固着されない領域とを分割する壁と、 前記集積回路素子搭載領域と前記外部リードが固着され
    ない領域とを分割する前記壁に設けたシリコンゾル注入
    孔と、 前記集積回路素子搭載領域と前記外部リードが固着され
    た領域とを分割する前記壁に設けた熱硬化性樹脂注入孔
    と、 前記壁を備える略箱形形状の樹脂製ケース材と、 前記 集積回路素子搭載空間に充填したシリコンゲルと、前記 外部リード導出辺の空間に充填した熱硬化性樹脂か
    ら構成される混成集積回路装置。
  3. 【請求項３】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た１枚あるいは２枚の集積回路基板と、該集積回路基板上で前記集積回路素子を搭載した領域と
    前記外部リードを固着した領域および前記外部リードが
    固着されない領域とを分割する壁と、 前記集積回路素子搭載領域と前記外部リードが固着され
    ない領域とを分割する前記壁の一部に設けたシリコンゾ
    ル注入孔と、 前記集積回路素子搭載領域と前記外部リードが固着され
    た領域とを分割する前記壁の一部に設けた熱硬化性樹脂
    注入孔と、 前記壁を備える略箱形形状の樹脂製ケース材と、 前記 集積回路素子搭載空間に充填したシリコンゲルと、前記 外部リード導出辺の空間に充填した熱硬化性樹脂か
    ら構成される混成集積回路装置。
  4. 【請求項４】 絶縁金属基板に形成した回路パターン上
    に複数の集積回路素子および外部リードを固着、搭載し
    た１枚あるいは２枚の集積回路基板と、該集積回路基板上で前記集積回路素子を搭載した領域と
    前記外部リードを固着した領域および前記外部リードが
    固着されない領域とを分割する壁と、 前記集積回路素子搭載領域と前記外部リードが固着され
    ない領域とを分割する前記壁に設けた孔周辺が厚肉のシ
    リコンゾル注入孔と、 前記集積回路素子搭載領域と前記外部リードが固着され
    た領域とを分割する前記壁に設けた孔周辺が厚肉の熱硬
    化性樹脂注入孔と、 前記壁を備える略箱形形状の樹脂製ケース材と、 前記 集積回路素子搭載空間に充填したシリコンゲルと、前記 外部リード導出辺の空間に充填した熱硬化性樹脂か
    ら構成される混成集積回路装置。
JP03358058A 1991-12-27 1991-12-27 混成集積回路装置 Expired - Fee Related JP3096510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03358058A JP3096510B2 (ja) 1991-12-27 1991-12-27 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03358058A JP3096510B2 (ja) 1991-12-27 1991-12-27 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH07142629A JPH07142629A (ja) 1995-06-02
JP3096510B2 true JP3096510B2 (ja) 2000-10-10

Family

ID=18457319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03358058A Expired - Fee Related JP3096510B2 (ja) 1991-12-27 1991-12-27 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP3096510B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937976B2 (ja) * 2008-08-27 2012-05-23 日本航空電子工業株式会社 コネクタ装置の製造方法

Also Published As

Publication number Publication date
JPH07142629A (ja) 1995-06-02

Similar Documents

Publication Publication Date Title
US4437235A (en) Integrated circuit package
US4381602A (en) Method of mounting an I.C. chip on a substrate
US4363076A (en) Integrated circuit package
US4396936A (en) Integrated circuit chip package with improved cooling means
KR950006439B1 (ko) 반도체장치 및 그 제조방법
JP3238004B2 (ja) 半導体装置の製造方法
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JP2698278B2 (ja) 混成集積回路装置
JP3096510B2 (ja) 混成集積回路装置
JPH0730215A (ja) 混成集積回路装置
JP2925722B2 (ja) ハーメチックシール型電気回路装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH06164088A (ja) 混成集積回路装置
JP2798861B2 (ja) 混成集積回路装置
JP2752286B2 (ja) 混成集積回路装置
JPH06334070A (ja) 混成集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JPH06163746A (ja) 混成集積回路装置
JPH0342860A (ja) フレキシブルプリント配線板
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP2854192B2 (ja) 混成集積回路装置
JPH0451582A (ja) 混成集積回路装置
JP2859036B2 (ja) 混成集積回路装置
JPH05243418A (ja) プラスチックｐｇａ型半導体装置
JPH06268094A (ja) 混成集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070804

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees