JP2902497B2 - 混成集積回路基板の製造方法 - Google Patents
混成集積回路基板の製造方法Info
- Publication number
- JP2902497B2 JP2902497B2 JP3091680A JP9168091A JP2902497B2 JP 2902497 B2 JP2902497 B2 JP 2902497B2 JP 3091680 A JP3091680 A JP 3091680A JP 9168091 A JP9168091 A JP 9168091A JP 2902497 B2 JP2902497 B2 JP 2902497B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- chip
- dam
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを実装
し、このチップ及びこのチップに接続するボンディング
ワイヤを保護樹脂層で封止した混成集積回路基板の製造
方法の改良に関する。
し、このチップ及びこのチップに接続するボンディング
ワイヤを保護樹脂層で封止した混成集積回路基板の製造
方法の改良に関する。
【０００２】
【従来の技術】近年、回路パターンを有する回路基板本
体にＩＣやＬＳＩなどの半導体チップを実装した混成集
積回路基板が各種の分野に多用されている。
体にＩＣやＬＳＩなどの半導体チップを実装した混成集
積回路基板が各種の分野に多用されている。
【０００３】図３は、従来の混成集積回路基板の一例を
示す。図中の１は、回路基板本体である。この回路基板
本体１は、絶縁基材２上に回路パターン３を形成した構
造になっている。前記回路基板本体１上には、半導体チ
ップ４が接着剤層５を介して搭載されている。前記半導
体チップ４は、前記回路基板本体１の所望の回路パター
ンにボンディングワイヤ６を介してボンディングされて
いる。このボンディングワイヤ６は、前記回路基板本体
１の回路パターン３と前記チップ４上面の電極パッド
（図示せず）とを電気的に接続している。前記半導体チ
ップ４及びボンディングワイヤ６周辺の前記回路基板本
体１上には、厚み０．６ｍｍ程度の枠状のダム層７が形
成されている。前記ダム層７は、エポキシ系樹脂やシリ
コーン系樹脂などの液状樹脂をディスペンサーなどの装
置を用いて描画しながら塗布した後硬化することにより
形成される。前記ダム層７で囲まれた前記回路基板本体
１上には、保護樹脂層８が前記半導体チップ４及びボン
ディングワイヤ６を封止するように設けられている。前
記保護樹脂層８は、エポキシ系樹脂などの液状樹脂を前
記ダム層７の枠内にコーティングすることにより形成さ
れる。
示す。図中の１は、回路基板本体である。この回路基板
本体１は、絶縁基材２上に回路パターン３を形成した構
造になっている。前記回路基板本体１上には、半導体チ
ップ４が接着剤層５を介して搭載されている。前記半導
体チップ４は、前記回路基板本体１の所望の回路パター
ンにボンディングワイヤ６を介してボンディングされて
いる。このボンディングワイヤ６は、前記回路基板本体
１の回路パターン３と前記チップ４上面の電極パッド
（図示せず）とを電気的に接続している。前記半導体チ
ップ４及びボンディングワイヤ６周辺の前記回路基板本
体１上には、厚み０．６ｍｍ程度の枠状のダム層７が形
成されている。前記ダム層７は、エポキシ系樹脂やシリ
コーン系樹脂などの液状樹脂をディスペンサーなどの装
置を用いて描画しながら塗布した後硬化することにより
形成される。前記ダム層７で囲まれた前記回路基板本体
１上には、保護樹脂層８が前記半導体チップ４及びボン
ディングワイヤ６を封止するように設けられている。前
記保護樹脂層８は、エポキシ系樹脂などの液状樹脂を前
記ダム層７の枠内にコーティングすることにより形成さ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
混成集積回路基板によれば、ダム層７を形成する際に液
状樹脂が流動変形して回路基板本体１上に広がって低く
なったり、高さがバラついたりすることがある。このた
め、保護樹脂層８の厚さを十分に厚くできず、半導体チ
ップ４及びボンディングワイヤ６の封止が不完全になっ
て、信頼性を低下させるという問題があった。また、ダ
ム層７を均一な幅又は高さにする必要があるが、ダム層
７の材料である樹脂の粘度、形成条件等の管理が困難で
ある。
混成集積回路基板によれば、ダム層７を形成する際に液
状樹脂が流動変形して回路基板本体１上に広がって低く
なったり、高さがバラついたりすることがある。このた
め、保護樹脂層８の厚さを十分に厚くできず、半導体チ
ップ４及びボンディングワイヤ６の封止が不完全になっ
て、信頼性を低下させるという問題があった。また、ダ
ム層７を均一な幅又は高さにする必要があるが、ダム層
７の材料である樹脂の粘度、形成条件等の管理が困難で
ある。
【０００５】本発明は上記事情に鑑みてなされたもの
で、十分かつ一定の高さのダム層を有し、半導体チップ
及びワイヤを十分な厚さの保護樹脂層で良好に封止した
高信頼性の混成集積回路基板の製造方法を提供すること
を目的とする。
で、十分かつ一定の高さのダム層を有し、半導体チップ
及びワイヤを十分な厚さの保護樹脂層で良好に封止した
高信頼性の混成集積回路基板の製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、絶縁基材上に
回路パターンを有すると共に該回路パターンの外部接続
領域を除く表面に保護被膜を有する回路基板本体と、前
記本体の所望の回路パターンにダイボンディングされた
半導体チップと、前記本体の回路パターンと前記チップ
上面の電極パッドとを接続するボンディングワイヤと、
前記チップ及びボンディングワイヤ周辺の前記保護被膜
に接着剤層を介して形成された枠状のダム層と、このダ
ム層で囲まれた前記本体上に前記チップ及びワイヤを封
止するように設けられた保護樹脂層とを具備した混成集
積回路基板の製造する方法において、前記ダム層は、ダ
ム層形成用枠材を前記チップ及びボンディングワイヤ周
辺の前記保護被膜上に前記保護樹脂層と同じ材料からな
る接着剤を介して形成した後、硬化により前記接着剤の
一部を構成する樹脂を前記ダム層形成用枠材中に浸透さ
せることにより形成することを特徴とする混成集積回路
基板の製造方法である。
回路パターンを有すると共に該回路パターンの外部接続
領域を除く表面に保護被膜を有する回路基板本体と、前
記本体の所望の回路パターンにダイボンディングされた
半導体チップと、前記本体の回路パターンと前記チップ
上面の電極パッドとを接続するボンディングワイヤと、
前記チップ及びボンディングワイヤ周辺の前記保護被膜
に接着剤層を介して形成された枠状のダム層と、このダ
ム層で囲まれた前記本体上に前記チップ及びワイヤを封
止するように設けられた保護樹脂層とを具備した混成集
積回路基板の製造する方法において、前記ダム層は、ダ
ム層形成用枠材を前記チップ及びボンディングワイヤ周
辺の前記保護被膜上に前記保護樹脂層と同じ材料からな
る接着剤を介して形成した後、硬化により前記接着剤の
一部を構成する樹脂を前記ダム層形成用枠材中に浸透さ
せることにより形成することを特徴とする混成集積回路
基板の製造方法である。
【０００７】本発明において、絶縁基材の材料として
は、例えばガラスエポキシ樹脂等が挙げられる。
は、例えばガラスエポキシ樹脂等が挙げられる。
【０００８】本発明において、ダム層の断面状態は粗れ
ている方が良い。これは、枠状のダム層材料を硬化する
際に接着剤層からその材料を毛細管現象により浸透さ
せ、硬化させるためである。粗れた断面状態を得るに
は、ル−タ加工（削り出し）あるいは金型による打ち抜
き等が挙げられるが、後者の方が好ましい。前記ダム層
の材料としては、ガラスエポキシが好ましい。
ている方が良い。これは、枠状のダム層材料を硬化する
際に接着剤層からその材料を毛細管現象により浸透さ
せ、硬化させるためである。粗れた断面状態を得るに
は、ル−タ加工（削り出し）あるいは金型による打ち抜
き等が挙げられるが、後者の方が好ましい。前記ダム層
の材料としては、ガラスエポキシが好ましい。
【０００９】
【作用】本発明においては、まず、ダム層形成用枠材を
ディスペンサーなどの装置を用いて前記チップ及びボン
ディングワイヤ周辺の前記保護被膜上にエポキシ系樹脂
からなる第２接着剤層を介して形成した後、前記ダム層
形成用枠材を硬化させる。この硬化により、硬化時の熱
により第２接着剤層の粘度が低下すると同時に、第２接
着剤層の構成材料であるエポキシ系樹脂材料が毛細管現
象により前記枠材に浸透し、内部にエポキシ系樹脂を含
浸した状態のダム層を形成される。
ディスペンサーなどの装置を用いて前記チップ及びボン
ディングワイヤ周辺の前記保護被膜上にエポキシ系樹脂
からなる第２接着剤層を介して形成した後、前記ダム層
形成用枠材を硬化させる。この硬化により、硬化時の熱
により第２接着剤層の粘度が低下すると同時に、第２接
着剤層の構成材料であるエポキシ系樹脂材料が毛細管現
象により前記枠材に浸透し、内部にエポキシ系樹脂を含
浸した状態のダム層を形成される。
【００１０】
【実施例】以下、本発明の一実施例について図１及び図
２を参照して説明する。図１は混成集積回路基板の断面
図、図２は図１の平面図である。
２を参照して説明する。図１は混成集積回路基板の断面
図、図２は図１の平面図である。
【００１１】図中の11は、回路基板本体である。この回
路基板本体11は、ガラスエポキシ樹脂からなる絶縁基材
12上に回路パターン13を形成した構造になっている。前
記回路基板本体11上には、半導体チップ14が第１接着剤
層15を介して搭載されている。前記半導体チップ14は、
前記回路基板本体11の所望の回路パターンにボンディン
グワイヤ16を介してダイボンディングされている。この
ボンディングワイヤ16は、前記回路基板本体11の回路パ
ターン13と前記チップ14上面の電極パッド（図示せず）
とを電気的に接続している。前記半導体チップ14及びボ
ンディングワイヤ16周辺の前記回路基板本体11上には、
厚み０．６ｍｍで内径１０ｍｍ，外径１２ ｍｍの正方
形状のダム層17がエポキシ系樹脂からなる第２接着剤層
18を介して形成されている。ここで、ダム層17の断面状
態は粗れている状態の方が好ましく、その材料としては
ガラスエポキシ系樹脂を用いた。前記ダム層17で囲まれ
た前記回路基板本体11上には、エポキシ系樹脂からなる
保護樹脂層18が前記半導体チップ14及びボンディングワ
イヤ16を封止するように設けられている。
路基板本体11は、ガラスエポキシ樹脂からなる絶縁基材
12上に回路パターン13を形成した構造になっている。前
記回路基板本体11上には、半導体チップ14が第１接着剤
層15を介して搭載されている。前記半導体チップ14は、
前記回路基板本体11の所望の回路パターンにボンディン
グワイヤ16を介してダイボンディングされている。この
ボンディングワイヤ16は、前記回路基板本体11の回路パ
ターン13と前記チップ14上面の電極パッド（図示せず）
とを電気的に接続している。前記半導体チップ14及びボ
ンディングワイヤ16周辺の前記回路基板本体11上には、
厚み０．６ｍｍで内径１０ｍｍ，外径１２ ｍｍの正方
形状のダム層17がエポキシ系樹脂からなる第２接着剤層
18を介して形成されている。ここで、ダム層17の断面状
態は粗れている状態の方が好ましく、その材料としては
ガラスエポキシ系樹脂を用いた。前記ダム層17で囲まれ
た前記回路基板本体11上には、エポキシ系樹脂からなる
保護樹脂層18が前記半導体チップ14及びボンディングワ
イヤ16を封止するように設けられている。
【００１２】上記構成の混成集積回路基板は、次のよう
にして製造する。まず、絶縁基材12上に導電材料層（図
示せず）を形成した後、パタ−ニングして回路パタ−ン
13を形成し、回路基板本体11を形成した。つづいて、こ
の回路基板本体11の所定の位置上に第１接着剤層15を介
して半導体チップ14を形成した。次に、前記回路基板本
体11の回路パターン13と前記半導体チップ14上面の電極
パッド（図示せず）とを、ボンディングワイヤ16を介し
て電気的に接続した。次いで、前記半導体チップ14及び
ボンディングワイヤ16周辺の前記回路基板本体11上に、
エポキシ系樹脂からなる第２接着剤層18を液状のガラス
エポキシ系樹脂をディスペンサーなどの装置を用いて描
画しながら塗布し、厚み０．６ｍｍ，内径１０ｍｍ，外
径１２ｍｍの正方形状のダム層形成用枠材を形成した。
にして製造する。まず、絶縁基材12上に導電材料層（図
示せず）を形成した後、パタ−ニングして回路パタ−ン
13を形成し、回路基板本体11を形成した。つづいて、こ
の回路基板本体11の所定の位置上に第１接着剤層15を介
して半導体チップ14を形成した。次に、前記回路基板本
体11の回路パターン13と前記半導体チップ14上面の電極
パッド（図示せず）とを、ボンディングワイヤ16を介し
て電気的に接続した。次いで、前記半導体チップ14及び
ボンディングワイヤ16周辺の前記回路基板本体11上に、
エポキシ系樹脂からなる第２接着剤層18を液状のガラス
エポキシ系樹脂をディスペンサーなどの装置を用いて描
画しながら塗布し、厚み０．６ｍｍ，内径１０ｍｍ，外
径１２ｍｍの正方形状のダム層形成用枠材を形成した。
【００１３】次に、第２接着剤層18上に、ダム層用枠を
搭載させ熱硬化を行なった。これにより、前記第２接着
剤層18の粘度が低下するとと同時に、接着剤を構成する
エポキシ系樹脂が前記ダム層形成用枠材に浸透し、前記
ダム層形成用枠材が硬化してダム層17が形成された。ダ
ム層用枠の接着と同時に、枠材への浸透が成されたダム
層17が形成された。つづいて、前記ダム層形成用枠材内
に保護樹脂層用のエポキシ樹脂を流し込み、前記半導体
チップ14及びボンディングワイヤ16を覆った。次に、熱
硬化を行い、半導体チップ14及びボンディングワイヤ16
を封止する保護樹脂層18を形成して、混成集積回路基板
を製造した。
搭載させ熱硬化を行なった。これにより、前記第２接着
剤層18の粘度が低下するとと同時に、接着剤を構成する
エポキシ系樹脂が前記ダム層形成用枠材に浸透し、前記
ダム層形成用枠材が硬化してダム層17が形成された。ダ
ム層用枠の接着と同時に、枠材への浸透が成されたダム
層17が形成された。つづいて、前記ダム層形成用枠材内
に保護樹脂層用のエポキシ樹脂を流し込み、前記半導体
チップ14及びボンディングワイヤ16を覆った。次に、熱
硬化を行い、半導体チップ14及びボンディングワイヤ16
を封止する保護樹脂層18を形成して、混成集積回路基板
を製造した。
【００１４】上記実施例に係る混成集積回路基板の製造
方法によれば、ダム層形成用枠材をディスペンサーなど
の装置を用いて前記チップ及びボンディングワイヤ周辺
の前記保護被膜上にエポキシ系樹脂からなる第２接着剤
層18を介して形成した後、前記ダム層形成用枠材を硬化
させるため、硬化を行う際、硬化時の熱により接着剤層
18の粘度が低下すると同時に、接着剤層18の構成材料で
あるエポキシ系樹脂材料が毛細管現象により前記枠材に
浸透し、内部にエポキシ系樹脂を含浸した状態のダム層
17を形成できる。つまり、上記ダム層形成用枠材は絶縁
器材と同じ材料であるガラスエポキシを用いて作製した
枠材であるため、従来のように液状樹脂に起因する樹脂
流動を伴うことなく、その高さ，幅を自在に調整でき
る。また、上記ダム層形成用枠材には、上述したように
熱硬化時に接着剤層18の構成材料であるエポキシ系樹脂
材料を含浸させることができるため、熱硬化により作製
されたダム層17にはエポキシ系樹脂材料が充分含浸さ
れ、ダム層17と保護樹脂層18との密着性を良好に保つこ
とができる。
方法によれば、ダム層形成用枠材をディスペンサーなど
の装置を用いて前記チップ及びボンディングワイヤ周辺
の前記保護被膜上にエポキシ系樹脂からなる第２接着剤
層18を介して形成した後、前記ダム層形成用枠材を硬化
させるため、硬化を行う際、硬化時の熱により接着剤層
18の粘度が低下すると同時に、接着剤層18の構成材料で
あるエポキシ系樹脂材料が毛細管現象により前記枠材に
浸透し、内部にエポキシ系樹脂を含浸した状態のダム層
17を形成できる。つまり、上記ダム層形成用枠材は絶縁
器材と同じ材料であるガラスエポキシを用いて作製した
枠材であるため、従来のように液状樹脂に起因する樹脂
流動を伴うことなく、その高さ，幅を自在に調整でき
る。また、上記ダム層形成用枠材には、上述したように
熱硬化時に接着剤層18の構成材料であるエポキシ系樹脂
材料を含浸させることができるため、熱硬化により作製
されたダム層17にはエポキシ系樹脂材料が充分含浸さ
れ、ダム層17と保護樹脂層18との密着性を良好に保つこ
とができる。
【００１５】なお、上記実施例では、ダム層の形状が四
角形である場合について述べたが、これに限定されな
い。
角形である場合について述べたが、これに限定されな
い。
【００１６】
【発明の効果】以上詳述した如く本発明によれば、十分
かつ一定の高さのダム層を有し、半導体チップ及びワイ
ヤを十分な厚さの保護樹脂層で良好に封止した高信頼性
の混成集積回路基板を提供できる。
かつ一定の高さのダム層を有し、半導体チップ及びワイ
ヤを十分な厚さの保護樹脂層で良好に封止した高信頼性
の混成集積回路基板を提供できる。
【図１】本発明の一実施例に係る混成集積回路基板の断
面図。
面図。
【図２】図１の保護樹脂層を除いた平面図。
【図３】従来の混成集積回路基板の断面図。
１１…回路基板本体、１２…絶縁基材、１３…回路パタ
−ン、１４…半導体チップ、１５，１８…接着剤層、１
６…ボンディングワイヤ、１７…ダム層、１８…保護樹
脂層。
−ン、１４…半導体チップ、１５，１８…接着剤層、１
６…ボンディングワイヤ、１７…ダム層、１８…保護樹
脂層。
フロントページの続き (72)発明者 野上田 弥 東京都港区三田一丁目４番28号 東芝ラ イテック株式会社内 (56)参考文献 特開 昭49−125849（ＪＰ，Ａ) 実開 昭61−183542（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 H01L 21/56
Claims (1)
- 【請求項１】 絶縁基材上に回路パターンを有すると共
に該回路パターンの外部接続領域を除く表面に保護被膜
を有する回路基板本体と、前記本体の所望の回路パター
ンにダイボンディングされた半導体チップと、前記本体
の回路パターンと前記チップ上面の電極パッドとを接続
するボンディングワイヤと、前記チップ及びボンディン
グワイヤ周辺の前記保護被膜に接着剤層を介して形成さ
れた枠状のダム層と、このダム層で囲まれた前記本体上
に前記チップ及びワイヤを封止するように設けられた保
護樹脂層とを具備した混成集積回路基板を製造する方法
において、前記ダム層は、ダム層形成用枠材を前記チッ
プ及びボンディングワイヤ周辺に前記保護樹脂層と同じ
材料からなる接着剤を介して形成した後、硬化により前
記接着剤の一部を構成する樹脂を前記ダム層形成用枠材
中に浸透させることにより形成することをことを特徴と
する混成集積回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091680A JP2902497B2 (ja) | 1991-03-29 | 1991-03-29 | 混成集積回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3091680A JP2902497B2 (ja) | 1991-03-29 | 1991-03-29 | 混成集積回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302457A JPH04302457A (ja) | 1992-10-26 |
| JP2902497B2 true JP2902497B2 (ja) | 1999-06-07 |
Family
ID=14033208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3091680A Expired - Lifetime JP2902497B2 (ja) | 1991-03-29 | 1991-03-29 | 混成集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902497B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| NL1004651C2 (nl) * | 1996-11-29 | 1998-06-03 | Nedcard | Werkwijze voor het inkapselen van een chip op een drager. |
| US6731001B2 (en) | 2000-08-10 | 2004-05-04 | Denso Corporation | Semiconductor device including bonded wire based to electronic part and method for manufacturing the same |
| US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
-
1991
- 1991-03-29 JP JP3091680A patent/JP2902497B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04302457A (ja) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060205117A1 (en) | Solder masks used in encapsulation, assemblies including the solar mask, and methods | |
| US20030038355A1 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| US20010013641A1 (en) | Mounting substrate and mounting method for semiconductor device | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JP3346985B2 (ja) | 半導体装置 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JPS58207645A (ja) | 半導体装置 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JPH06139824A (ja) | 異方導電フィルム | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPS6353691B2 (ja) | ||
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JPH03283552A (ja) | 混成集積回路基板 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JP4071121B2 (ja) | 半導体装置 | |
| JP3096510B2 (ja) | 混成集積回路装置 | |
| JP2000031200A (ja) | 半導体装置及びその製造方法 |