JPS5817646A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5817646A
JPS5817646A JP11666381A JP11666381A JPS5817646A JP S5817646 A JPS5817646 A JP S5817646A JP 11666381 A JP11666381 A JP 11666381A JP 11666381 A JP11666381 A JP 11666381A JP S5817646 A JPS5817646 A JP S5817646A
Authority
JP
Japan
Prior art keywords
resin
dam
bonding
die
potting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11666381A
Other languages
English (en)
Inventor
Koichi Nakagawa
中川　興一
Katsunori Ochi
越智　克則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11666381A priority Critical patent/JPS5817646A/ja
Publication of JPS5817646A publication Critical patent/JPS5817646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体素子を薄板状の絶縁性基板の一生面
にダイポンディングし、その後ワイヤポンディングした
後に半導体素子とポンティング部分をポツティング樹脂
にＪ−９封止する構造の半導体装置の製造方法に関する
ものである。
絶縁基板としては、例えばガラスエポキシ基板。
セラミック基板、ポリイミド基板等があるが、この発明
は上記いずれの基板にも適用できるものであるから、−
例としてガラスエポキシ基板の半導体装ｍを例にとり以
下説明を行う。
第１図、第２図に絶縁基板上に半導体素子を塔載し、ダ
イポンアイング、ワイヤボンティングまで終了した従来
の半導体装置の一例の斜視図および断面図ン示す。この
図で、１は絶縁基板、２は金属導体（リード配線）、３
は半導体素子ケダイボンデイングするダイポンディング
パッド、４は半導体素子、５は前記半導体素子４上の電
極とリード配線２とを結線する極細金属ワイヤ、６はダ
イポンディング樹脂である。
ワイヤポンディングまで完了した半導体装置はボンディ
ング部分ケ保護するために熱硬化性のボッティング樹脂
１をポツティングして封止する。
第３図にポツティングし１こものの断面な示す、１この
ときポツティンダ直後のポツティング樹脂１はいまだ硬
化されていないため流動性があって半導体素子４の周囲
に広かつて流れ出す傾向がある。
第３図に示すようにポツティングの周縁部（Ａ部）カ広
カッチ、本来、樹脂が被覆されてはいけないリード配＠
２までボッティング樹脂１が流れることがある。
このようなボッティング樹脂７の流出を防止し、樹脂が
所定の領域にのみボッティングされるような方策として
、本発明者は樹脂の流れ止め用にエポキシ樹脂な含浸さ
せたりμス材から所定の枠状のシートを切り出し、ボッ
ティングした個所の周囲部にこのシートを貼９つける方
法を先に提案した。第４図によりこの方法を説明する。
第４図において、８は流れ止めのシートであり、他は＃
Ｉ１図と同じである。
第５図は第４図の絶縁基［１にボッティング樹□ ＭＶｌ　７　ｉ’にボッティングしたものである。ボッ
ティング樹脂Ｔは流れ止めシート８によって流れが止ま
って形状の一定した封止構造な得ることができる。
しかしながらこの方法では次に述べるような欠点があっ
た。第１Ｋ、流れ止めのシート８は板状のシートから所
定の大きさのみを打ち抜いて作るために不要な部分が多
（、材料的な収率（歩留り）が悪く、かつ材料自体の価
格も高価であること。
第２に、シート８′４を基板状に精度よ（貼り付ける作
業が困難であり、作業能率が悪いこと。
この発明は、上記の欠点を解消するためになされたもの
で、半導体素子を絶縁基板にダイポンディングする工程
で、ダイボンティング樹脂をダイポンディングパッドに
塗布する際にこのダイボンティング樹脂を用いて流れ止
めの樹＠Ｖ同時にスクリーン印刷するようにしたもので
ある。以下、この発明について説明する。
第６図〜第８図はこの発明の一実施例を示すものである
。
第６図において、９は前記タイポンディングパッド３に
塗布されたダイボンディング樹脂である。
１０は前記ダイポンディング樹脂９と同時に同じ樹脂で
スクリーン印刷されたボッティング樹脂１の流れ止めの
ダムである。第７図は第６図の断面馨示す。
ダイボンティング樹脂９およびダム１０を印刷後、半導
体素子４をタイポンディングパッド３に接着させてから
適当な熱処理を行うと、各部の樹脂は硬化する。この後
、第８図に示すようにワイヤボンディングを実施し、ポ
ツティング樹脂７をポツティングする。
実験の結果によれは、ダム１０の厚みは２０μｍ〜１０
０μｍであれは充分に流れ止めの効果をあげることがわ
かった。
この発明の効果を、従来の第４図に示す枠状シート貼り
付は法に比較すると、枠状のシート８が不要となり、安
価なダイボンティング樹脂９が使用でき、かつ枠状のシ
ート８を貼り付ける作業が不要になる。また、スクリー
ン印刷法によりダイボンティング樹脂Ｓの塗布と同時に
流れ止め樹脂を塗布することにより作業時間が短縮され
、また、スクリーン印刷では印刷箇所の位置決めが容易
に実施できるため、流れ止めのダム１００基板上への印
刷の位置の精度が良いという利点な肩ｆる。
ダイボンディングおよび流れ止めＶこ塗布する樹脂が絶
縁性のものである場合は、絶縁基板１ｉＣ対する配慮は
必要としない。半導体素子４の夷面と絶縁基板１のタイ
ポンディングパッド３との間’ｒ電気的に同電位とする
必要のある場合はタイボンティング樹脂９は導電性の樹
脂を使用する１、このとき、絶縁基板１に対しては特別
の配慮が必要となる。第６図においてこれを説明すると
、導電のダム１０によってリード配［１２がすべて短絡
することになり電気的に機能しない。このときは絶縁基
板１上のダム１０を塗布するべき位置にあるリード配１
１２上に絶縁コート層（例えば、ソルダーンジスト等）
を設け、その上にダム１０を形成すればよい。ダム１０
が絶縁物の場合においてもこの方法乞とってもよい。第
９図において、１１は絶縁コート層である。
以上詳細に説明したよ５にこの発明は、タイホンディン
グ樹脂を塗布する際にボッティング樹脂の流れ止めのタ
ムグ形成し、その彼にボンデイング樹脂で封止を行うよ
うにしｆこので、工程がきわめて簡単になる利点を有す
る。
【図面の簡単な説明】
第１図〜第５図は従来の半導体装置の製造工程図で、第
１図は斜視図、第２図、第３図は第１図の断面図、第４
図は斜視図、第５図は第４図の断面図、第６図〜第８図
はこの発明の一実施例を示す製造工程図で、第６図は平
面図、第７図、第８図は第６図の断面図、第９図はこの
発明の他の実施例を示す断面図である。 図中、１は絶縁基板、２はリード配線、３はダイポンデ
ィングパッド、４は半導体素子、５は極細金属ワイヤ、
７はポツティング樹脂、９はダイポンディング樹脂、１
Ｇはダムである。なお、図中の同一符号は同一または相
当部分を示す。 代理、人　葛　野　信　−（外１名） 第１図 第２図 第３ｖＡ 　４ 第４図 第５図 第６図 第７図 第８図 第９図

Claims (1)

    【特許請求の範囲】
  1. 薄板状の絶縁基板の一生面に半導体素子なダイホンディ
    ングおよびワイヤポンディングした後に前記半導体素子
    のポンディング部分に液状樹脂をポンディングして樹脂
    封止する半導体装置の製造方法において、前記半導体素
    子をタイポンディングするためにダイポンディングパッ
    ドにダイポンディング樹脂を塗布する際にあわせて半導
    体素子をポンディングした後、樹脂封止するためのポツ
    ティング樹脂が所定の区域以外に流れ出すのを防ぐため
    にポンティング樹脂の流れ止めのダムを前記ダイホンデ
    ィング搭樹脂にて同時に形成する工程を含むことｔ％黴
    とする半導体装置の製造方法。
JP11666381A 1981-07-24 1981-07-24 半導体装置の製造方法 Pending JPS5817646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11666381A JPS5817646A (ja) 1981-07-24 1981-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11666381A JPS5817646A (ja) 1981-07-24 1981-07-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5817646A true JPS5817646A (ja) 1983-02-01

Family

ID=14692808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11666381A Pending JPS5817646A (ja) 1981-07-24 1981-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5817646A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635644U (ja) * 1986-06-26 1988-01-14
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US6969918B1 (en) 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
DE112011103926T5 (de) 2010-11-25 2013-10-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
US9153512B2 (en) 2011-04-22 2015-10-06 Mitsubishi Electric Corporation Semiconductor device with an insulating terminal table

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635644U (ja) * 1986-06-26 1988-01-14
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US6969918B1 (en) 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
US7186589B2 (en) 2001-08-30 2007-03-06 Micron Technology, Inc. Method for fabricating semiconductor components using mold cavities having runners configured to minimize venting
US7265453B2 (en) 2001-08-30 2007-09-04 Micron Technology, Inc. Semiconductor component having dummy segments with trapped corner air
DE112011103926T5 (de) 2010-11-25 2013-10-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9082707B2 (en) 2010-11-25 2015-07-14 Mitsubshi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
DE112011103926B4 (de) 2010-11-25 2018-03-08 Mitsubishi Electric Corporation Halbleitervorrichtung
US9153512B2 (en) 2011-04-22 2015-10-06 Mitsubishi Electric Corporation Semiconductor device with an insulating terminal table
JPWO2013111276A1 (ja) * 2012-01-25 2015-05-11 三菱電機株式会社 電力用半導体装置
US9343388B2 (en) 2012-01-25 2016-05-17 Mitsubishi Electric Corporation Power semiconductor device
DE112012005746B4 (de) * 2012-01-25 2021-02-18 Mitsubishi Electric Corporation Leistungshalbleitereinrichtung

Similar Documents

Publication Publication Date Title
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPS58207657A (ja) 半導体装置及びその製造方法
JPS58207645A (ja) 半導体装置
JPS5817646A (ja) 半導体装置の製造方法
JPS5848442A (ja) 電子部品の封止方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPS6164132A (ja) 半導体装置
JPS6050346B2 (ja) 半導体装置の製造方法
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JPS63310140A (ja) 電子回路装置とその製造方法
JPH0521653A (ja) 樹脂封止型半導体装置
JP2785441B2 (ja) 半導体装置とその製造方法
JPS6080258A (ja) 樹脂封止型半導体装置の製造方法
JP2841822B2 (ja) 混成集積回路の製造方法
JP2654677B2 (ja) 半導体装置の製造方法
JPH0541469A (ja) 樹脂封止型半導体装置
JPS61216438A (ja) 封止された電子部品の製造方法
JP2809478B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000077433A (ja) 半導体装置およびその製造方法
JPS6353691B2 (ja)
KR940008317B1 (ko) 반도체 칩 접속방법
JPS62173746A (ja) リ−ドフレ−ムとその製造方法
JPS5814606Y2 (ja) 半導体装置
JPS6214698Y2 (ja)