JP2841822B2 - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JP2841822B2
JP2841822B2 JP2275852A JP27585290A JP2841822B2 JP 2841822 B2 JP2841822 B2 JP 2841822B2 JP 2275852 A JP2275852 A JP 2275852A JP 27585290 A JP27585290 A JP 27585290A JP 2841822 B2 JP2841822 B2 JP 2841822B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
manufacturing
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2275852A
Other languages
English (en)
Other versions
JPH04151861A (ja
Inventor
丈夫 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2275852A priority Critical patent/JP2841822B2/ja
Publication of JPH04151861A publication Critical patent/JPH04151861A/ja
Application granted granted Critical
Publication of JP2841822B2 publication Critical patent/JP2841822B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路の製造方法に関し、特に複数の
半導体素子を配線基板に搭載する混成集積回路の製造方
法に関する。
〔従来の技術〕
従来の混成集積回路の製造方法において、半導体素子
を配線基板に搭載する技術として、ワイヤボンディング
技術およびフリップチップ技術が用いられている。
ワイヤボンディング技術による混成集積回路の従来の
製造方法は、第３図（ａ）〜（ｃ）に示すように、まず
配線基板１に半導体素子２を固着し（第３図（ａ））、
次に半導体素子２に設けられた電極３と配線基板１に設
けられた電極４とを金属細線５により接続し（第３図
（ｂ））、半導体素子２と金属細線５を樹脂６により封
止する（第３図（ｃ））ようになっている。
フリップチップ技術は、半導体素子の搭載密度をさら
に向上する技術であり、このフリップチップ技術による
半導体素子の搭載方法は、第４図（ａ），（ｂ）に示さ
れる。まず半田バンプ７が形成されている半導体素子2a
を配線基板１に載置し（第４図（ａ））、次に半田バン
プ７を加熱溶融して配線基板１に半導体素子2aを接続す
る（第４図（ｂ））。
このフリップチップ技術とワイヤボンディング技術を
比較すると、フリップチップ技術では半導体素子2aに半
田バンプ７を形成するという通常の半導体装置の製造工
程に含まれていない工程を必要とするために、半導体素
子2aの入手が困難であること、トランジスタ素子のよう
に半導体素子の裏面から接続をとる必要のある半導体素
子には適用が困難であることから、従来の混成集積回路
の製造方法においては、ワイヤボンディング技術が広く
採用されている。
〔発明が解決しようとする課題〕
従来のワイヤボンディング技術による混成集積回路の
製造方法では、金属細線５による接続は一般に熱圧着方
式を用いるために、半導体素子２が固着された配線基板
１を少なくとも150℃以上、望ましくは300〜350℃に昇
温する必要があり、通常ヒータブロック等による下地加
熱方式が採られている。従って、ワイヤボンディング技
術による半導体素子の配線基板の表裏両面の実装は実用
上困難であった。
また、フリップチップ技術によれば、雰囲気加熱を行
うことにより半導体素子の両面実装を行うことは可能で
あるが、片側の面に搭載される半導体素子と、他方の面
に搭載される半導体素子の半田バンプは互いに異なる半
田材料で形成する必要があるため、半田バンプ形成コス
トの上昇を招くこと、半導体素子に管理コストの上昇を
招くこと、半田バンプの加熱溶融工程を配線基板の両面
で別々に設ける必要があることのような問題点があっ
た。
本発明の目的は、これらの問題を解決し、半導体素子
の両面実装を可能にし、混成集積回路の製造方法を提供
することにある。
〔課題を解決するための手段〕
本発明の混成集積回路の製造方法の構成は、配線基板
の片方の面に第１の半導体素子を固着する工程と、前記
第１の半導体素子の電極と前記配線基板の電極とを金属
細線により接続する工程と、前記第１の半導体素子と前
記金属細線を樹脂により封止する工程と、前記配線基板
の他方の面に、半田バンプが形成された第２半導体素子
を載置する工程と、前記半田バンプを加熱溶融して前記
配線基板に前記第２の半導体素子を接続する工程とを含
むことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に
説明する断面図である。
まず、厚膜印刷基板10の片方の面に設けられた導体配
線11の所定の位置にスクリーン印刷技術を用いて銀／エ
ポキシペーストを塗布した上に半導体素子２を載置した
後、300℃30分の条件でその銀／エポキシペーストを硬
化して半導体素子２を厚膜印刷基板10に固着する（第１
図（ａ））。
次に、厚膜印刷基板10を下地加熱方式により300℃に
昇温して、半導体素子２上に設けられた電極３と厚膜印
刷基板10に設けられた電極４とをワイヤボンディング技
術を用いて、30μｍ径金線15により接続する（第１図
（ｂ））。
次に、半導体素子２と金線15をフェノール系樹脂６で
被覆した後、180℃２時間の条件でフェノール系樹脂６
を硬化する（第１図（ｃ））。
一方、厚膜印刷基板10の反対側の面には導体配線９と
保護ガラス層８が設けられており、この面上に鉛−スズ
共晶合金からなる半田バンプ７が形成された半導体素子
2aを保護ガラス層８の開口部と半田バンプ７とが対向す
るように位置合わせして厚膜印刷基板10に載置する（第
１図（ｄ））。
続いて、半導体素子2aが載置された厚膜印刷基板10を
蒸気相加熱方式により215℃に昇温して半田バンプ７を
加熱溶融して厚膜印刷基板10と半導体素子2aの接続を行
う（第１図（ｅ））。
本実施例において、半導体素子２の厚膜印刷基板10へ
の実装は、従来のワイヤボンディング技術と実質上同一
であり、従来の製造装置をそのまま流用することができ
る。また反対面の半導体素子2aの実装は半田バンプ７の
加熱溶融を蒸気相加熱方式で行っているので半導体素子
２が裏面に実装されていても半田バンプ７の加熱は均一
に行うことができる。
第２図（ａ）〜（ｃ）は本発明の第２の実施例を工程
順に説明する断面図である。第１実施例と同様の方法に
より半導体素子２を厚膜印刷基板10の片方の面に実装し
た後、厚膜印刷基板10の反対側の面に設けられた導体配
線９の所定の位置にスクリーン技術を用いて半田ペース
ト17を塗布した上にチップコンデンサ18を載置する（第
２図（ａ））。
次に、鉛−スズ共晶合金からなる半田バンプ７が形成
された半導体素子2aを保護ガラス層８の開口部と半田バ
ンプ７が対向するように位置合わせして厚膜印刷基板10
に載置する（第２図（ｂ））。
続いて、チップコンデンサ18と半導体素子2aが載置さ
れた厚膜印刷基板10を赤外線加熱方式により230℃に昇
温して半田ペースト17と半田バンプ７とを加熱溶融して
チップコンデンサ18と半導体素子2aの厚膜印刷基板10へ
の接続を行う（第２図（ｃ））。
本実施例においては半田ペースト17と半田バンプ７の
加熱溶融を赤外線加熱方式により一括して行うことによ
りチップコンデンサ18と半導体素子2aを厚膜印刷基板10
上に一括処理で接続できる。
なお、半導体素子２としてトランジスタ素子、半導体
素子2aとしてゲートアレイ素子を用いることができる。
このトランジスタ素子はコレクタ接続を素子の裏面から
とる必要があるためワイヤボンディング技術による実装
を行い、ゲートアレイ素子は接続端子数が多いことから
フリップチップ技術採用することにより、ワイヤボンデ
ィング技術の場合に比較して搭載占有領域を著しく縮小
できる。
〔発明の効果〕
以上説明したように本発明は、配線基板の片面に第１
の半導体素子を固着し、第１の半導体素子の電極と配線
基板の電極とを金属細線により接続し、第１の半導体素
子の金属細線とを樹脂により被覆封止し、半田バンプが
形成された第２の半導体素子を配線基板の裏面に載置
し、その半田バンプを加熱溶融して配線基板に第２の半
導体素子を接続することにより、従来の製造方法では困
難であった半導体素子の両面実装を容易に実現すること
ができると共に、ワイヤボンディング技術とフリップチ
ップ技術を併用しているので、個々の半導体素子の有す
る特性に応じて最適な実装技術を選択でき、混成集積回
路の高機能化，高密度化を図ることができるという効果
を有する。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に説
明する断面図、第２図（ａ）〜（ｃ）は本発明の第２の
実施例を工程順に説明する断面図、第３図（ａ）〜
（ｃ）は従来のワイヤボンディング技術を工程順に示す
断面図、第４図（ａ），（ｂ）は従来のフリップチップ
技術を工程順に示す断面図である。 １……配線基板、2,2a……半導体素子、3,4……電極、
５……金属細線、６……樹脂、７……半田バンプ、８…
…保護ガラス層、9,11……導体配線、10……厚膜印刷基
板、15……金線、17……半田ペースト、18……チップコ
ンデンサ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】配線基板の片方の面に第１の半導体素子を
    固着する工程と、前記第１の半導体素子の電極と前記配
    線基板の電極とを金属細線により接続する工程と、前記
    第１の半導体素子と前記金属細線を樹脂により封止する
    工程と、前記配線基板の他方の面に、半田バンプが形成
    された第２半導体素子を載置する工程と、前記半田バン
    プを加熱溶融して前記配線基板に前記第２の半導体素子
    を接続する工程とを含むことを特徴とする混成集積回路
    の製造方法。
JP2275852A 1990-10-15 1990-10-15 混成集積回路の製造方法 Expired - Fee Related JP2841822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2275852A JP2841822B2 (ja) 1990-10-15 1990-10-15 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2275852A JP2841822B2 (ja) 1990-10-15 1990-10-15 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH04151861A JPH04151861A (ja) 1992-05-25
JP2841822B2 true JP2841822B2 (ja) 1998-12-24

Family

ID=17561336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2275852A Expired - Fee Related JP2841822B2 (ja) 1990-10-15 1990-10-15 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2841822B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen

Also Published As

Publication number Publication date
JPH04151861A (ja) 1992-05-25

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3142723B2 (ja) 半導体装置及びその製造方法
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
US4437235A (en) Integrated circuit package
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
US4363076A (en) Integrated circuit package
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US6717252B2 (en) Semiconductor device
JPH0794551A (ja) 半導体装置
JPH03503342A (ja) 半導体装置パッケージ及びその製造方法
JPH06501816A (ja) 合成ハイブリッド半導体ストラクチャ
JP2841822B2 (ja) 混成集積回路の製造方法
JPH0864635A (ja) 半導体装置
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JPH0551179B2 (ja)
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2000021935A (ja) 電子部品実装体及びその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JP2841825B2 (ja) 混成集積回路
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP3255090B2 (ja) チップの実装構造およびバンプの形成方法
JP2568057B2 (ja) 集積回路装置
JP3316532B2 (ja) 半導体装置及びその製造方法
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees