JP3255090B2 - チップの実装構造およびバンプの形成方法 - Google Patents
チップの実装構造およびバンプの形成方法Info
- Publication number
- JP3255090B2 JP3255090B2 JP22603497A JP22603497A JP3255090B2 JP 3255090 B2 JP3255090 B2 JP 3255090B2 JP 22603497 A JP22603497 A JP 22603497A JP 22603497 A JP22603497 A JP 22603497A JP 3255090 B2 JP3255090 B2 JP 3255090B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- film carrier
- conductive paste
- bump
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
上のチップをマザーボードにボンディングするチップの
実装構造およびバンプの形成方法に関するものである。
上のチップをマザーボードにボンディングするチップの
実装構造およびバンプの形成方法に関するものである。
【０００２】
【従来の技術】チップをマザーボードに実装する方法と
して、導電性ボールを用いる方法が知られている。図４
は、従来のチップの実装構造図、図５は同チップの実装
構造の部分拡大断面図である。図４において、１はフィ
ルムキャリアであり、その上面には接着剤２を介してリ
ード３が貼着されている。チップ４はバンプ５を介して
リード３上に搭載され、また樹脂６により封止してボン
ディングされている。マザーボード７の上面にはパッド
８が形成されている。
して、導電性ボールを用いる方法が知られている。図４
は、従来のチップの実装構造図、図５は同チップの実装
構造の部分拡大断面図である。図４において、１はフィ
ルムキャリアであり、その上面には接着剤２を介してリ
ード３が貼着されている。チップ４はバンプ５を介して
リード３上に搭載され、また樹脂６により封止してボン
ディングされている。マザーボード７の上面にはパッド
８が形成されている。
【０００３】図５に示すように、フィルムキャリア１に
はリード３を下面側に露呈させるための開口部９が部分
的に開口されている。この開口部９に半田ボールなどの
導電性ボール１０を配置してこの導電性ボール１０をバ
ンプとし、この導電性ボール１０を半田１１や導電性を
有するボンドなどによりパッド８上に接着することによ
り、チップ４はフィルムキャリア１を介してマザーボー
ド７にボンディングされる。
はリード３を下面側に露呈させるための開口部９が部分
的に開口されている。この開口部９に半田ボールなどの
導電性ボール１０を配置してこの導電性ボール１０をバ
ンプとし、この導電性ボール１０を半田１１や導電性を
有するボンドなどによりパッド８上に接着することによ
り、チップ４はフィルムキャリア１を介してマザーボー
ド７にボンディングされる。
【０００４】
【発明が解決しようとする課題】図５において、フィル
ムキャリア１の厚さＨは、一般には７０〜１４５μｍ程
度であり、その薄膜化には限界がある。また近年、導電
性ボール１０の直径Ｄは小さくなる傾向にあるが、小径
化には成形技術上の限界がある。このようにフィルムキ
ャリア１の厚さと導電性ボール１０の直径には極小化の
限界があることから、図５に示すように導電性ボール１
０を開口部９に嵌合させた場合、導電性ボール１０とリ
ード３の間にギャップＧが生じやすく、このギャップＧ
のためにチップ４とマザーボード７のパッド８を電気的
に導通できなくなるという問題点があった。
ムキャリア１の厚さＨは、一般には７０〜１４５μｍ程
度であり、その薄膜化には限界がある。また近年、導電
性ボール１０の直径Ｄは小さくなる傾向にあるが、小径
化には成形技術上の限界がある。このようにフィルムキ
ャリア１の厚さと導電性ボール１０の直径には極小化の
限界があることから、図５に示すように導電性ボール１
０を開口部９に嵌合させた場合、導電性ボール１０とリ
ード３の間にギャップＧが生じやすく、このギャップＧ
のためにチップ４とマザーボード７のパッド８を電気的
に導通できなくなるという問題点があった。
【０００５】したがって本発明は、フィルムキャリアの
リード上のチップを導電性ボールを介してマザーボード
のパッド上にボンディングするにあたり、リードと導電
性ボールを電気的に確実に導通させることができるチッ
プの実装構造を提供することを目的とする。
リード上のチップを導電性ボールを介してマザーボード
のパッド上にボンディングするにあたり、リードと導電
性ボールを電気的に確実に導通させることができるチッ
プの実装構造を提供することを目的とする。
【０００６】またフィルムキャリアのリードと導電性ボ
ールを確実にかつ強固に接続して信頼性の高いバンプを
得ることができるバンプの形成方法を提供することを目
的とする。
ールを確実にかつ強固に接続して信頼性の高いバンプを
得ることができるバンプの形成方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明のチップの実装構
造は、フィルムキャリアのリード上に搭載されたチップ
をマザーボードに実装するチップの実装構造であって、
前記リードを露呈させるために前記フィルムキャリアに
開口された開口部に導電性ペーストを充てんし、この導
電性ペーストの硬化収縮により生じた凹入状の表面に導
電性ボールを搭載し、この導電性ボールを加熱して導電
性ペーストに接着してバンプとし、このバンプをマザー
ボードのパッド上にボンディングするようにした。
造は、フィルムキャリアのリード上に搭載されたチップ
をマザーボードに実装するチップの実装構造であって、
前記リードを露呈させるために前記フィルムキャリアに
開口された開口部に導電性ペーストを充てんし、この導
電性ペーストの硬化収縮により生じた凹入状の表面に導
電性ボールを搭載し、この導電性ボールを加熱して導電
性ペーストに接着してバンプとし、このバンプをマザー
ボードのパッド上にボンディングするようにした。
【０００８】この構成によれば、フィルムキャリアの開
口部に導電性ペーストを充てんすることにより、フィル
ムキャリアのリードと導電性ボールを電気的に確実に導
通させ、マザーボードに実装することができる。
口部に導電性ペーストを充てんすることにより、フィル
ムキャリアのリードと導電性ボールを電気的に確実に導
通させ、マザーボードに実装することができる。
【０００９】また本発明のバンプの形成方法は、リード
を露呈させるためにフィルムキャリアに開口された開口
部に硬化収縮性を有する導電性ペーストを充てんする工
程と、この導電性ペーストを硬化させる工程と、前記硬
化によって凹入状となった前記導電性ペーストの表面に
導電性ボールを搭載する工程と、導電性ボールを加熱す
ることにより導電性ボールを前記導電性ペーストに接着
してバンプとする工程と、を含む。
を露呈させるためにフィルムキャリアに開口された開口
部に硬化収縮性を有する導電性ペーストを充てんする工
程と、この導電性ペーストを硬化させる工程と、前記硬
化によって凹入状となった前記導電性ペーストの表面に
導電性ボールを搭載する工程と、導電性ボールを加熱す
ることにより導電性ボールを前記導電性ペーストに接着
してバンプとする工程と、を含む。
【００１０】この構成により、導電性ボールをフィルム
キャリアのリードに確実に接続できる。また導電性ボー
ルを導電性ペースト上に安定して搭載したうえで強固に
接着し、導電性ボールと導電性ペーストの接合部はヒー
トサイクルの負荷に対して大きな耐力を有するものとな
る。
キャリアのリードに確実に接続できる。また導電性ボー
ルを導電性ペースト上に安定して搭載したうえで強固に
接着し、導電性ボールと導電性ペーストの接合部はヒー
トサイクルの負荷に対して大きな耐力を有するものとな
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の一実施の形態の
チップの実装構造図、図２は同フィルムキャリアにバン
プを形成する工程図、図３は同フィルムキャリアのバン
プをマザーボードにボンディングする工程図である。な
お以下の説明において、図４、図５に示す従来例と同一
要素には同一符号を付している。
を参照して説明する。図１は、本発明の一実施の形態の
チップの実装構造図、図２は同フィルムキャリアにバン
プを形成する工程図、図３は同フィルムキャリアのバン
プをマザーボードにボンディングする工程図である。な
お以下の説明において、図４、図５に示す従来例と同一
要素には同一符号を付している。
【００１２】図１は、図２および図３に示す工程によっ
てチップ４をマザーボード７上にボンディングした実装
構造を示している。チップ４は、フィルムキャリア１上
に接着剤２により貼着されたリード３上にバンプ５を介
して搭載され、樹脂６により封止してボンディングされ
ている。フィルムキャリア１の開口部９に露呈するリー
ド３とマザーボード７のパッド８は、バンプ２０ｃによ
り接着されている。バンプ２０ｃはリード３の下面にし
っかり接着されており、したがってリード３とパッド８
は電気的に十分に導通している。次に図２および図３を
参照して、フィルムキャリアにバンプを形成する方法お
よび図１に示す実装構造を実現するための方法を説明す
る。
てチップ４をマザーボード７上にボンディングした実装
構造を示している。チップ４は、フィルムキャリア１上
に接着剤２により貼着されたリード３上にバンプ５を介
して搭載され、樹脂６により封止してボンディングされ
ている。フィルムキャリア１の開口部９に露呈するリー
ド３とマザーボード７のパッド８は、バンプ２０ｃによ
り接着されている。バンプ２０ｃはリード３の下面にし
っかり接着されており、したがってリード３とパッド８
は電気的に十分に導通している。次に図２および図３を
参照して、フィルムキャリアにバンプを形成する方法お
よび図１に示す実装構造を実現するための方法を説明す
る。
【００１３】図２（ａ），（ｂ），（ｃ），（ｄ）は、
フィルムキャリア１の開口部９にバンプ２０ｂを形成す
る方法を示している。まず図２（ａ）に示すように、リ
ード３を下面側にし、フィルムキャリア１上にスクリー
ンマスク２１を重ね、スクリーンマスク２１上をスキー
ジ２２を右方へ摺動させることにより、開口部９に導電
性ペースト２３を充てんする。なおスクリーンマスク２
１を用いずに、フィルムキャリア１上をスキージ２２を
直接摺動させることによっても、開口部９に導電性ペー
スト２３を充てんすることは可能である。この導電性ペ
ースト２３は、熱硬化性の樹脂に銅や銀などの導電粒子
を混入したものであり、硬化収縮する特性を有してい
る。
フィルムキャリア１の開口部９にバンプ２０ｂを形成す
る方法を示している。まず図２（ａ）に示すように、リ
ード３を下面側にし、フィルムキャリア１上にスクリー
ンマスク２１を重ね、スクリーンマスク２１上をスキー
ジ２２を右方へ摺動させることにより、開口部９に導電
性ペースト２３を充てんする。なおスクリーンマスク２
１を用いずに、フィルムキャリア１上をスキージ２２を
直接摺動させることによっても、開口部９に導電性ペー
スト２３を充てんすることは可能である。この導電性ペ
ースト２３は、熱硬化性の樹脂に銅や銀などの導電粒子
を混入したものであり、硬化収縮する特性を有してい
る。
【００１４】次にスクリーンマスク２１を取り除き導電
性ペースト２３を硬化させる。すると導電性ペースト２
３は硬化収縮し、その表面ａは凹入状の球面となる。
（図２（ｂ））。次にこの凹入状の表面ａ上に導電性ボ
ール２０ａを搭載する（図２（ｃ））。この場合、導電
性ペースト２３の表面ａは凹入状の球面であるから、球
状の導電性ボール２０ａはこの表面ａに嵌り込み、安定
した状態で搭載される。なお導電性ボール２０ａとして
は、半田ボールが望ましい。次に加熱炉で導電性ボール
２０ａを加熱して溶融させ、次いで冷却して固化させれ
ば、導電性ボール２０ａは導電性ペースト２３に接着し
てバンプ２０ｂとなる（図２（ｄ））。
性ペースト２３を硬化させる。すると導電性ペースト２
３は硬化収縮し、その表面ａは凹入状の球面となる。
（図２（ｂ））。次にこの凹入状の表面ａ上に導電性ボ
ール２０ａを搭載する（図２（ｃ））。この場合、導電
性ペースト２３の表面ａは凹入状の球面であるから、球
状の導電性ボール２０ａはこの表面ａに嵌り込み、安定
した状態で搭載される。なお導電性ボール２０ａとして
は、半田ボールが望ましい。次に加熱炉で導電性ボール
２０ａを加熱して溶融させ、次いで冷却して固化させれ
ば、導電性ボール２０ａは導電性ペースト２３に接着し
てバンプ２０ｂとなる（図２（ｄ））。
【００１５】次に、図３を参照してマザーボード７にチ
ップ４をボンディングする方法を説明する。図３（ａ）
に示すように、マザーボード７上にスクリーンマスク２
５を重ね、スクリーンマスク２５上をスキージ２６を摺
動させることにより、パッド８上にクリーム半田２７を
塗布する。次に図２（ｄ）に示すフィルムキャリア１の
バンプ２０ｂをクリーム半田２７上に搭載する（図３
（ｂ））。次にマザーボード７を加熱炉へ送り、バンプ
２０ｂとクリーム半田２７を溶融・固化させれば、バン
プ２０ｂはクリーム半田２７に接着されてバンプ２０ｃ
が出来上がる。以上により、図１に示す実装構造が得ら
れる。
ップ４をボンディングする方法を説明する。図３（ａ）
に示すように、マザーボード７上にスクリーンマスク２
５を重ね、スクリーンマスク２５上をスキージ２６を摺
動させることにより、パッド８上にクリーム半田２７を
塗布する。次に図２（ｄ）に示すフィルムキャリア１の
バンプ２０ｂをクリーム半田２７上に搭載する（図３
（ｂ））。次にマザーボード７を加熱炉へ送り、バンプ
２０ｂとクリーム半田２７を溶融・固化させれば、バン
プ２０ｂはクリーム半田２７に接着されてバンプ２０ｃ
が出来上がる。以上により、図１に示す実装構造が得ら
れる。
【００１６】
【発明の効果】請求項１の発明によれば、フィルムキャ
リアの薄膜化や導電性ボールの小径化の限界を克服し、
フィルムキャリアのリードを導電性ボールに確実に接続
して電気的に導通させ、マザーボードに実装することが
できる。
リアの薄膜化や導電性ボールの小径化の限界を克服し、
フィルムキャリアのリードを導電性ボールに確実に接続
して電気的に導通させ、マザーボードに実装することが
できる。
【００１７】また請求項２の発明によれば、導電性ボー
ルを導電性ペースト上に安定して搭載したうえで強固に
接着し、導電性ボールと導電性ペーストの接合部はヒー
トサイクルの負荷に対して大きな耐力を有するものとな
る。
ルを導電性ペースト上に安定して搭載したうえで強固に
接着し、導電性ボールと導電性ペーストの接合部はヒー
トサイクルの負荷に対して大きな耐力を有するものとな
る。
【図１】本発明の一実施の形態のチップの実装構造図
【図２】本発明の一実施の形態のフィルムキャリアにバ
ンプを形成する工程図
ンプを形成する工程図
【図３】本発明の一実施の形態のフィルムキャリアのバ
ンプをマザーボードにボンディングする工程図
ンプをマザーボードにボンディングする工程図
【図４】従来のチップの実装構造図
【図５】従来のチップの実装構造の部分拡大断面図
１ フィルムキャリア ３ リード ４ チップ ５ バンプ ６ 樹脂 ７ マザーボード ８ パッド ９ 開口部 ２０ａ 導電性ボール ２０ｂ，２０ｃ バンプ ２３ 導電性ペースト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】フィルムキャリアのリード上に搭載された
チップをマザーボードに実装するチップの実装構造であ
って、前記リードを露呈させるために前記フィルムキャ
リアに開口された開口部に導電性ペーストを充てんし、
この導電性ペーストの硬化収縮により生じた凹入状の表
面に導電性ボールを搭載し、この導電性ボールを加熱し
て導電性ペーストに接着してバンプとし、このバンプを
マザーボードのパッド上にボンディングすることを特徴
とするチップの実装構造。 - 【請求項２】リードを露呈させるためにフィルムキャリ
アに開口された開口部に硬化収縮性を有する導電性ペー
ストを充てんする工程と、この導電性ペーストを硬化さ
せる工程と、前記硬化によって凹入状となった前記導電
性ペーストの表面に導電性ボールを搭載する工程と、導
電性ボールを加熱することにより導電性ボールを前記導
電性ペーストに接着してバンプとする工程と、を含むこ
とを特徴とするバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22603497A JP3255090B2 (ja) | 1997-08-22 | 1997-08-22 | チップの実装構造およびバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22603497A JP3255090B2 (ja) | 1997-08-22 | 1997-08-22 | チップの実装構造およびバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167837A JPH1167837A (ja) | 1999-03-09 |
| JP3255090B2 true JP3255090B2 (ja) | 2002-02-12 |
Family
ID=16838746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22603497A Expired - Fee Related JP3255090B2 (ja) | 1997-08-22 | 1997-08-22 | チップの実装構造およびバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255090B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7678942B2 (en) | 2001-12-07 | 2010-03-16 | Takeda Pharmaceutical Company Limited | Process for preparation of diphosphine compounds and intermediates for the process |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
-
1997
- 1997-08-22 JP JP22603497A patent/JP3255090B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7678942B2 (en) | 2001-12-07 | 2010-03-16 | Takeda Pharmaceutical Company Limited | Process for preparation of diphosphine compounds and intermediates for the process |
| US8053604B2 (en) | 2001-12-07 | 2011-11-08 | Takeda Pharmaceutical Company Limited | Process for preparation of diphosphine compounds and intermediates for the process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167837A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001267541A (ja) | 固体撮像装置及びその製造方法 | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| JP3725300B2 (ja) | Ａｃｆ接合構造 | |
| JP3255090B2 (ja) | チップの実装構造およびバンプの形成方法 | |
| JPH0551179B2 (ja) | ||
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2001284400A (ja) | フリップチップ実装部品 | |
| JP2003133366A (ja) | 半導体装置及びその製造方法 | |
| JP2841721B2 (ja) | 突起状電極バンプの構造及びその製法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3045121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3303867B2 (ja) | バンプの形成方法およびバンプ付きチップ | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP3303678B2 (ja) | チップの実装方法 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |