JP2965496B2 - 半導体ユニット及び半導体素子の実装方法 - Google Patents
半導体ユニット及び半導体素子の実装方法Info
- Publication number
- JP2965496B2 JP2965496B2 JP7314198A JP31419895A JP2965496B2 JP 2965496 B2 JP2965496 B2 JP 2965496B2 JP 7314198 A JP7314198 A JP 7314198A JP 31419895 A JP31419895 A JP 31419895A JP 2965496 B2 JP2965496 B2 JP 2965496B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- semiconductor element
- sealing resin
- circuit board
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子をフェ
ースダウン状態で回路基板上に実装してなる半導体ユニ
ット及びそれに適する半導体素子の実装方法に関するも
のである。
ースダウン状態で回路基板上に実装してなる半導体ユニ
ット及びそれに適する半導体素子の実装方法に関するも
のである。
【０００２】
【従来の技術】従来、半導体素子を回路基板上へ実装す
る際、半田付けが広く利用されていた。しかし、近年、
半導体素子のパッケージの小型化及び接続端子数の増加
により接続端子間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
る際、半田付けが広く利用されていた。しかし、近年、
半導体素子のパッケージの小型化及び接続端子数の増加
により接続端子間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
【０００３】そこで、裸の半導体素子を回路基板上に直
付けし、実装面積の小型化と効率的使用を図ろうとする
方法が考えだされた。例えば、半導体素子を回路基板に
接続する際、あらかじめ半導体素子の端子電極上に密着
金属や拡散防止金属の蒸着膜を形成し、さらにその上に
メッキにより形成した半田層を形成して電極を構成す
る。次に、半導体素子をフェースダウンにし、高温に加
熱して半田を回路基板の接続電極に融着させる。この実
装方法は、接続後の機械的強度が強く、接続が一括にで
きることなどから有効な方法であるとされている（例え
ば、工業調査会、１９８０年１月１５日発行、日本マイ
クロエレクトロニクス協会編、『ＩＣ化実装技術』）。
付けし、実装面積の小型化と効率的使用を図ろうとする
方法が考えだされた。例えば、半導体素子を回路基板に
接続する際、あらかじめ半導体素子の端子電極上に密着
金属や拡散防止金属の蒸着膜を形成し、さらにその上に
メッキにより形成した半田層を形成して電極を構成す
る。次に、半導体素子をフェースダウンにし、高温に加
熱して半田を回路基板の接続電極に融着させる。この実
装方法は、接続後の機械的強度が強く、接続が一括にで
きることなどから有効な方法であるとされている（例え
ば、工業調査会、１９８０年１月１５日発行、日本マイ
クロエレクトロニクス協会編、『ＩＣ化実装技術』）。
【０００４】さらに、米国特許５１２１１９０号や特開
平６−６１３０３号公報等に示されるように、半田によ
る接合部の安定性を確保するために、封入剤を用いた実
装方法及び半導体ユニットが提案されている。以下、図
５を参照しながら、この従来の半導体素子の実装方法及
びそれにより実装された半導体ユニットについて説明す
る。図５は、フェースダウンで実装された従来の半導体
ユニットの要部断面図である。
平６−６１３０３号公報等に示されるように、半田によ
る接合部の安定性を確保するために、封入剤を用いた実
装方法及び半導体ユニットが提案されている。以下、図
５を参照しながら、この従来の半導体素子の実装方法及
びそれにより実装された半導体ユニットについて説明す
る。図５は、フェースダウンで実装された従来の半導体
ユニットの要部断面図である。
【０００５】図５に示すフェースダウンで実装された従
来の半導体ユニットは、半導体素子１と、半導体素子１
の端子電極２と、回路基板４と、回路基板４の表面に形
成された接続電極５と、接続電極５と端子電極２を接合
した半田接合部１５と、半導体素子１を封止した封止樹
脂１６等で構成されている。
来の半導体ユニットは、半導体素子１と、半導体素子１
の端子電極２と、回路基板４と、回路基板４の表面に形
成された接続電極５と、接続電極５と端子電極２を接合
した半田接合部１５と、半導体素子１を封止した封止樹
脂１６等で構成されている。
【０００６】次に、上記従来の半導体ユニットを形成す
るための半導体素子の実装方法を説明する。まず、半田
バンプを有する半導体素子１をフェースダウン状態で回
路基板４に搭載し、半田バンプを接続端子５の所定の位
置に位置合わせを行う。次に、２００〜３００℃の高温
に加熱して半田を溶融し、半田バンプと接続端子５を接
合し、半導体素子１を半田接合部１５により回路基板４
に固定する。その後、半導体素子１と回路基板４との間
隙に液状の封止樹脂１６を充填し、１２０℃程度で加熱
硬化することにより、封止樹脂１６を固化させる。この
ようにして、半導体１の回路基板４への実装が完了す
る。
るための半導体素子の実装方法を説明する。まず、半田
バンプを有する半導体素子１をフェースダウン状態で回
路基板４に搭載し、半田バンプを接続端子５の所定の位
置に位置合わせを行う。次に、２００〜３００℃の高温
に加熱して半田を溶融し、半田バンプと接続端子５を接
合し、半導体素子１を半田接合部１５により回路基板４
に固定する。その後、半導体素子１と回路基板４との間
隙に液状の封止樹脂１６を充填し、１２０℃程度で加熱
硬化することにより、封止樹脂１６を固化させる。この
ようにして、半導体１の回路基板４への実装が完了す
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体ユニット及び半導体素子の実装方法において
は、次のような問題があった。第１に、半田接合部１５
は剛性が大でフレキシビリティに欠ける。そのため、半
導体素子１と回路基板４との間隙に充填した液状の封止
樹脂１６を熱硬化する際に、半導体素子１と回路基板４
の熱膨張係数の差により生じる熱応力が半田接合部１５
に加わり、大きな内部歪が生ずる。第２に、半導体ユニ
ットを使用する際に、半導体素子１と回路基板４の熱膨
張係数の差により生ずる熱応力が半田接合部１５に加わ
り、特に高温領域で使用する際には、半導体素子１と回
路基板４との間隙の封止樹脂１６の熱膨張により生じる
新たな熱応力が半田接合部１５に加わる。これらの結
果、半導体素子１と回路基板４との接続の信頼性が低
く、あまり実用的とはいえなかった。
来の半導体ユニット及び半導体素子の実装方法において
は、次のような問題があった。第１に、半田接合部１５
は剛性が大でフレキシビリティに欠ける。そのため、半
導体素子１と回路基板４との間隙に充填した液状の封止
樹脂１６を熱硬化する際に、半導体素子１と回路基板４
の熱膨張係数の差により生じる熱応力が半田接合部１５
に加わり、大きな内部歪が生ずる。第２に、半導体ユニ
ットを使用する際に、半導体素子１と回路基板４の熱膨
張係数の差により生ずる熱応力が半田接合部１５に加わ
り、特に高温領域で使用する際には、半導体素子１と回
路基板４との間隙の封止樹脂１６の熱膨張により生じる
新たな熱応力が半田接合部１５に加わる。これらの結
果、半導体素子１と回路基板４との接続の信頼性が低
く、あまり実用的とはいえなかった。
【０００８】本発明は上記従来例の問題点を解決するた
めになされたものであり、半導体素子と回路基板との接
続の信頼性を向上させた半導体ユニット及び半導体素子
の実装方法を提供することを目的としている。
めになされたものであり、半導体素子と回路基板との接
続の信頼性を向上させた半導体ユニット及び半導体素子
の実装方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体ユニットは、半導体素子をフェース
ダウン状態で回路基板に実装した半導体ユニットであっ
て、前記半導体素子の端子電極と前記回路基板の接続電
極とを電気的及び機械的に接続する接合層と、前記半導
体素子と前記回路基板との間隙に充填された封止樹脂層
を備え、前記接合層はポーラスな導電性接着剤と前記導
電性接着剤のポーラスな空間に含浸された前記封止樹脂
とが一体化されていることを特徴とする。
め、本発明の半導体ユニットは、半導体素子をフェース
ダウン状態で回路基板に実装した半導体ユニットであっ
て、前記半導体素子の端子電極と前記回路基板の接続電
極とを電気的及び機械的に接続する接合層と、前記半導
体素子と前記回路基板との間隙に充填された封止樹脂層
を備え、前記接合層はポーラスな導電性接着剤と前記導
電性接着剤のポーラスな空間に含浸された前記封止樹脂
とが一体化されていることを特徴とする。
【００１０】上記構成において、前記半導体素子の端子
電極上には突起電極が設けられ、前記突起電極と前記回
路基板の接続電極とが接合層で接続されていることが好
ましい。また、上記構成において、前記接合層と前記封
止樹脂層が同じ熱膨張係数を有することが好ましい。
電極上には突起電極が設けられ、前記突起電極と前記回
路基板の接続電極とが接合層で接続されていることが好
ましい。また、上記構成において、前記接合層と前記封
止樹脂層が同じ熱膨張係数を有することが好ましい。
【００１１】また、上記構成において、前記ポーラスな
導電性接着剤が、少なくとも溶剤と、有機樹脂と、導電
フィラーを硬化して得られるものであることが好まし
い。
導電性接着剤が、少なくとも溶剤と、有機樹脂と、導電
フィラーを硬化して得られるものであることが好まし
い。
【００１２】また、上記構成において、前記封止樹脂層
が、前記ポーラスな導電性接着剤のポーラスな空間より
も大きな無機フィラーを含むことが好ましい。また、上
記構成において、前記液状の封止樹脂が、硬化後の導電
性接着剤に対して溶解性を有しないことが好ましい。
が、前記ポーラスな導電性接着剤のポーラスな空間より
も大きな無機フィラーを含むことが好ましい。また、上
記構成において、前記液状の封止樹脂が、硬化後の導電
性接着剤に対して溶解性を有しないことが好ましい。
【００１３】次に本発明の半導体素子の実装方法は、半
導体素子をフェースダウン状態で回路基板に実装する半
導体素子の実装方法であって、前記半導体素子の端子電
極を導電性接着剤により前記回路基板の接続電極にフェ
ースダウン状態で接続する工程と、前記導電性接着剤を
硬化させる際に前記導電性接着剤にポーラスな空間を形
成する工程と、前記半導体素子と前記回路基板との間隙
に液状の封止樹脂を充填する工程と、前記液状の封止樹
脂を前記導電性接着剤のポーラスな空間に含浸させて前
記導電性樹脂と前記封止樹脂とを一体化する工程と、前
記液状の封止樹脂を硬化させる工程を含むことを特徴と
する。
導体素子をフェースダウン状態で回路基板に実装する半
導体素子の実装方法であって、前記半導体素子の端子電
極を導電性接着剤により前記回路基板の接続電極にフェ
ースダウン状態で接続する工程と、前記導電性接着剤を
硬化させる際に前記導電性接着剤にポーラスな空間を形
成する工程と、前記半導体素子と前記回路基板との間隙
に液状の封止樹脂を充填する工程と、前記液状の封止樹
脂を前記導電性接着剤のポーラスな空間に含浸させて前
記導電性樹脂と前記封止樹脂とを一体化する工程と、前
記液状の封止樹脂を硬化させる工程を含むことを特徴と
する。
【００１４】上記方法においては、前記半導体素子の端
子電極上に突起電極を設ける工程を含むことが好まし
い。また上記方法においては、導電性接着剤が、溶剤型
の導電性接着剤であり、前記導電性接着剤を硬化させる
際に溶剤を蒸発させてポーラスな空間を形成することが
好ましい。
子電極上に突起電極を設ける工程を含むことが好まし
い。また上記方法においては、導電性接着剤が、溶剤型
の導電性接着剤であり、前記導電性接着剤を硬化させる
際に溶剤を蒸発させてポーラスな空間を形成することが
好ましい。
【００１５】
【発明の実施の形態】本発明の半導体ユニット及びそれ
に適する半導体素子の実装方法は、半導体素子をポーラ
スな導電性接着剤を用いて回路基板にフェースダウン状
態で搭載し、半導体素子と回路基板との間隙に充填する
液状の封止樹脂を導電性接着剤のポーラスな空間に含浸
させ、この液状の封止樹脂を硬化させる。それにより、
半導体素子と回路基板との接合部と半導体素子と回路基
板との間隙の充填部とが一体化される。その結果、接合
部に生ずる内部歪を封止樹脂の充填部へ分散させること
により内部歪を減少させることができ、半導体素子と回
路基板の接合を確実なものとすることができる。また、
接合部の導電性接着剤は、封止樹脂によりポーラスであ
った空間が充填されるため、半導体素子と回路基板の導
電性接着剤による接合部の強度や密着力が増し、接合の
安定性を向上させることができる。
に適する半導体素子の実装方法は、半導体素子をポーラ
スな導電性接着剤を用いて回路基板にフェースダウン状
態で搭載し、半導体素子と回路基板との間隙に充填する
液状の封止樹脂を導電性接着剤のポーラスな空間に含浸
させ、この液状の封止樹脂を硬化させる。それにより、
半導体素子と回路基板との接合部と半導体素子と回路基
板との間隙の充填部とが一体化される。その結果、接合
部に生ずる内部歪を封止樹脂の充填部へ分散させること
により内部歪を減少させることができ、半導体素子と回
路基板の接合を確実なものとすることができる。また、
接合部の導電性接着剤は、封止樹脂によりポーラスであ
った空間が充填されるため、半導体素子と回路基板の導
電性接着剤による接合部の強度や密着力が増し、接合の
安定性を向上させることができる。
【００１６】（第１の実施形態）以下、本発明の半導体
ユニット及び半導体素子の実装方法の第１の実施形態に
ついて、図１から図３を参照しつつ説明する。図１にお
いて、（ａ）から（ｄ）は第１の実施形態における半導
体素子の実装方法を説明する工程図であり、同時に
（ｄ）は第１の実施形態における半導体ユニットの構成
を示す断面図である。また、図２はポーラスな導電性接
着剤の接合層を説明する要部断面図であり、図３は封止
樹脂と一体化した導電性接着剤の接合層を説明する要部
断面図である。
ユニット及び半導体素子の実装方法の第１の実施形態に
ついて、図１から図３を参照しつつ説明する。図１にお
いて、（ａ）から（ｄ）は第１の実施形態における半導
体素子の実装方法を説明する工程図であり、同時に
（ｄ）は第１の実施形態における半導体ユニットの構成
を示す断面図である。また、図２はポーラスな導電性接
着剤の接合層を説明する要部断面図であり、図３は封止
樹脂と一体化した導電性接着剤の接合層を説明する要部
断面図である。
【００１７】図１（ｄ）に示すように、第１の実施形態
に係る半導体ユニットは、半導体素子１と、半導体１に
形成された端子電極２と、回路基板４と、回路基板４の
表面に形成された接続電極５と、端子電極２と接続電極
５とを電気的及び機械的に接続する接合層１０と、半導
体素子１と回路基板４との隙間に充填された封止樹脂層
９等で構成されている。なお、図１（ａ）〜（ｃ）中、
３は半導体素子１を実装するのに用いる溶剤型の導電性
接着剤、６はポーラスな導電性接着剤の接合層、７は液
状の封止樹脂、８は液状の封止樹脂７が含浸した導電性
接着剤の接合層である。
に係る半導体ユニットは、半導体素子１と、半導体１に
形成された端子電極２と、回路基板４と、回路基板４の
表面に形成された接続電極５と、端子電極２と接続電極
５とを電気的及び機械的に接続する接合層１０と、半導
体素子１と回路基板４との隙間に充填された封止樹脂層
９等で構成されている。なお、図１（ａ）〜（ｃ）中、
３は半導体素子１を実装するのに用いる溶剤型の導電性
接着剤、６はポーラスな導電性接着剤の接合層、７は液
状の封止樹脂、８は液状の封止樹脂７が含浸した導電性
接着剤の接合層である。
【００１８】次に、第１の実施形態に係る半導体素子の
実装方法について説明する。あらかじめ半導体素子１の
端子電極２に溶剤型の導電性接着剤３を塗布しておく。
溶剤型の導電性接着剤３は、少なくとも溶剤（例えばＢ
ＣＡ）と有機樹脂（例えばフェノキシ樹脂）と導電フィ
ラー（例えばＡｇ粉）とを含む組成物である。そして、
図１（ａ）に示すように、この半導体素子１をフェース
ダウン（下向き）にして回路基板４の接続電極５に位置
合わせを行い、回路基板４上に半導体素子１を搭載す
る。その後、図１（ｂ）に示すように、溶剤型の導電性
接着剤３を硬化させ、半導体素子１の端子電極２と回路
基板４の接続電極５をポーラスな導電性接着剤の接合層
６により電気的に接続される。このとき溶剤型の導電性
接着剤３を硬化させることにより含有する溶剤が蒸発
し、図２に示すように、導電フィラー１１と有機樹脂１
２が残り、ポーラスな空間１３を有するポーラスな導電
性接着剤の接合層６が形成される。
実装方法について説明する。あらかじめ半導体素子１の
端子電極２に溶剤型の導電性接着剤３を塗布しておく。
溶剤型の導電性接着剤３は、少なくとも溶剤（例えばＢ
ＣＡ）と有機樹脂（例えばフェノキシ樹脂）と導電フィ
ラー（例えばＡｇ粉）とを含む組成物である。そして、
図１（ａ）に示すように、この半導体素子１をフェース
ダウン（下向き）にして回路基板４の接続電極５に位置
合わせを行い、回路基板４上に半導体素子１を搭載す
る。その後、図１（ｂ）に示すように、溶剤型の導電性
接着剤３を硬化させ、半導体素子１の端子電極２と回路
基板４の接続電極５をポーラスな導電性接着剤の接合層
６により電気的に接続される。このとき溶剤型の導電性
接着剤３を硬化させることにより含有する溶剤が蒸発
し、図２に示すように、導電フィラー１１と有機樹脂１
２が残り、ポーラスな空間１３を有するポーラスな導電
性接着剤の接合層６が形成される。
【００１９】次に、図１（ｃ）に示すように、半導体素
子１と回路基板４との間隙に液状の封止樹脂７（例えば
ビスフェノールＦ型液状樹脂とフェノール化合物の硬化
剤とシリカフィラーとを含む組成物）を充填する。この
とき、液状の封止樹脂７はポーラスな導電性接着剤の接
合層６のポーラスな空間１３に含浸され、液状の封止樹
脂が含浸した導電性接着剤の接合層８が得られる。この
とき、導電性接着剤による電気的接続を保つために、液
状の封止樹脂７には導電性接着剤に対して溶解性を持た
ないものを用いる。
子１と回路基板４との間隙に液状の封止樹脂７（例えば
ビスフェノールＦ型液状樹脂とフェノール化合物の硬化
剤とシリカフィラーとを含む組成物）を充填する。この
とき、液状の封止樹脂７はポーラスな導電性接着剤の接
合層６のポーラスな空間１３に含浸され、液状の封止樹
脂が含浸した導電性接着剤の接合層８が得られる。この
とき、導電性接着剤による電気的接続を保つために、液
状の封止樹脂７には導電性接着剤に対して溶解性を持た
ないものを用いる。
【００２０】その後、液状の封止樹脂７の硬化を行うこ
とにより、図１（ｄ）に示すように、半導体素子１と回
路基板４との間隙に硬化後の封止樹脂の充填層９が得ら
れると同時に、封止樹脂と一体化した導電性接着剤の接
合層１０が得られる。このとき封止樹脂と一体化した導
電性接着剤の接合層１０においては、図３に示すよう
に、ポーラスな導電性接着剤のポーラスな空間１３に封
止樹脂が含浸された状態となる。そのため、封止樹脂の
充填層９と一体化した半導体ユニットが得られる。
とにより、図１（ｄ）に示すように、半導体素子１と回
路基板４との間隙に硬化後の封止樹脂の充填層９が得ら
れると同時に、封止樹脂と一体化した導電性接着剤の接
合層１０が得られる。このとき封止樹脂と一体化した導
電性接着剤の接合層１０においては、図３に示すよう
に、ポーラスな導電性接着剤のポーラスな空間１３に封
止樹脂が含浸された状態となる。そのため、封止樹脂の
充填層９と一体化した半導体ユニットが得られる。
【００２１】液状の封止樹脂７の硬化工程においては、
ポーラスな導電性接着剤の接合層６のポーラスな空間１
３に含浸した液状の封止樹脂と半導体素子１と回路基板
４との間隙の液状の封止樹脂７は同時に硬化反応が進
む。このとき、半導体素子１と回路基板４との熱膨張係
数の差により硬化工程中に生じる接合部への内部歪を分
散させることにより、内部歪を減少させることができ、
半導体素子１と回路基板４の接合を確実なものとするこ
とができる。
ポーラスな導電性接着剤の接合層６のポーラスな空間１
３に含浸した液状の封止樹脂と半導体素子１と回路基板
４との間隙の液状の封止樹脂７は同時に硬化反応が進
む。このとき、半導体素子１と回路基板４との熱膨張係
数の差により硬化工程中に生じる接合部への内部歪を分
散させることにより、内部歪を減少させることができ、
半導体素子１と回路基板４の接合を確実なものとするこ
とができる。
【００２２】以上のようにして形成された半導体ユニッ
トにおいて、半導体素子１端子電極２と回路基板４の接
続電極５との接合層１０において、ポーラスであった空
間が封止樹脂により充填され、かつ、半導体素子１と回
路基板４との間隙には封止樹脂層９が充填されている。
そのため、半導体素子１と回路基板４の導電性接着剤に
よる接合部の強度や密着力が増加し、半導体素子１と回
路基板４の接続の信頼性の高い半導体ユニットが得られ
る。このとき、封止樹脂と一体化した導電性接着剤の接
合層１０と半導体素子１と回路基板４との間隙の封止樹
脂層９の熱膨張係数が同じとなるように封止樹脂中のシ
リカフィラーの配合量を調整することが望ましい。
トにおいて、半導体素子１端子電極２と回路基板４の接
続電極５との接合層１０において、ポーラスであった空
間が封止樹脂により充填され、かつ、半導体素子１と回
路基板４との間隙には封止樹脂層９が充填されている。
そのため、半導体素子１と回路基板４の導電性接着剤に
よる接合部の強度や密着力が増加し、半導体素子１と回
路基板４の接続の信頼性の高い半導体ユニットが得られ
る。このとき、封止樹脂と一体化した導電性接着剤の接
合層１０と半導体素子１と回路基板４との間隙の封止樹
脂層９の熱膨張係数が同じとなるように封止樹脂中のシ
リカフィラーの配合量を調整することが望ましい。
【００２３】（第２の実施形態）次に、本発明の半導体
ユニット及び半導体素子の実装方法の第１の実施形態に
ついて、図４を参照しつつ説明する。図４は第２の実施
形態に係る半導体ユニットの構成を示す要部断面図であ
る。上記第１の実施形態の場合と比較して、半導体素子
１の端子電極２に突起電極１４を形成した点が異なる。
その他の構成は、第１の実施形態の場合と実質的に同じ
であるため、説明を省略する。
ユニット及び半導体素子の実装方法の第１の実施形態に
ついて、図４を参照しつつ説明する。図４は第２の実施
形態に係る半導体ユニットの構成を示す要部断面図であ
る。上記第１の実施形態の場合と比較して、半導体素子
１の端子電極２に突起電極１４を形成した点が異なる。
その他の構成は、第１の実施形態の場合と実質的に同じ
であるため、説明を省略する。
【００２４】突起電極１４の材料として、Ａｕ等を用い
る。端子電極２に突起電極１４を形成することにより、
上記第１の実施形態の効果に加えて、半導体素子１を回
路基板４に実装する際の導電性接着剤３の広がりを規制
することができ、微細ピッチでの接合が可能になる。ま
た、突起電極１４の高さ分だけ半導体素子１と回路基板
４との隙間を広くすることができ、熱応力をより緩和さ
せることができる。
る。端子電極２に突起電極１４を形成することにより、
上記第１の実施形態の効果に加えて、半導体素子１を回
路基板４に実装する際の導電性接着剤３の広がりを規制
することができ、微細ピッチでの接合が可能になる。ま
た、突起電極１４の高さ分だけ半導体素子１と回路基板
４との隙間を広くすることができ、熱応力をより緩和さ
せることができる。
【００２５】なお、上記各実施形態において、導電性接
着剤３を半導体素子１側に塗布するように構成したが、
回路基板４の接続電極５側に導電性接着剤３を塗布して
も同様の効果が得られる。また、導電性接着剤３は溶剤
型の導電性接着剤に限られず、その硬化後にポーラスな
空間を有し、かつ電気的導通を有するものであればいか
なるものであってもよい。さらに、熱膨張係数を調整す
るために封止樹脂層９に配合するシリカ等の無機フィラ
ーの大きさとして、ポーラスな導電性接着剤のポーラス
な空間１３よりも大きなものを用いるとさらにその効果
を発揮することができる。
着剤３を半導体素子１側に塗布するように構成したが、
回路基板４の接続電極５側に導電性接着剤３を塗布して
も同様の効果が得られる。また、導電性接着剤３は溶剤
型の導電性接着剤に限られず、その硬化後にポーラスな
空間を有し、かつ電気的導通を有するものであればいか
なるものであってもよい。さらに、熱膨張係数を調整す
るために封止樹脂層９に配合するシリカ等の無機フィラ
ーの大きさとして、ポーラスな導電性接着剤のポーラス
な空間１３よりも大きなものを用いるとさらにその効果
を発揮することができる。
【００２６】
【発明の効果】以上に説明したように、本発明の半導体
ユニットは、半導体素子をフェースダウン状態で回路基
板に実装したものであって、半導体素子の端子電極と回
路基板の接続電極とを電気的及び機械的に接続する接続
層と、半導体素子と回路基板との間隙に充填された封止
樹脂層を備え、接合層がポーラスな導電性接着剤と導電
性接着剤のポーラスな空間に封止樹脂を含浸させ、硬化
させることにより一体化されているので、半導体素子と
回路基板との接合部と半導体素子と回路基板との間隙の
充填部とが一体化される。その結果、接合部に生ずる内
部歪を封止樹脂の充填部へ分散させることにより内部歪
を減少させることができ、半導体素子と回路基板の接合
を確実なものとすることができる。また、接合部の導電
性接着剤は、封止樹脂によりポーラスであった空間が充
填されるため、半導体素子と回路基板の導電性接着剤に
よる接合部の強度や密着力が増し、接合の安定性を向上
させることができる。
ユニットは、半導体素子をフェースダウン状態で回路基
板に実装したものであって、半導体素子の端子電極と回
路基板の接続電極とを電気的及び機械的に接続する接続
層と、半導体素子と回路基板との間隙に充填された封止
樹脂層を備え、接合層がポーラスな導電性接着剤と導電
性接着剤のポーラスな空間に封止樹脂を含浸させ、硬化
させることにより一体化されているので、半導体素子と
回路基板との接合部と半導体素子と回路基板との間隙の
充填部とが一体化される。その結果、接合部に生ずる内
部歪を封止樹脂の充填部へ分散させることにより内部歪
を減少させることができ、半導体素子と回路基板の接合
を確実なものとすることができる。また、接合部の導電
性接着剤は、封止樹脂によりポーラスであった空間が充
填されるため、半導体素子と回路基板の導電性接着剤に
よる接合部の強度や密着力が増し、接合の安定性を向上
させることができる。
【００２７】また、半導体素子の端子電極上に突起電極
を設けることにより、半導体素子を回路基板に実装する
際の導電性接着剤の広がりを規制することができ、微細
ピッチでの接合が可能になる。また、突起電極の高さ分
だけ半導体素子と回路基板との隙間を広くすることがで
き、熱応力をより緩和させることができる。また、接合
層と封止樹脂層の熱膨張係数を同じにすることにより、
接合層と封止樹脂層の界面における剥離やひび割れ等の
発生を防止することができる。また、封止樹脂層に、ポ
ーラスな導電性接着剤のポーラスな空間よりも大きな無
機フィラーを含めることにより、接合層と封止樹脂層の
熱膨張係数の調整が容易になる。
を設けることにより、半導体素子を回路基板に実装する
際の導電性接着剤の広がりを規制することができ、微細
ピッチでの接合が可能になる。また、突起電極の高さ分
だけ半導体素子と回路基板との隙間を広くすることがで
き、熱応力をより緩和させることができる。また、接合
層と封止樹脂層の熱膨張係数を同じにすることにより、
接合層と封止樹脂層の界面における剥離やひび割れ等の
発生を防止することができる。また、封止樹脂層に、ポ
ーラスな導電性接着剤のポーラスな空間よりも大きな無
機フィラーを含めることにより、接合層と封止樹脂層の
熱膨張係数の調整が容易になる。
【００２８】一方、本発明の半導体素子の実装方法は、
半導体素子をフェースダウン状態で回路基板に実装する
ものであって、半導体素子の端子電極をポーラスな導電
性接着剤により回路基板の接続電極にフェースダウン状
態で接続する工程と、半導体素子と回路基板との間隙に
液状の封止樹脂を充填する工程と、液状の封止樹脂をポ
ーラスな導電性接着剤の空間に含浸させる工程と、液状
の封止樹脂を硬化させる工程を含むので、上記構成を有
する半導体ユニットを容易に製造することができる。
半導体素子をフェースダウン状態で回路基板に実装する
ものであって、半導体素子の端子電極をポーラスな導電
性接着剤により回路基板の接続電極にフェースダウン状
態で接続する工程と、半導体素子と回路基板との間隙に
液状の封止樹脂を充填する工程と、液状の封止樹脂をポ
ーラスな導電性接着剤の空間に含浸させる工程と、液状
の封止樹脂を硬化させる工程を含むので、上記構成を有
する半導体ユニットを容易に製造することができる。
【００２９】また、ポーラスな導電性接着剤として、少
なくとも溶剤と、有機樹脂と、導電フィラーを含む溶剤
型の導電性接着剤を硬化させることにより、溶剤の揮発
により容易にポーラスな空間を形成することができる。
また、液状の封止樹脂として、硬化後の導電性接着剤に
対して溶解性を有しないものを用いることにより、封止
樹脂の注入によっていったん形成された結合層の破損を
防止することができる。
なくとも溶剤と、有機樹脂と、導電フィラーを含む溶剤
型の導電性接着剤を硬化させることにより、溶剤の揮発
により容易にポーラスな空間を形成することができる。
また、液状の封止樹脂として、硬化後の導電性接着剤に
対して溶解性を有しないものを用いることにより、封止
樹脂の注入によっていったん形成された結合層の破損を
防止することができる。
【図１】（ａ）〜（ｄ）は本発明の半導体素子の実装方
法の第１の実施形態を示す工程図であり、さらに（ｄ）
は本発明の半導体ユニットの第１の実施形態の構成を示
す要部断面図を兼ねる。
法の第１の実施形態を示す工程図であり、さらに（ｄ）
は本発明の半導体ユニットの第１の実施形態の構成を示
す要部断面図を兼ねる。
【図２】第１の実施形態におけるポーラスな導電性接着
剤の接合層を説明する要部断面図である。
剤の接合層を説明する要部断面図である。
【図３】第１の実施形態における封止樹脂と一体化した
導電性接着剤の接合層を説明する要部断面図である。
導電性接着剤の接合層を説明する要部断面図である。
【図４】本発明の半導体ユニットの第２の実施形態の構
成を示す要部断面図である。
成を示す要部断面図である。
【図５】フェースダウンで実装された従来の半導体ユニ
ットの構成を示す要部断面図である。
ットの構成を示す要部断面図である。
１ ：半導体素子 ２ ：端子電極 ３ ：溶剤型の導電性接着剤 ４ ：回路基板 ５ ：接続電極 ６ ：ポーラスな導電性接着剤の接合層 ７ ：液状の封止樹脂 ８ ：液状の封止樹脂が含浸した導電性接着剤の接合層 ９ ：硬化後の封止樹脂層 １０ ：封止樹脂と一体化した導電性接着剤の接合層 １１ ：導電フィラー １２ ：有機樹脂 １３ ：ポーラスな空間 １４ ：突起電極 １５ ：半田接合部 １６ ：封止樹脂
フロントページの続き (56)参考文献 特開 平４−137630（ＪＰ，Ａ) 特開 平４−42550（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (9)
- 【請求項１】 半導体素子をフェースダウン状態で回路
基板に実装した半導体ユニットであって、前記半導体素
子の端子電極と前記回路基板の接続電極とを電気的及び
機械的に接続する接合層と、前記半導体素子と前記回路
基板との間隙に充填された封止樹脂層を備え、前記接合
層はポーラスな導電性接着剤と前記導電性接着剤のポー
ラスな空間に含浸された前記封止樹脂とが一体化されて
いる半導体ユニット。 - 【請求項２】 前記半導体素子の端子電極上には突起電
極が設けられ、前記突起電極と前記回路基板の接続電極
とが接合層で接続されている請求項１に記載の半導体ユ
ニット。 - 【請求項３】 前記接合層と前記封止樹脂層が同じ熱膨
張係数を有する請求項１又は２に記載の半導体ユニッ
ト。 - 【請求項４】 前記ポーラスな導電性接着剤が、少なく
とも溶剤と、有機樹脂と、導電フィラーを硬化して得ら
れるものである請求項１から３のいずれかに記載の半導
体ユニット。 - 【請求項５】 前記封止樹脂層が、前記ポーラスな導電
性接着剤のポーラスな空間よりも大きな無機フィラーを
含む請求項１から４のいずれかに記載の半導体ユニッ
ト。 - 【請求項６】 前記液状の封止樹脂が、硬化後の導電性
接着剤に対して溶解性を有しない請求項１から５のいず
れかに記載の半導体ユニット。 - 【請求項７】 半導体素子をフェースダウン状態で回路
基板に実装する半導体素子の実装方法であって、前記半
導体素子の端子電極を導電性接着剤により前記回路基板
の接続電極にフェースダウン状態で接続する工程と、前
記導電性接着剤を硬化させる際に前記導電性接着剤にポ
ーラスな空間を形成する工程と、前記半導体素子と前記
回路基板との間隙に液状の封止樹脂を充填する工程と、
前記液状の封止樹脂を前記導電性接着剤のポーラスな空
間に含浸させて前記導電性樹脂と前記封止樹脂とを一体
化する工程と、前記液状の封止樹脂を硬化させる工程を
含む半導体素子の実装方法。 - 【請求項８】 前記半導体素子の端子電極上に突起電極
を設ける工程を含む請求項７に記載の半導体素子の実装
方法。 - 【請求項９】 導電性接着剤が、溶剤型の導電性接着剤
であり、前記導電性接着剤を硬化させる際に溶剤を蒸発
させてポーラスな空間を形成することを特徴とする請求
項７に記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7314198A JP2965496B2 (ja) | 1995-12-01 | 1995-12-01 | 半導体ユニット及び半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7314198A JP2965496B2 (ja) | 1995-12-01 | 1995-12-01 | 半導体ユニット及び半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153514A JPH09153514A (ja) | 1997-06-10 |
| JP2965496B2 true JP2965496B2 (ja) | 1999-10-18 |
Family
ID=18050456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7314198A Expired - Lifetime JP2965496B2 (ja) | 1995-12-01 | 1995-12-01 | 半導体ユニット及び半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965496B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1050888B1 (en) | 1998-08-28 | 2010-10-06 | Panasonic Corporation | Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part |
| WO2016189952A1 (ja) * | 2015-05-22 | 2016-12-01 | 株式会社村田製作所 | 電子部品 |
| JP2021170587A (ja) | 2020-04-15 | 2021-10-28 | 日亜化学工業株式会社 | 樹脂含浸方法、波長変換モジュールの製造方法及び波長変換モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442550A (ja) * | 1990-06-08 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JPH04137630A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
-
1995
- 1995-12-01 JP JP7314198A patent/JP2965496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153514A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH09266229A (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2892348B1 (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
| JP3260249B2 (ja) | 半導体装置の実装方法とその実装体 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP3012809B2 (ja) | 半導体装置の電極構造体の形成方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JP3176325B2 (ja) | 実装構造体とその製造方法 | |
| JP2721789B2 (ja) | 半導体装置の封止方法 | |
| JP2548891B2 (ja) | 半導体装置の実装方法とその実装体 | |
| JPH11214571A (ja) | 半導体素子実装用シート | |
| JP2966354B2 (ja) | 半導体装置の実装方法 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |